JPH0728134B2 - 導電性回路部材及びその製造方法 - Google Patents
導電性回路部材及びその製造方法Info
- Publication number
- JPH0728134B2 JPH0728134B2 JP1212137A JP21213789A JPH0728134B2 JP H0728134 B2 JPH0728134 B2 JP H0728134B2 JP 1212137 A JP1212137 A JP 1212137A JP 21213789 A JP21213789 A JP 21213789A JP H0728134 B2 JPH0728134 B2 JP H0728134B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- openings
- circuit member
- electrically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title description 38
- 239000012777 electrically insulating material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 23
- 229910052802 copper Inorganic materials 0.000 description 23
- 239000010949 copper Substances 0.000 description 23
- 239000004020 conductor Substances 0.000 description 13
- 239000002131 composite material Substances 0.000 description 10
- 238000011282 treatment Methods 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229920002620 polyvinyl fluoride Polymers 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000012467 final product Substances 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 239000003365 glass fiber Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- 229910000906 Bronze Inorganic materials 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical group [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 etc.) Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000006082 mold release agent Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001059 synthetic polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、導電性の回路部材(給電面など)に関し、特
に多層プリント回路基板に用いられる部材(給電面や信
号面の階層を含むものなど)に関するものである。本発
明はさらに、かかる部材の製造法にも関係する。このよ
うな回路基板の使用例は、様々な情報処理機器(コンピ
ュータ)に見られる。
に多層プリント回路基板に用いられる部材(給電面や信
号面の階層を含むものなど)に関するものである。本発
明はさらに、かかる部材の製造法にも関係する。このよ
うな回路基板の使用例は、様々な情報処理機器(コンピ
ュータ)に見られる。
B.従来技術 プリント回路基板アセンブリとその製造法は従来より説
明されており、実施例が定義されている米国特許には、
第3969177号、同4515878号、同4521280号、同4554405
号、同4662963号、同4700016号および同4705592号があ
る。上記技術に言及した米国特許として第3617613号、
同3922386号、同3958317号、同4092768号、同4191800
号、同4400438号、同4420509号、同4446183号、同44566
57号、同4496793号、同4522667号、同4587161号および
同4689270号がある。これらは様々な基板構造とその製
造法を説明している。
明されており、実施例が定義されている米国特許には、
第3969177号、同4515878号、同4521280号、同4554405
号、同4662963号、同4700016号および同4705592号があ
る。上記技術に言及した米国特許として第3617613号、
同3922386号、同3958317号、同4092768号、同4191800
号、同4400438号、同4420509号、同4446183号、同44566
57号、同4496793号、同4522667号、同4587161号および
同4689270号がある。これらは様々な基板構造とその製
造法を説明している。
C.発明が解決しようとする問題点 ここに定義するとおり、本発明は回路部材(給電面な
ど)と、それを様々な多層回路基板アセンブリの一部と
する製造法を説明するものである。コンピュータ製品に
用いられている代表的なアセンブリでは、複数の信号面
がこれに関連する給電面と組み合わせられ、給電面は製
品の動作要件に応じた複合構造の指定準位に位置づけら
れる。上記のように、この種のアセンブリは先に挙げた
いくつかの特許で説明されている。
ど)と、それを様々な多層回路基板アセンブリの一部と
する製造法を説明するものである。コンピュータ製品に
用いられている代表的なアセンブリでは、複数の信号面
がこれに関連する給電面と組み合わせられ、給電面は製
品の動作要件に応じた複合構造の指定準位に位置づけら
れる。上記のように、この種のアセンブリは先に挙げた
いくつかの特許で説明されている。
給電面(またはコア)を形成する方法の一つに、いくつ
かの給電面(各給電面の中央には、銅などの導電膜を全
体に塗布した、熱硬化性樹脂を含浸したガラス繊維から
なる材料であるプリプレグ層を持つ)を積層する過程
と、この後この積層された“スタック”を単一のユニッ
トとして処理する過程がある。この例のプリプレグは、
処理の際に強度を与えるものであるが、導電膜が外縁ま
で塗布されているため、外側の上下の2つの導電面を完
全には絶縁するものではない。実際、こうして作られる
給電面は2つの個別の導電性の銅層からなる。このよう
な平面は上述のように積層されて後工程(研削、穴あけ
など)にかけられた後、分離される。この方法の欠点を
挙げると、(1)給電面の全体は外縁まで電気的に活性
であり、よって多層化された最終製品にこれを支障なく
用いようとする場合、大きさとパターンが様々な“不安
定な”設計の給電面が必要になる。(2)電気仕様とし
て、電圧レベルは平面当り一つに限られる。(3)この
ような給電面の周囲に破損(バリ、くぼみなど)があれ
ば、最終基板の不具合につながることがある(特に支持
材料としてのプリプレグの外面に銅があることから、後
工程の穴あけでバリが生じやすい)。(4)処理時にこ
のような積み重ね式のユニットを使えばユニット当り少
なくとも2つの“犠牲”面が必要になる。この2つの平
面は後の研削工程終了後に排除しなければならない。
(5)処理時と最終の給電面ユニットの支持材料として
十分な強度を与える材料が必要であり、かかる支持材料
として適当な厚さのプリルプレグ層を使用とすると、こ
のような給電面が内部に複数個入った多層基板に不要な
厚みが加わることになる。
かの給電面(各給電面の中央には、銅などの導電膜を全
体に塗布した、熱硬化性樹脂を含浸したガラス繊維から
なる材料であるプリプレグ層を持つ)を積層する過程
と、この後この積層された“スタック”を単一のユニッ
トとして処理する過程がある。この例のプリプレグは、
処理の際に強度を与えるものであるが、導電膜が外縁ま
で塗布されているため、外側の上下の2つの導電面を完
全には絶縁するものではない。実際、こうして作られる
給電面は2つの個別の導電性の銅層からなる。このよう
な平面は上述のように積層されて後工程(研削、穴あけ
など)にかけられた後、分離される。この方法の欠点を
挙げると、(1)給電面の全体は外縁まで電気的に活性
であり、よって多層化された最終製品にこれを支障なく
用いようとする場合、大きさとパターンが様々な“不安
定な”設計の給電面が必要になる。(2)電気仕様とし
て、電圧レベルは平面当り一つに限られる。(3)この
ような給電面の周囲に破損(バリ、くぼみなど)があれ
ば、最終基板の不具合につながることがある(特に支持
材料としてのプリプレグの外面に銅があることから、後
工程の穴あけでバリが生じやすい)。(4)処理時にこ
のような積み重ね式のユニットを使えばユニット当り少
なくとも2つの“犠牲”面が必要になる。この2つの平
面は後の研削工程終了後に排除しなければならない。
(5)処理時と最終の給電面ユニットの支持材料として
十分な強度を与える材料が必要であり、かかる支持材料
として適当な厚さのプリルプレグ層を使用とすると、こ
のような給電面が内部に複数個入った多層基板に不要な
厚みが加わることになる。
給電面の製造法ではこのほか、サブトラクティブ法と呼
ばれる方法がある。ここでもプレプレグ層が用いられ、
片面または両面に導電ペイント法、メッキ法又はその他
方法で銅が塗布される。この材料にはエッチングが施さ
れ(たとえば塩化銅や塩酸の溶液による)、フォトレジ
ストが塗布されて露光、現像され(現像液として炭酸ナ
トリウム溶液などが用いられる)、再びエッチング(塩
化銅溶液など)が行われた後、ストリッピングが行われ
る(水酸化ナトリウムなどを用いて)。このプロセスで
は絶縁性の給電面を形成できたが、いくつか欠点もみら
れた。特に湿性/化学処理が必要なことと、これに伴う
欠点である(たとえば複雑かつ精密な機器を要するな
ど)。その上、エッチングによってできる孔は残留銅や
汚染物である残留化合物に影響されやすいことがわかっ
ており、ガラス繊維膜などの残留物が含まれることもあ
る。しがってこのような孔は障害の原因になる(めっき
孔と複合基板内の他の導体との電気的短絡などによ
る)。
ばれる方法がある。ここでもプレプレグ層が用いられ、
片面または両面に導電ペイント法、メッキ法又はその他
方法で銅が塗布される。この材料にはエッチングが施さ
れ(たとえば塩化銅や塩酸の溶液による)、フォトレジ
ストが塗布されて露光、現像され(現像液として炭酸ナ
トリウム溶液などが用いられる)、再びエッチング(塩
化銅溶液など)が行われた後、ストリッピングが行われ
る(水酸化ナトリウムなどを用いて)。このプロセスで
は絶縁性の給電面を形成できたが、いくつか欠点もみら
れた。特に湿性/化学処理が必要なことと、これに伴う
欠点である(たとえば複雑かつ精密な機器を要するな
ど)。その上、エッチングによってできる孔は残留銅や
汚染物である残留化合物に影響されやすいことがわかっ
ており、ガラス繊維膜などの残留物が含まれることもあ
る。しがってこのような孔は障害の原因になる(めっき
孔と複合基板内の他の導体との電気的短絡などによ
る)。
本発明によって形成される給電面は、特に、少なくとも
その2つの絶縁された領域(必要に応じて増やすことが
できる)を設けるとともに、量産にも対応できる容易な
方法で形成でき、湿式/化学処理を行わずに製造でき
る。すなわちここに定義する給電面は、比較的容易に実
施でき、従来法に比べて大きな利点を持つ機械的手順に
よって形成される。
その2つの絶縁された領域(必要に応じて増やすことが
できる)を設けるとともに、量産にも対応できる容易な
方法で形成でき、湿式/化学処理を行わずに製造でき
る。すなわちここに定義する給電面は、比較的容易に実
施でき、従来法に比べて大きな利点を持つ機械的手順に
よって形成される。
このような給電面およびその製造法は、大幅な技術の発
展を意味すると言えよう。
展を意味すると言えよう。
したがって本発明の第1の目的は、上記の利点、特徴を
備える回路部材(給電面など)を提供することによって
多層回路基板の技術を改良することにある。
備える回路部材(給電面など)を提供することによって
多層回路基板の技術を改良することにある。
D.問題点を解決するための手段 この目的は他の目的も含めて、本発明の一側面によって
達成される。ここで導電性の回路部材が多層プリント回
路基板アセンブリに用いられる。この導電性回路部材
は、導電性シートと第1層と第2層の電気絶縁材とから
なり、上記導電性シートは上記第1層と第2層の電気絶
縁材との間に実質的に封入され、上記導電性シートに電
気的に分離された領域を部分的に定める複数の細長い開
口が含まれ、上記複数の細長い開口の間を結び付ける開
口を設けることにより、2以上の電気的に分離された領
域を形成できるように構成された単一の実質的に平面的
な部材からなる。
達成される。ここで導電性の回路部材が多層プリント回
路基板アセンブリに用いられる。この導電性回路部材
は、導電性シートと第1層と第2層の電気絶縁材とから
なり、上記導電性シートは上記第1層と第2層の電気絶
縁材との間に実質的に封入され、上記導電性シートに電
気的に分離された領域を部分的に定める複数の細長い開
口が含まれ、上記複数の細長い開口の間を結び付ける開
口を設けることにより、2以上の電気的に分離された領
域を形成できるように構成された単一の実質的に平面的
な部材からなる。
本発明のもう一つの側面により前記導電性回路部材の製
造法が提供される。この方法は、導電性シートを用意
し、電気的に分離された領域を部分的に定める複数の細
長い開口を上記導電性シートの所定の位置に形成し、上
記導電性シートを第1層と第2層の電気絶縁性材料の間
に封入し、複数の位置決め開口を上記第1層と第2層の
電気絶縁性材料を貫通させて上記封入された導電シート
に設けて、上記複数の細長い開口の間を結び付ける開口
を上記第1層と第2層の電気絶縁性材料を貫通させて上
記封入された導電シートに設けて、上記導電シートに2
以上の電気的に分離された領域を有する上記導電性回路
部材を形成する過程からなる。こうして作られる導電性
回路部材は、多層回路基板アセンブリを形成するため別
の導電性回路部材(信号面など)と組み合わせられるよ
う整合される。
造法が提供される。この方法は、導電性シートを用意
し、電気的に分離された領域を部分的に定める複数の細
長い開口を上記導電性シートの所定の位置に形成し、上
記導電性シートを第1層と第2層の電気絶縁性材料の間
に封入し、複数の位置決め開口を上記第1層と第2層の
電気絶縁性材料を貫通させて上記封入された導電シート
に設けて、上記複数の細長い開口の間を結び付ける開口
を上記第1層と第2層の電気絶縁性材料を貫通させて上
記封入された導電シートに設けて、上記導電シートに2
以上の電気的に分離された領域を有する上記導電性回路
部材を形成する過程からなる。こうして作られる導電性
回路部材は、多層回路基板アセンブリを形成するため別
の導電性回路部材(信号面など)と組み合わせられるよ
う整合される。
E.実施例 本発明を他の目的、利点、可能性などともによりよく理
解できるよう、前記の各図とあわせて以下に開示内容を
示す。
解できるよう、前記の各図とあわせて以下に開示内容を
示す。
第1図ないし第9図は、複数の回路部材(給電面や信号
面など)を持つ多層プリント回路基板に使用できる導電
性の回路部材を製造する様々な過程を示す。本発明は特
に給電面の回路部材の製造を対象とするが、様々な信号
面を持つ導電回路部材の製造にも応用できるとみられ
る。本発明の第1の特徴は、少なくとも2つの電気的に
分離された領域のある給電面の回路部材を提供すること
にある。具体的には、機械的手段を用い、よって湿式/
化学処理およびこれに伴う欠点をなくすとともに、上述
のような従来の機械的な工夫に伴う欠点をも解消して本
発明が実施される。こうして製造される導電回路部材
は、たとえば接地面と給電面の組み合わせとして、また
は本発明の内容から容易に認められる他の様々な組み合
わせ(電力レベルを明確に2つに分けた単一の給電面な
ど)として、多層回路基板アセンブリの中に形成するこ
とができる。
面など)を持つ多層プリント回路基板に使用できる導電
性の回路部材を製造する様々な過程を示す。本発明は特
に給電面の回路部材の製造を対象とするが、様々な信号
面を持つ導電回路部材の製造にも応用できるとみられ
る。本発明の第1の特徴は、少なくとも2つの電気的に
分離された領域のある給電面の回路部材を提供すること
にある。具体的には、機械的手段を用い、よって湿式/
化学処理およびこれに伴う欠点をなくすとともに、上述
のような従来の機械的な工夫に伴う欠点をも解消して本
発明が実施される。こうして製造される導電回路部材
は、たとえば接地面と給電面の組み合わせとして、また
は本発明の内容から容易に認められる他の様々な組み合
わせ(電力レベルを明確に2つに分けた単一の給電面な
ど)として、多層回路基板アセンブリの中に形成するこ
とができる。
第2図は導電材15のシートを示す。これは実施例では銅
製シートであり、幅(W)は約24インチ(約610mm)、
長さ(L)は約28インチ(711mm)、厚さ(T)は約0.0
07インチ(約0.178mm)ないし約0.0112インチ(約0.284
mm)である。これに代えて他の金属材料もこの導電シー
トに用いることができる。たとえば銅合金(黄銅、青銅
など)、ニッケル鉄合金(ステンレス鋼など)、Invar
(Creusot−Loire〔フランス、パリ〕の商標)、アルミ
ニウム、モリブデン、またはそれらの組み合わせなどが
ある。導電材15は、その上下のプレーナ面が酸化され
る。このため、沸点に近い温度の塩化ナトリウムと水酸
化ナトリウムの溶液に浸され、表面の銅膜がより接着性
の強い酸化銅に換えられる。一例として、このような溶
液には一般に重量比で約3%ないし8%の酸化物を加え
ることができる。これにより銅の積層間の接合力は、あ
る一定の所要レベル(たとえば5ないし10ポンド/イン
チ〔約57.5ないし115kg/mm〕)に高められる。銅の導電
材15の表面を酸化するこの方法は、この材料の表面をこ
のように処理する方法の一つにすぎず、したがって本発
明の適用範囲を狭めるものではない。
製シートであり、幅(W)は約24インチ(約610mm)、
長さ(L)は約28インチ(711mm)、厚さ(T)は約0.0
07インチ(約0.178mm)ないし約0.0112インチ(約0.284
mm)である。これに代えて他の金属材料もこの導電シー
トに用いることができる。たとえば銅合金(黄銅、青銅
など)、ニッケル鉄合金(ステンレス鋼など)、Invar
(Creusot−Loire〔フランス、パリ〕の商標)、アルミ
ニウム、モリブデン、またはそれらの組み合わせなどが
ある。導電材15は、その上下のプレーナ面が酸化され
る。このため、沸点に近い温度の塩化ナトリウムと水酸
化ナトリウムの溶液に浸され、表面の銅膜がより接着性
の強い酸化銅に換えられる。一例として、このような溶
液には一般に重量比で約3%ないし8%の酸化物を加え
ることができる。これにより銅の積層間の接合力は、あ
る一定の所要レベル(たとえば5ないし10ポンド/イン
チ〔約57.5ないし115kg/mm〕)に高められる。銅の導電
材15の表面を酸化するこの方法は、この材料の表面をこ
のように処理する方法の一つにすぎず、したがって本発
明の適用範囲を狭めるものではない。
生産率を高めるため、銅の導電材15は積み重ね式に配置
され、その間に絶縁性の(フェノールなど)分離材(図
示なし)がいくつか同時に処理されるよう配置される。
このようなスタックで複数の第1の絶縁様開口17が導電
材15の所定位置に作られる。第1図に示すように、これ
らの絶縁用開口は細長く、短形シートの外側の境界付近
に並ぶ。これは本発明で2つの電気的に分離された領域
を設けるための開口17の位置づけの一つにすぎない。こ
れらの開口17は明らかに、別の配置に変えることもでき
る(短形シートの中央に並べて大きさが同じ2つの隣接
領域を設けるなど)。図の実施例で開口17はそれぞれ全
長が約2インチ(約51mm)、幅が約0.125インチ(約3.1
75mm)である。これらの開口は、積み重ねた銅シートの
それぞれに研削によって同時に形成される。また、これ
ら第1の絶縁用開口を穴あけや押抜きによって形成する
ことも本発明の範囲内である。
され、その間に絶縁性の(フェノールなど)分離材(図
示なし)がいくつか同時に処理されるよう配置される。
このようなスタックで複数の第1の絶縁様開口17が導電
材15の所定位置に作られる。第1図に示すように、これ
らの絶縁用開口は細長く、短形シートの外側の境界付近
に並ぶ。これは本発明で2つの電気的に分離された領域
を設けるための開口17の位置づけの一つにすぎない。こ
れらの開口17は明らかに、別の配置に変えることもでき
る(短形シートの中央に並べて大きさが同じ2つの隣接
領域を設けるなど)。図の実施例で開口17はそれぞれ全
長が約2インチ(約51mm)、幅が約0.125インチ(約3.1
75mm)である。これらの開口は、積み重ねた銅シートの
それぞれに研削によって同時に形成される。また、これ
ら第1の絶縁用開口を穴あけや押抜きによって形成する
ことも本発明の範囲内である。
この段階では、複数のほぼ円形の基準孔19を形成するこ
ともできる。基準孔19はそれぞれ第1の絶縁用開口17の
それぞれに対して正確に位置づけられる。ここに定義す
る基準孔によって、見当として開口を設けるよう設計さ
れた機器では、形成された回路部材を整合しやすくな
る。この機器はカメラを使い、回路部材の整合時に各開
口を“読み取る”。基準孔は従来から知られているため
これ以上説明の要はないであろう。
ともできる。基準孔19はそれぞれ第1の絶縁用開口17の
それぞれに対して正確に位置づけられる。ここに定義す
る基準孔によって、見当として開口を設けるよう設計さ
れた機器では、形成された回路部材を整合しやすくな
る。この機器はカメラを使い、回路部材の整合時に各開
口を“読み取る”。基準孔は従来から知られているため
これ以上説明の要はないであろう。
本発明を実施する次の過程では、導電材15の各シートが
2層のプリプレグ材に封入され、後工程のために一つの
“ページ”が作られる。第3図に示すとおり、導電材15
の各シートは、これに向き合うプリプレグ材の層21、23
と整合され、単一の複合“ページ”が形成される。プリ
プレグ材は従来から知られており、ガラス繊維と、エポ
キシやフェノール・ポリエステルなどの熱硬化性樹脂か
らなるものが代表的である。実施例として、プリプレグ
材21、23の各層は、前記の寸法の薄い銅シートを封入す
るため使用されたとき、幅は約24インチ(約610mm)、
長さは約28インチ(約711mm)であった。既知の誘電材
であるプリプレグの各層は、この厚みでは、最終の複合
構造の誘電面間で全体の絶縁特性を改善するのに役立
つ。
2層のプリプレグ材に封入され、後工程のために一つの
“ページ”が作られる。第3図に示すとおり、導電材15
の各シートは、これに向き合うプリプレグ材の層21、23
と整合され、単一の複合“ページ”が形成される。プリ
プレグ材は従来から知られており、ガラス繊維と、エポ
キシやフェノール・ポリエステルなどの熱硬化性樹脂か
らなるものが代表的である。実施例として、プリプレグ
材21、23の各層は、前記の寸法の薄い銅シートを封入す
るため使用されたとき、幅は約24インチ(約610mm)、
長さは約28インチ(約711mm)であった。既知の誘電材
であるプリプレグの各層は、この厚みでは、最終の複合
構造の誘電面間で全体の絶縁特性を改善するのに役立
つ。
各“ページ”を組み立てるため、プリプレグの第1の層
23が敷かれ、これに銅シート15が銅を下にして整合さ
れ、この上にプリプレグの第2層21が敷かれる。正確な
位置合わせ(ピンによる位置合わせなど)はこの時点で
は重要ではない。したがってこの“積み上げ”は手動、
自動のいずれでも行える。最終的な封入法として望まし
いのは、所定レベルの熱と圧力を加える積層過程であ
る。ここで定義する組立をさらに容易にするため、いく
つかの“ページ”が同時に積層される。この過程を第4
図に示した。ここで各ページ(P)は、他のページに対
して積み重ねの方向に整合されている。本発明の一実施
例では、このようなページを積層用プレスの各開口に50
個同時に積み重ね、合計500ページを同時に形成するこ
とができた(この実施例で用いたプレスは10個の開口を
持つ)。これを支障なく実施するため、各ページ(P)
エボキシ以外の接着材で分離される。この材料には、E.
I.Dupont de Nemours社からTedlarという商標で販売さ
れているフッ化ポリビニルが望ましい。このシートの外
形寸法は必然的に外側のプリプレグ・シートよりわずか
に大きく、厚みはわずか約0.001インチ(約0.025mm)で
あった。以下に示すとおり、この材料によって、ここに
述べる比較的高い圧力と温度にさらされ、積層が完了し
た各ページを後工程で分離する作業が大幅に簡略化され
た。
23が敷かれ、これに銅シート15が銅を下にして整合さ
れ、この上にプリプレグの第2層21が敷かれる。正確な
位置合わせ(ピンによる位置合わせなど)はこの時点で
は重要ではない。したがってこの“積み上げ”は手動、
自動のいずれでも行える。最終的な封入法として望まし
いのは、所定レベルの熱と圧力を加える積層過程であ
る。ここで定義する組立をさらに容易にするため、いく
つかの“ページ”が同時に積層される。この過程を第4
図に示した。ここで各ページ(P)は、他のページに対
して積み重ねの方向に整合されている。本発明の一実施
例では、このようなページを積層用プレスの各開口に50
個同時に積み重ね、合計500ページを同時に形成するこ
とができた(この実施例で用いたプレスは10個の開口を
持つ)。これを支障なく実施するため、各ページ(P)
エボキシ以外の接着材で分離される。この材料には、E.
I.Dupont de Nemours社からTedlarという商標で販売さ
れているフッ化ポリビニルが望ましい。このシートの外
形寸法は必然的に外側のプリプレグ・シートよりわずか
に大きく、厚みはわずか約0.001インチ(約0.025mm)で
あった。以下に示すとおり、この材料によって、ここに
述べる比較的高い圧力と温度にさらされ、積層が完了し
た各ページを後工程で分離する作業が大幅に簡略化され
た。
上記の積層を行う前に、外側のプリプレグ層21、23は完
全には硬化せず、従来からこの種の材料の処理過程とし
て知られているB過程において完全に硬化するとみられ
る。プリプレグ材は、積層の最終段で完全に硬化し(C
過程へ移る)、単独の封入された回路部材が形成される
(第5図)。したがって、第4図に数字26で示したわず
かに大きいTedlarは、前記の積層後のページの分離を促
進する離型剤として働く。
全には硬化せず、従来からこの種の材料の処理過程とし
て知られているB過程において完全に硬化するとみられ
る。プリプレグ材は、積層の最終段で完全に硬化し(C
過程へ移る)、単独の封入された回路部材が形成される
(第5図)。したがって、第4図に数字26で示したわず
かに大きいTedlarは、前記の積層後のページの分離を促
進する離型剤として働く。
重なり合った“ページ”の積層は、従来の積層用機器を
用い、約340゜F(約171℃)ないし約380゜F(約193℃)の
熱と、平方インチ当り約200ポンド(PSI〔約0.14kg/mm
2〕)ないし約700ポンド(約0.49kg/mm2)の圧力を加え
て行われる。この積層時(およびプリプレグによる銅シ
ート15のそれぞれの封入時)、プリプレグは上述のよう
に硬化し、銅に接合されて第5図に示す単独の回路部材
31が形成される。本発明の一実施例として、前記の合計
500ページ(50ページ10グループ)の積層は、温度が約3
50゜F(約177℃)、圧力が約500 PSI(約0.35kg/mm2)で
支障なく実施できた。この後、個々の回路部材は上述の
ように容易に分離され、これからTedlar離型剤が分離さ
れる。この材料は棄却するか、強度が適当であれば再使
用できる。このような、初めに充分な厚みがあって再使
用できる離型の例として、TedlarとおなじくE.I.Dupont
de Nemours社の製品で合成ポリマのTeflon(商標)が
ある。
用い、約340゜F(約171℃)ないし約380゜F(約193℃)の
熱と、平方インチ当り約200ポンド(PSI〔約0.14kg/mm
2〕)ないし約700ポンド(約0.49kg/mm2)の圧力を加え
て行われる。この積層時(およびプリプレグによる銅シ
ート15のそれぞれの封入時)、プリプレグは上述のよう
に硬化し、銅に接合されて第5図に示す単独の回路部材
31が形成される。本発明の一実施例として、前記の合計
500ページ(50ページ10グループ)の積層は、温度が約3
50゜F(約177℃)、圧力が約500 PSI(約0.35kg/mm2)で
支障なく実施できた。この後、個々の回路部材は上述の
ように容易に分離され、これからTedlar離型剤が分離さ
れる。この材料は棄却するか、強度が適当であれば再使
用できる。このような、初めに充分な厚みがあって再使
用できる離型の例として、TedlarとおなじくE.I.Dupont
de Nemours社の製品で合成ポリマのTeflon(商標)が
ある。
第5図に示すとおり、各回路部材31の積層により、絶縁
用開口17のそれぞれのプリプレグ材が拡散してこの開口
をふさぐ。これは、開口17を占めるプリプレグ材が、部
材31の外側の境界領域を保持するほどの強度をもつため
重要である。次の過程では、第9図に示すとおり複数の
第2の絶縁様開口45が各回路部材の中に形成され、この
開口は部材を貫通する。このとき第2の絶縁用開口(第
9図の45)は、2つの個別の電気的に分離された領域が
得られるように形成される。封入された部材31の外面は
次に、酸化アルミニウムのスラリーの高圧スプレーがこ
の外面に吹き付けられる蒸気プラスト法によって荒仕上
げされる。これに代わる方法としてサンドプラスト、ピ
ーニングなどがある。驚くべきことだが、この蒸気プラ
スト法によって、銅シートが前記のプリプレグ材で封入
されているにもかかわらず加工硬化する。この方法で処
理される銅材料は、寸法(見当)制御が約2倍も改善さ
れることがわかった。このとき封入された部材31は、以
下に述べるように、別の回路部材と組み合わせられ、多
層回路基板の部材が形成された。すなわち、加工硬化し
た銅は、このような成形時に回路部材と他の部材の整合
に用いられる位置決めピンが位置する部位での変形度が
かなり低かった。また、この処理によって、部材の分離
時に絶縁材のTedlarが除去されることで発生しうる静電
気をほぼなくすことができた。
用開口17のそれぞれのプリプレグ材が拡散してこの開口
をふさぐ。これは、開口17を占めるプリプレグ材が、部
材31の外側の境界領域を保持するほどの強度をもつため
重要である。次の過程では、第9図に示すとおり複数の
第2の絶縁様開口45が各回路部材の中に形成され、この
開口は部材を貫通する。このとき第2の絶縁用開口(第
9図の45)は、2つの個別の電気的に分離された領域が
得られるように形成される。封入された部材31の外面は
次に、酸化アルミニウムのスラリーの高圧スプレーがこ
の外面に吹き付けられる蒸気プラスト法によって荒仕上
げされる。これに代わる方法としてサンドプラスト、ピ
ーニングなどがある。驚くべきことだが、この蒸気プラ
スト法によって、銅シートが前記のプリプレグ材で封入
されているにもかかわらず加工硬化する。この方法で処
理される銅材料は、寸法(見当)制御が約2倍も改善さ
れることがわかった。このとき封入された部材31は、以
下に述べるように、別の回路部材と組み合わせられ、多
層回路基板の部材が形成された。すなわち、加工硬化し
た銅は、このような成形時に回路部材と他の部材の整合
に用いられる位置決めピンが位置する部位での変形度が
かなり低かった。また、この処理によって、部材の分離
時に絶縁材のTedlarが除去されることで発生しうる静電
気をほぼなくすことができた。
次の過程では、複数(たとえば4個)の位置決め用開口
33が、封入された回路部材のそれぞれに、第7図に示し
たように(第6図も参照のこと)その外周から設けられ
る。これらの位置決め用開口は各回路部材を貫通する。
そのためカメラ(これにより基準孔19を介して各部材31
の整合がとられる)を持った前記の押抜き機が用いられ
る。位置決め用開口33は上述のように押し抜かれ、第7
図に示すようにほぼ矩形であるが、別の形状(円形な
ど)でもよい。位置決め用開口33の目的は、封入された
回路部材31のいくつかを後工程で整合しやすくすること
にある。この様子を第8図に示した。ここで位置決め用
開口33はそれぞれ、立てピン35を受ける形状であり、こ
のピンは積み重ね(および処理)装置の一部である。こ
のような装置を用いることで、封入された回路部材がそ
れぞれ他と積み重ねられた状態で正確に位置づけられ
る。これが本発明による組立をさらに容易にすることは
明らかである。
33が、封入された回路部材のそれぞれに、第7図に示し
たように(第6図も参照のこと)その外周から設けられ
る。これらの位置決め用開口は各回路部材を貫通する。
そのためカメラ(これにより基準孔19を介して各部材31
の整合がとられる)を持った前記の押抜き機が用いられ
る。位置決め用開口33は上述のように押し抜かれ、第7
図に示すようにほぼ矩形であるが、別の形状(円形な
ど)でもよい。位置決め用開口33の目的は、封入された
回路部材31のいくつかを後工程で整合しやすくすること
にある。この様子を第8図に示した。ここで位置決め用
開口33はそれぞれ、立てピン35を受ける形状であり、こ
のピンは積み重ね(および処理)装置の一部である。こ
のような装置を用いることで、封入された回路部材がそ
れぞれ他と積み重ねられた状態で正確に位置づけられ
る。これが本発明による組立をさらに容易にすることは
明らかである。
本発明の一実施例では、前記に封入された回路部材31が
合計25個、後工程に進む前に、前記の4本の立てピン35
上の正確に決定された位置で積み重ねられた。
合計25個、後工程に進む前に、前記の4本の立てピン35
上の正確に決定された位置で積み重ねられた。
本発明の次の過程では(第8図)、複数の“空き”(cl
earance)開口41が、封入され積み重ねられた回路部材3
1のそれぞれにほぼ同時に形成される。これらの開口は
最終製品でピンその他の導電材を、電気接点を設けずに
通すためのものである(ここから“空き”と呼ぶ)。た
だしこの時点で開口を設けることや、別の機能をもつ他
の開口を設けることも本発明の範囲内である。たとえ
ば、前記の開口を用いて、仕上げの終わった多層回路基
板の各層間に接続点を加えることもできる。ここに定義
する空き開口は、複数のドリル43が使われるマルチスピ
ンドルのドリル・アセンブリによって形成するのが望ま
しい。本発明の一例として、製品の設計仕様を満足し
(代表的な開口は数千個)、各部材を貫通するまで(外
側のプリプレグと内側の銅を含む)穴あけ工程を繰り返
すことで、封入された回路部材31に空き開口41が形成さ
れた。また、各回路部材の中で大きさを変えて開口41を
形成することも本発明の範囲内である(異なるサイズの
ドリルを使用する)。
earance)開口41が、封入され積み重ねられた回路部材3
1のそれぞれにほぼ同時に形成される。これらの開口は
最終製品でピンその他の導電材を、電気接点を設けずに
通すためのものである(ここから“空き”と呼ぶ)。た
だしこの時点で開口を設けることや、別の機能をもつ他
の開口を設けることも本発明の範囲内である。たとえ
ば、前記の開口を用いて、仕上げの終わった多層回路基
板の各層間に接続点を加えることもできる。ここに定義
する空き開口は、複数のドリル43が使われるマルチスピ
ンドルのドリル・アセンブリによって形成するのが望ま
しい。本発明の一例として、製品の設計仕様を満足し
(代表的な開口は数千個)、各部材を貫通するまで(外
側のプリプレグと内側の銅を含む)穴あけ工程を繰り返
すことで、封入された回路部材31に空き開口41が形成さ
れた。また、各回路部材の中で大きさを変えて開口41を
形成することも本発明の範囲内である(異なるサイズの
ドリルを使用する)。
本発明の次の過程では複数の第2の絶縁用開口45が各回
路部材の中に形成され、この開口も部材を貫通する。第
9図に示すとおり、これら第2の開口はこの前の工程で
形成された(封入剤で埋められている)第1の開口17に
対して位置づけられ、封入された回路部材の中の導電性
の銅シートの外側の境界領域と、その内側の中央に位置
する開口領域を電気的に完全に絶縁する。こうして電気
的に絶縁された2つの領域は、第1の開口17内とその外
面付近に硬化したプリプレグ材があって、これがそれら
を接合して一体化した単一の封入剤をなすため、物理的
に結合したままである。本発明の一実施例では第2の開
口45はそれぞれ長さが約1インチ(約25.4mm)、幅が約
0.125インチ(約3.175mm)であった。すなわち、第2の
開口は最初に設けられた第1の開口と直接に整合され、
よって先に述べたように導電材が完全に分離され、これ
によって絶縁性が保証される。第2の開口が形成される
際、封入された部材はそれぞれ上述のような(25個)ス
タック構造である。さらに、これら第2の開口を形成す
る方法としては、基板の積み重ねられたシートを貫通
し、ほぼ同時的な動作を行う研削装置(第8図の数字51
で示した)を用いるのが望ましい。
路部材の中に形成され、この開口も部材を貫通する。第
9図に示すとおり、これら第2の開口はこの前の工程で
形成された(封入剤で埋められている)第1の開口17に
対して位置づけられ、封入された回路部材の中の導電性
の銅シートの外側の境界領域と、その内側の中央に位置
する開口領域を電気的に完全に絶縁する。こうして電気
的に絶縁された2つの領域は、第1の開口17内とその外
面付近に硬化したプリプレグ材があって、これがそれら
を接合して一体化した単一の封入剤をなすため、物理的
に結合したままである。本発明の一実施例では第2の開
口45はそれぞれ長さが約1インチ(約25.4mm)、幅が約
0.125インチ(約3.175mm)であった。すなわち、第2の
開口は最初に設けられた第1の開口と直接に整合され、
よって先に述べたように導電材が完全に分離され、これ
によって絶縁性が保証される。第2の開口が形成される
際、封入された部材はそれぞれ上述のような(25個)ス
タック構造である。さらに、これら第2の開口を形成す
る方法としては、基板の積み重ねられたシートを貫通
し、ほぼ同時的な動作を行う研削装置(第8図の数字51
で示した)を用いるのが望ましい。
前記の空き開口41と第2の絶縁用開口45の穴あけと研削
はそれぞれ、機器の能力に応じて単一または複数の機器
によって実施できる。ここで説明した以外の方法を適用
することも本発明の範囲内である。たとえば、第1の開
口17についても可能であったように、第2の絶縁用開口
45を形成するため穴あけや押抜きを行うことは本発明の
範囲内である。
はそれぞれ、機器の能力に応じて単一または複数の機器
によって実施できる。ここで説明した以外の方法を適用
することも本発明の範囲内である。たとえば、第1の開
口17についても可能であったように、第2の絶縁用開口
45を形成するため穴あけや押抜きを行うことは本発明の
範囲内である。
開口45の形成に続いて、前記の開口が貫通した封入され
た回路部材31は、スタック構造から分離され、他の回路
部材(第10図の信号面Sなど)との整合がとられ、単一
の多層プリント回路基板アセンブリが作られる。第10図
の構造は図解の便宜を考慮したものであり、様々な組み
合わせ(第10図は4つの信号面と3つの給電面のみ)を
容易に採用できるという点で本発明の方法を限定するも
のではない。このスタック構造では、信号面と給電面は
離隔されており、この場合も部分的に硬化したプリプレ
グ材が用いられる。スタック構造は次に積層されて、第
11図に一部を示した複合プリント回路基板アセンブリ60
が得られる。この段階で使用するプリプレグは、前述の
ものと同様、シート状であり、この複合構造を得るため
に用いられる(第10図の61)。給電面と信号面の間には
一つにシートしか示していないが、2枚以上(代表的な
離型剤は1ないし5枚)のシートを設けることも本発明
の範囲内である。また前記のように、これら信号面と給
電面を様々な方向に向けることも可能である。
た回路部材31は、スタック構造から分離され、他の回路
部材(第10図の信号面Sなど)との整合がとられ、単一
の多層プリント回路基板アセンブリが作られる。第10図
の構造は図解の便宜を考慮したものであり、様々な組み
合わせ(第10図は4つの信号面と3つの給電面のみ)を
容易に採用できるという点で本発明の方法を限定するも
のではない。このスタック構造では、信号面と給電面は
離隔されており、この場合も部分的に硬化したプリプレ
グ材が用いられる。スタック構造は次に積層されて、第
11図に一部を示した複合プリント回路基板アセンブリ60
が得られる。この段階で使用するプリプレグは、前述の
ものと同様、シート状であり、この複合構造を得るため
に用いられる(第10図の61)。給電面と信号面の間には
一つにシートしか示していないが、2枚以上(代表的な
離型剤は1ないし5枚)のシートを設けることも本発明
の範囲内である。また前記のように、これら信号面と給
電面を様々な方向に向けることも可能である。
第11図にはこのほか、導電性の(銅など)めっきスルー
ホール(PTH)63を、複合アセンブリ60を貫通した状態
で示した。これらのPTHは、最終製品の動作要件によ
り、電力や信号の接続点としても機能する。第11図に示
すとおり、これらは、導電ピン65(図では1個のみ)が
挿入されたとき、所定の信号面(第11図のS)と電気的
に接続されるような信号接続点として働く。第11図で各
信号面の信号線は横断面であり、これらのうち所定の信
号線はPTH63と物理的に係合している。PTH 63が電気接
続点として用いられる場合、所定の給電面は、信号面で
はなくPTHに接続される。第11図で給電面(P)はこの
ようには接続されておらず、PTHは貫通しているが上記
の空き開口(41)と接続していない。一例としてピン65
は、電子モジュールから引くことができる。このモジュ
ールは複合基板に接続され、よってその信号層のそれぞ
れに所定の方法で電気的に接続される一方、給電面の構
成要素とは電気的に絶縁される。したがって第11図に示
した向きは本発明の方法を狭めるものではない。また、
第11図に示した多層の複合プリント回路基板アセンブリ
60が別の工程(スルーホールの形成など)を要すること
も理解されよう。このような工程を加えることは当該技
術の範囲内であり、ここでは詳細に立ち入らない。ピン
接続を利用する可能性がある場合、導電材のPTHも指定
の信号面と信号面の接続点となる。このようなピンは、
製品の動作要件に応じて指定の信号線(または面)を相
互接続するためにのみ必要であるため、本発明の実施例
として使用されない場合もあろう。
ホール(PTH)63を、複合アセンブリ60を貫通した状態
で示した。これらのPTHは、最終製品の動作要件によ
り、電力や信号の接続点としても機能する。第11図に示
すとおり、これらは、導電ピン65(図では1個のみ)が
挿入されたとき、所定の信号面(第11図のS)と電気的
に接続されるような信号接続点として働く。第11図で各
信号面の信号線は横断面であり、これらのうち所定の信
号線はPTH63と物理的に係合している。PTH 63が電気接
続点として用いられる場合、所定の給電面は、信号面で
はなくPTHに接続される。第11図で給電面(P)はこの
ようには接続されておらず、PTHは貫通しているが上記
の空き開口(41)と接続していない。一例としてピン65
は、電子モジュールから引くことができる。このモジュ
ールは複合基板に接続され、よってその信号層のそれぞ
れに所定の方法で電気的に接続される一方、給電面の構
成要素とは電気的に絶縁される。したがって第11図に示
した向きは本発明の方法を狭めるものではない。また、
第11図に示した多層の複合プリント回路基板アセンブリ
60が別の工程(スルーホールの形成など)を要すること
も理解されよう。このような工程を加えることは当該技
術の範囲内であり、ここでは詳細に立ち入らない。ピン
接続を利用する可能性がある場合、導電材のPTHも指定
の信号面と信号面の接続点となる。このようなピンは、
製品の動作要件に応じて指定の信号線(または面)を相
互接続するためにのみ必要であるため、本発明の実施例
として使用されない場合もあろう。
F.発明の効果 本発明によって実施されている給電面の構成要素は、多
層プリント回路基板アセンブリの中に簡単に使用でき、
少なくとも2つの電気的に絶縁された領域を設け、この
アセンブリの動作を改善するものである。また、これら
分離、絶縁された領域はほぼ機械的な方法で形成され、
湿式/化学処理を必要とせず、これに伴う欠点がなくな
る。さらにこれらと等しく重要なことは、本発明によっ
て形成される給電面の寸法が、前記の処理工程におい
て、また面が多層プリント回路基板アセンブリの中に組
み込まれる最終的な積層工程においても精密に管理され
ることである。ここに定義した機械的操作は、比較的容
易に低コストを実施できるため、この製品の製造コスト
を低減できる。また、ここに説明した発明によって、従
来の機械的処理により最終製品に見られる上述のような
欠点をなくすことができる(銅製の導体のバリがほぼな
くなるなど)。こうして得られる回路部材はそれぞれ複
数の電圧を単一に画上に供給することができるため、こ
のような単一平面内で異なる機能(接地と信号など)を
提供する。ここに述べた回路部材を製造するための方法
はまた、量産にも容易に対応し、先行技術に伴う前記の
ような多くの欠点が解消される。
層プリント回路基板アセンブリの中に簡単に使用でき、
少なくとも2つの電気的に絶縁された領域を設け、この
アセンブリの動作を改善するものである。また、これら
分離、絶縁された領域はほぼ機械的な方法で形成され、
湿式/化学処理を必要とせず、これに伴う欠点がなくな
る。さらにこれらと等しく重要なことは、本発明によっ
て形成される給電面の寸法が、前記の処理工程におい
て、また面が多層プリント回路基板アセンブリの中に組
み込まれる最終的な積層工程においても精密に管理され
ることである。ここに定義した機械的操作は、比較的容
易に低コストを実施できるため、この製品の製造コスト
を低減できる。また、ここに説明した発明によって、従
来の機械的処理により最終製品に見られる上述のような
欠点をなくすことができる(銅製の導体のバリがほぼな
くなるなど)。こうして得られる回路部材はそれぞれ複
数の電圧を単一に画上に供給することができるため、こ
のような単一平面内で異なる機能(接地と信号など)を
提供する。ここに述べた回路部材を製造するための方法
はまた、量産にも容易に対応し、先行技術に伴う前記の
ような多くの欠点が解消される。
第1図ないし第9図は、本発明の実施例に応じて電気回
路部材を製造する様々な過程を示す。 第10図は、複合、多層回路基板アセンブリを形成するた
めの本発明による少なくとも一つの部材と他の回路部材
(信号面や給電面など)との組み合わせを示す。 第11図は、本発明に応じて製造される少なくとも2つの
回路部材を含む多層回路基板アセンブリの一例を示す部
分断面図である。 15……導電材、17……絶縁用開口、19……基準孔、31…
…回路部材
路部材を製造する様々な過程を示す。 第10図は、複合、多層回路基板アセンブリを形成するた
めの本発明による少なくとも一つの部材と他の回路部材
(信号面や給電面など)との組み合わせを示す。 第11図は、本発明に応じて製造される少なくとも2つの
回路部材を含む多層回路基板アセンブリの一例を示す部
分断面図である。 15……導電材、17……絶縁用開口、19……基準孔、31…
…回路部材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イウゲン・マナゴン・スカルス アメリカ合衆国ニユーヨーク州エンデイコ ツト、ボツクス225‐シイ・アールデイ2 番地 (72)発明者 カール・チヤールズ・シツセンステイン アメリカ合衆国ニユーヨーク州エンデイコ ツト、グラント・ストリート、810番地 (72)発明者 ジヨン・ペンノツク・ウイルキー アメリカ合衆国ニユーヨーク州エンデイコ ツト、ベスタル、ナイト・ロード・アール デイ2番地 (56)参考文献 特開 昭63−116496(JP,A) 特公 昭47−5574(JP,B1)
Claims (2)
- 【請求項1】多層回路基板アセンブリに用いる導電性回
路部材であって、 導電性シートと第1層と第2層の電気絶縁材とからな
り、上記導電性シートは上記第1層と第2層の電気絶縁
材との間に実質的に封入され、上記導電性シートに電気
的に分離された領域を部分的に定める複数の細長い開口
が含まれ、上記複数の細長い開口の間を結び付ける開口
を設けることにより、2以上の電気的に分離された領域
を形成できるように構成された単一の実質的に平面的な
部材からなる導電性回路部材。 - 【請求項2】多層回路基板アセンブルに用いる導電性回
路部材の製造方法であって、導電性シートを用意し、 電気的に分離された領域を部分的に定める複数の細長い
開口を上記導電性シートの所定の位置に形成し、 上記導電性シートを第1層と第2層の電気絶縁性材料の
間に封入し、 複数の位置決め開口を上記第1層と第2層の電気絶縁性
材料を貫通させて上記封入された導電シートに設けて、 上記複数の細長い開口の間を結び付ける開口を上記第1
層と第2層の電気絶縁性材料を貫通させて上記封入され
た導電シートに設けて、上記導電シートに2以上の電気
的に分離された領域を有する上記導電性回路部材を形成
し、 上記導電性回路部材を別の導電性回路部材と組み合わせ
て多層回路基板アセンブリを形成するようにしたことを
特徴とする導電性回路部材の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US255310 | 1988-10-11 | ||
US07/255,310 US4916260A (en) | 1988-10-11 | 1988-10-11 | Circuit member for use in multilayered printed circuit board assembly and method of making same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02129994A JPH02129994A (ja) | 1990-05-18 |
JPH0728134B2 true JPH0728134B2 (ja) | 1995-03-29 |
Family
ID=22967744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1212137A Expired - Lifetime JPH0728134B2 (ja) | 1988-10-11 | 1989-08-19 | 導電性回路部材及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4916260A (ja) |
EP (1) | EP0365755B1 (ja) |
JP (1) | JPH0728134B2 (ja) |
DE (1) | DE68920540T2 (ja) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2760829B2 (ja) * | 1989-01-13 | 1998-06-04 | 株式会社日立製作所 | 電子基板 |
US5229550A (en) * | 1990-10-30 | 1993-07-20 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
US5315069A (en) * | 1992-10-02 | 1994-05-24 | Compaq Computer Corp. | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards |
DE4300616A1 (de) * | 1993-01-13 | 1994-07-14 | Herberts Gmbh | Emulgatorfreies, hitzehärtbares Überzugsmittel, dessen Herstellung und Verwendung |
US5603847A (en) * | 1993-04-07 | 1997-02-18 | Zycon Corporation | Annular circuit components coupled with printed circuit board through-hole |
US5357672A (en) * | 1993-08-13 | 1994-10-25 | Lsi Logic Corporation | Method and system for fabricating IC packages from laminated boards and heat spreader |
US5755026A (en) * | 1996-08-15 | 1998-05-26 | Delco Electronics Corporation | Method of preventing condensation on a surface housing an electronic apparatus |
US5830374A (en) * | 1996-09-05 | 1998-11-03 | International Business Machines Corporation | Method for producing multi-layer circuit board and resulting article of manufacture |
US6106923A (en) * | 1997-05-20 | 2000-08-22 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
US6016005A (en) * | 1998-02-09 | 2000-01-18 | Cellarosi; Mario J. | Multilayer, high density micro circuit module and method of manufacturing same |
US6720501B1 (en) * | 1998-04-14 | 2004-04-13 | Formfactor, Inc. | PC board having clustered blind vias |
US6637102B2 (en) * | 2000-07-19 | 2003-10-28 | Ngk Insulators, Ltd. | Process for producing an industrial member having throughholes of high aspect ratio |
JP3708005B2 (ja) * | 2000-08-09 | 2005-10-19 | 日本無線株式会社 | プリント配線板の穴埋め方法 |
US6951707B2 (en) * | 2001-03-08 | 2005-10-04 | Ppg Industries Ohio, Inc. | Process for creating vias for circuit assemblies |
JP2003136623A (ja) * | 2001-08-22 | 2003-05-14 | Tdk Corp | モジュール部品、コア基板要素集合体、多層基板、コア基板要素集合体の製造方法、多層基板の製造方法、及びモジュール部品の製造方法 |
US20030168249A1 (en) * | 2002-02-14 | 2003-09-11 | Ngk Spark Plug Co., Ltd. | Wiring board and method for producing the same |
US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
CN1672475B (zh) * | 2002-06-27 | 2011-11-23 | Ppg工业俄亥俄公司 | 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 |
US7152313B2 (en) * | 2003-11-26 | 2006-12-26 | Intel Corporation | Package substrate for integrated circuit and method of making the substrate |
FR2913173B1 (fr) * | 2007-02-22 | 2009-05-15 | Airbus France Sa | Carte electronique et aeronef la comportant |
US20110051385A1 (en) * | 2009-08-31 | 2011-03-03 | Gainteam Holdings Limited | High-density memory assembly |
GB2482342A (en) * | 2010-07-30 | 2012-02-01 | Vestas Wind Sys As | Cooling of fibrous sheet for composite structure during machining |
US11596058B2 (en) * | 2019-03-08 | 2023-02-28 | Qorvo Us, Inc. | Fiducials for laminate structures |
KR20230103659A (ko) * | 2021-12-31 | 2023-07-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3516156A (en) * | 1967-12-11 | 1970-06-23 | Ibm | Circuit package assembly process |
US3617613A (en) * | 1968-10-17 | 1971-11-02 | Spaulding Fibre Co | Punchable printed circuit board base |
US3739469A (en) * | 1971-12-27 | 1973-06-19 | Ibm | Multilayer printed circuit board and method of manufacture |
ES401673A1 (es) * | 1972-04-12 | 1972-07-01 | Orbaiceta | Mejoras introducidas en la fabricacion de circuitos impre- sos de pequeno formato para generacion de calor. |
US3969177A (en) * | 1974-06-24 | 1976-07-13 | International Business Machines Corporation | Laminating method |
US3958317A (en) * | 1974-09-25 | 1976-05-25 | Rockwell International Corporation | Copper surface treatment for epoxy bonding |
US4105819A (en) * | 1975-03-04 | 1978-08-08 | Technigaz | Laminated sheets particularly for cryogenic enclosures, pipes, and the like |
US4093768A (en) * | 1976-02-19 | 1978-06-06 | Freeman Chemical Corporation | Copper foil electrical laminate with reinforced plastics |
US4191800A (en) * | 1976-05-27 | 1980-03-04 | Bell Telephone Laboratories, Incorporated | Devices employing flexible substrates and method for making same |
US4287014A (en) * | 1978-12-27 | 1981-09-01 | Mitsubishi Gas Chemical Company, Inc. | Novel crosslinkable resin composition and method for producing a laminate using said composition |
JPS55126418A (en) * | 1979-03-26 | 1980-09-30 | Kanegafuchi Chem Ind Co Ltd | Method and apparatus for continuous preparation of laminated material |
US4446188A (en) * | 1979-12-20 | 1984-05-01 | The Mica Corporation | Multi-layered circuit board |
JPS5856276B2 (ja) * | 1980-03-31 | 1983-12-14 | 日立化成工業株式会社 | 難燃耐熱性銅張り積層板の製造法 |
US4496793A (en) * | 1980-06-25 | 1985-01-29 | General Electric Company | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
US4522667A (en) * | 1980-06-25 | 1985-06-11 | General Electric Company | Method for making multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
FR2493662A1 (fr) * | 1980-11-05 | 1982-05-07 | Rhone Poulenc Ind | Substrats metallises pour circuits imprimes et leur procede de preparation |
US4366198A (en) * | 1981-03-24 | 1982-12-28 | Rca Corporation | Sheet material separation construction |
US4420509A (en) * | 1981-08-11 | 1983-12-13 | Glasteel Tennessee, Inc. | Copper-clad polyester-glass fiber laminates |
US4446173A (en) * | 1981-08-11 | 1984-05-01 | Glasteel Tennessee, Inc. | Copper-clad polyester-glass fiber laminates using zinc-coated copper |
US4662963A (en) * | 1982-06-28 | 1987-05-05 | International Business Machines Corporation | Method of manufacturing high density encapsulated wire circuit board |
US4554405A (en) * | 1982-06-28 | 1985-11-19 | International Business Machines Corporation | High density encapsulated wire circuit board |
US4515878A (en) * | 1982-08-30 | 1985-05-07 | International Business Machines Corporation | Printed circuit board modification process |
US4551747A (en) * | 1982-10-05 | 1985-11-05 | Mayo Foundation | Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation |
EP0127691B1 (de) * | 1983-06-01 | 1987-05-13 | Ibm Deutschland Gmbh | Verfahren zum Herstellen von gedruckten Schaltungen mit einer Leiterzugebene |
US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
US4689270A (en) * | 1984-07-20 | 1987-08-25 | W. C. Heraeus Gmbh | Composite substrate for printed circuits and printed circuit-substrate combination |
EP0227857B1 (de) * | 1985-12-30 | 1990-03-28 | Ibm Deutschland Gmbh | Verfahren zum Herstellen von gedruckten Schaltungen |
US4700016A (en) * | 1986-05-16 | 1987-10-13 | International Business Machines Corporation | Printed circuit board with vias at fixed and selectable locations |
JPS62274795A (ja) * | 1986-05-23 | 1987-11-28 | 新神戸電機株式会社 | 多層回路板の製造法 |
EP0264105A3 (en) * | 1986-10-17 | 1988-07-27 | Hitachi, Ltd. | Method of producing multilayer printed-wiring board containing metal core |
-
1988
- 1988-10-11 US US07/255,310 patent/US4916260A/en not_active Expired - Lifetime
-
1989
- 1989-07-12 DE DE68920540T patent/DE68920540T2/de not_active Expired - Fee Related
- 1989-07-12 EP EP89112702A patent/EP0365755B1/en not_active Expired - Lifetime
- 1989-08-19 JP JP1212137A patent/JPH0728134B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE68920540D1 (de) | 1995-02-23 |
US4916260A (en) | 1990-04-10 |
JPH02129994A (ja) | 1990-05-18 |
EP0365755B1 (en) | 1995-01-11 |
DE68920540T2 (de) | 1995-07-06 |
EP0365755A1 (en) | 1990-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0728134B2 (ja) | 導電性回路部材及びその製造方法 | |
US5274195A (en) | Laminated conductive material, multiple conductor cables and methods of manufacturing such cables | |
KR100521071B1 (ko) | 플렉스 리지드 프린트 배선판 및 그 제조방법 | |
US4026011A (en) | Flexible circuit assembly | |
US4804574A (en) | Laminated printed coil structure | |
US4030190A (en) | Method for forming a multilayer printed circuit board | |
EP1915037B1 (en) | Process for producing a bending-type rigid printed wiring board | |
US8736064B2 (en) | Structure and method of making interconnect element having metal traces embedded in surface of dielectric | |
JPH04212494A (ja) | 剛性/可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板 | |
JPH0758827B2 (ja) | 印刷回路の製造方法 | |
US3184830A (en) | Multilayer printed circuit board fabrication technique | |
US3344515A (en) | Multilayer laminated wiring | |
US3219749A (en) | Multilayer printed circuit board with solder access apertures | |
US3466206A (en) | Method of making embedded printed circuits | |
EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
CN108886025B (zh) | 半导体封装基板及其制造方法 | |
US4862588A (en) | Method of making a flexible interconnect | |
JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
JP3167840B2 (ja) | 印刷配線板および印刷配線板の製造方法 | |
EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
JP2006313945A (ja) | 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法 | |
KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
EP0213336B1 (en) | Method for making a flush surface laminate for a multilayer circuit board | |
CN114521055A (zh) | 内埋式电路板及其制造方法 | |
JPH05299804A (ja) | 導電接続構造 |