JPH07263541A - 誘電体分離基板およびその製造方法 - Google Patents
誘電体分離基板およびその製造方法Info
- Publication number
- JPH07263541A JPH07263541A JP6053435A JP5343594A JPH07263541A JP H07263541 A JPH07263541 A JP H07263541A JP 6053435 A JP6053435 A JP 6053435A JP 5343594 A JP5343594 A JP 5343594A JP H07263541 A JPH07263541 A JP H07263541A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- buffer layer
- polycrystalline silicon
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000926 separation method Methods 0.000 title abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 28
- 238000010438 heat treatment Methods 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 20
- 238000005498 polishing Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 2
- 239000011800 void material Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000005304 joining Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000004854 X-ray topography Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】誘電体分離基板における接合界面に発生するボ
イドをなくす。 【構成】単結晶シリコン層１に溝２を形成したのち、シ
リコン酸化膜３と多結晶シリコン層４で溝を埋め、次で
緩衝層５を形成して表面を平坦とする。次で支持基板６
上にシリコン酸化膜３Ａを形成し前記緩衝層５と酸化膜
３Ａとを接合面として接合した後、熱処理する。
イドをなくす。 【構成】単結晶シリコン層１に溝２を形成したのち、シ
リコン酸化膜３と多結晶シリコン層４で溝を埋め、次で
緩衝層５を形成して表面を平坦とする。次で支持基板６
上にシリコン酸化膜３Ａを形成し前記緩衝層５と酸化膜
３Ａとを接合面として接合した後、熱処理する。
Description
【０００１】
【産業上の利用分野】本発明は、特にパワー用半導体装
置に適する誘電体分離基板およびその製造方法に関す
る。
置に適する誘電体分離基板およびその製造方法に関す
る。
【０００２】
【従来の技術】素子間の絶縁耐圧の高い半導体集積回路
用基板として、誘電体分離基板が用いられてきた。これ
はシリコン酸化膜のような誘電体膜によって単結晶シリ
コン層に形成する素子領域間の絶縁分離を完全に行うも
のである。誘電体膜で分離された複数の素子領域は、多
結晶シリコン層に支持されている。この構造の誘電体分
離基板は多結晶シリコン層を厚く堆積するために、多結
晶シリコン層と単結晶シリコン層（基板）の熱膨張率の
違いから、基板の反りや結晶欠陥を生じやすいという欠
点があった。そこで、多結晶シリコン層の厚さを減らし
て前記欠点を改善する方法が提案された。これは、支持
基板として用いられる単結晶シリコン基板の一方の主表
面と、素子領域となる島状に分離された単結晶シリコン
層と多結晶シリコン層で構成される複合層の、この多結
晶シリコン層の主表面とを接合することにより実現され
る（以下、貼り合わせ構造と呼ぶ）。このときの誘電体
分離基板におけるふたつの接合面は、多結晶シリコンと
単結晶シリコンの組み合わせとなる。
用基板として、誘電体分離基板が用いられてきた。これ
はシリコン酸化膜のような誘電体膜によって単結晶シリ
コン層に形成する素子領域間の絶縁分離を完全に行うも
のである。誘電体膜で分離された複数の素子領域は、多
結晶シリコン層に支持されている。この構造の誘電体分
離基板は多結晶シリコン層を厚く堆積するために、多結
晶シリコン層と単結晶シリコン層（基板）の熱膨張率の
違いから、基板の反りや結晶欠陥を生じやすいという欠
点があった。そこで、多結晶シリコン層の厚さを減らし
て前記欠点を改善する方法が提案された。これは、支持
基板として用いられる単結晶シリコン基板の一方の主表
面と、素子領域となる島状に分離された単結晶シリコン
層と多結晶シリコン層で構成される複合層の、この多結
晶シリコン層の主表面とを接合することにより実現され
る（以下、貼り合わせ構造と呼ぶ）。このときの誘電体
分離基板におけるふたつの接合面は、多結晶シリコンと
単結晶シリコンの組み合わせとなる。
【０００３】しかしこの貼り合わせ構造を有する誘電体
分離基板においては、接合界面にボイドと呼ばれる隙間
が生じやすく、接合面全体に完全な接合性が得られない
という問題が生じた。ボイドが接合界面に存在すると、
素子形成プロセスの熱処理において、ボイドの破裂によ
るパーティクル汚染やボイドに起因する欠陥の発生、あ
るいは多結晶シリコン層の支持基板からの剥離等が生じ
る恐れがある。
分離基板においては、接合界面にボイドと呼ばれる隙間
が生じやすく、接合面全体に完全な接合性が得られない
という問題が生じた。ボイドが接合界面に存在すると、
素子形成プロセスの熱処理において、ボイドの破裂によ
るパーティクル汚染やボイドに起因する欠陥の発生、あ
るいは多結晶シリコン層の支持基板からの剥離等が生じ
る恐れがある。
【０００４】完全な接合性を得るためには接合に際して
接合面の平滑度が重要であり、特に多結晶シリコン層の
接合面を極めて平滑に研磨することが必要である。しか
し、多結晶シリコン層を研磨することで平滑面を形成す
ることは非常に困難である。そこで、多結晶シリコン層
の主表面を略研磨した後この上に非晶質シリコン層、ま
たは前記多結晶シリコン層より結晶粒の小さい第２の多
結晶シリコン層を堆積し、この堆積層の表面を研磨して
接合面とする方法が例えば特開平３−２６５１５３号公
報に提案された。以下図２を用いて第１の従来技術とし
てのこの誘電体分離基板の製造方法を説明する。
接合面の平滑度が重要であり、特に多結晶シリコン層の
接合面を極めて平滑に研磨することが必要である。しか
し、多結晶シリコン層を研磨することで平滑面を形成す
ることは非常に困難である。そこで、多結晶シリコン層
の主表面を略研磨した後この上に非晶質シリコン層、ま
たは前記多結晶シリコン層より結晶粒の小さい第２の多
結晶シリコン層を堆積し、この堆積層の表面を研磨して
接合面とする方法が例えば特開平３−２６５１５３号公
報に提案された。以下図２を用いて第１の従来技術とし
てのこの誘電体分離基板の製造方法を説明する。
【０００５】まず図２（ａ）に示すように、単結晶シリ
コン基板１を用意し、その主表面を酸化してシリコン酸
化膜３Ｂを形成する。次に、酸化膜３Ｂ上の所定の箇所
を開口したのちこの酸化膜３Ｂをマスクとして異方性エ
ッチングをほどこして、深さ約６０μｍの分離用の溝２
を形成する。ここで、溝２で囲まれた領域はのちに島状
に誘電体分離されて素子領域となるところである。
コン基板１を用意し、その主表面を酸化してシリコン酸
化膜３Ｂを形成する。次に、酸化膜３Ｂ上の所定の箇所
を開口したのちこの酸化膜３Ｂをマスクとして異方性エ
ッチングをほどこして、深さ約６０μｍの分離用の溝２
を形成する。ここで、溝２で囲まれた領域はのちに島状
に誘電体分離されて素子領域となるところである。
【０００６】次に図２（ｂ）に示すように、酸化膜３Ｂ
を除去したのち再び単結晶シリコン基板１の溝２のある
表面を酸化し誘電体膜として厚さ約２μｍのシリコン酸
化膜３Ｃを形成する。次でその表面に気相化学成長法
（ＣＶＤ法）によって第１の多結晶シリコン層４Ａを成
長させて溝２を埋め込み、さらに基板１上で厚さ約１０
０μｍになるまで堆積させる。
を除去したのち再び単結晶シリコン基板１の溝２のある
表面を酸化し誘電体膜として厚さ約２μｍのシリコン酸
化膜３Ｃを形成する。次でその表面に気相化学成長法
（ＣＶＤ法）によって第１の多結晶シリコン層４Ａを成
長させて溝２を埋め込み、さらに基板１上で厚さ約１０
０μｍになるまで堆積させる。
【０００７】ＣＶＤ法による多結晶シリコン層４Ａの堆
積は、溝２において多結晶の成長方向が異なるのでその
表面には凹凸が発生する。これをなくすために多結晶シ
リコン層４Ａの表面に機械的研削を行い平坦化する。こ
の後更にメカノケミカル研磨を施して平滑化する。
積は、溝２において多結晶の成長方向が異なるのでその
表面には凹凸が発生する。これをなくすために多結晶シ
リコン層４Ａの表面に機械的研削を行い平坦化する。こ
の後更にメカノケミカル研磨を施して平滑化する。
【０００８】次に図２（ｃ）に示すように、第１の多結
晶シリコン層４Ａの平滑化された表面にこの層に比べて
結晶粒の細かい第２の多結晶シリコン層４Ｂを約５μｍ
堆積し緩衝層とする。次いでこの緩衝層４Ｂの表面に残
る凹凸を１０ｎｍ以下になるまでメカノケミカル研磨し
平滑な接合面を形成する。
晶シリコン層４Ａの平滑化された表面にこの層に比べて
結晶粒の細かい第２の多結晶シリコン層４Ｂを約５μｍ
堆積し緩衝層とする。次いでこの緩衝層４Ｂの表面に残
る凹凸を１０ｎｍ以下になるまでメカノケミカル研磨し
平滑な接合面を形成する。
【０００９】次に図２（ｄ）に示すように、単結晶シリ
コンからなる支持基板６を用意し、その一方の主表面を
接合面として緩衝層４Ｂと向かい合わせて接合する。
コンからなる支持基板６を用意し、その一方の主表面を
接合面として緩衝層４Ｂと向かい合わせて接合する。
【００１０】次に最後に図２（ｅ）に示すように、単結
晶シリコン基板１の不要な部分を研磨して分離された島
状の素子領域を形成し、次で支持基板６を所定の基板厚
さになるまで研磨する。こうして、単結晶シリコン基板
を支持基板６とする張り合わせ構造を持つ誘電体分離基
板を完成させる。
晶シリコン基板１の不要な部分を研磨して分離された島
状の素子領域を形成し、次で支持基板６を所定の基板厚
さになるまで研磨する。こうして、単結晶シリコン基板
を支持基板６とする張り合わせ構造を持つ誘電体分離基
板を完成させる。
【００１１】また従来技術の第２の方法として接合界面
の組み合わせを、多結晶シリコンとシリコン酸化物とし
て接合する方法を用いた場合の誘電体分離基板の製造方
法が、例えば特開平３−２５２１５４号公報に示されて
いる。これは図３に示すように、誘電体膜３の上に形成
された多結晶シリコン層４を研削、研磨して得られた主
表面と別に用意した単結晶シリコンからなる支持基板６
上に形成された酸化膜１３の主表面とを接合面として接
合するものである。
の組み合わせを、多結晶シリコンとシリコン酸化物とし
て接合する方法を用いた場合の誘電体分離基板の製造方
法が、例えば特開平３−２５２１５４号公報に示されて
いる。これは図３に示すように、誘電体膜３の上に形成
された多結晶シリコン層４を研削、研磨して得られた主
表面と別に用意した単結晶シリコンからなる支持基板６
上に形成された酸化膜１３の主表面とを接合面として接
合するものである。
【００１２】
【発明が解決しようとする課題】上記した従来技術のう
ち図２で説明した製造方では、多結晶シリコン層の平滑
度を緩衝層を設けて改良することによって、単結晶シリ
コンの支持基板６との接合性を向上させている。しかし
本発明の発明者がこの方法を検討したところ、緩衝層４
Ｂの研磨面と支持基板６の接合後の熱処理におけるボイ
ドの発生を完全になくすことができないことがわかっ
た。これは、緩衝層４Ｂの研磨工程後の平滑度がなお不
足していることと、支持基板６の接合面が単結晶シリコ
ンであるため、これらの完全な接合が困難であることが
原因と考えられる。
ち図２で説明した製造方では、多結晶シリコン層の平滑
度を緩衝層を設けて改良することによって、単結晶シリ
コンの支持基板６との接合性を向上させている。しかし
本発明の発明者がこの方法を検討したところ、緩衝層４
Ｂの研磨面と支持基板６の接合後の熱処理におけるボイ
ドの発生を完全になくすことができないことがわかっ
た。これは、緩衝層４Ｂの研磨工程後の平滑度がなお不
足していることと、支持基板６の接合面が単結晶シリコ
ンであるため、これらの完全な接合が困難であることが
原因と考えられる。
【００１３】更に従来技術のうち図３で説明した製造方
法では、研磨の施された多結晶シリコン層４と、単結晶
シリコンからなる支持基板６に酸化膜１３を形成して接
合した場合においてもボイドが多発することがわかっ
た。このことから、単に支持基板上に酸化膜を形成して
接合するだけでは良好な接合性が得られないことがわか
る。
法では、研磨の施された多結晶シリコン層４と、単結晶
シリコンからなる支持基板６に酸化膜１３を形成して接
合した場合においてもボイドが多発することがわかっ
た。このことから、単に支持基板上に酸化膜を形成して
接合するだけでは良好な接合性が得られないことがわか
る。
【００１４】本発明の目的は、以上に挙げた課題を解決
し、接合界面にボイドの発生のない誘電体分離基板およ
びその製造方法を提供することにある。
し、接合界面にボイドの発生のない誘電体分離基板およ
びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】第１の発明の誘電体分離
基板は、支持基板と、前記支持基板の主表面に形成され
た酸化膜と、前記酸化膜の上に接合された緩衝層と、前
記緩衝層上に積層された多結晶シリコン層と、前記多結
晶シリコン層上に誘電体膜を介して形成されかつ誘電体
膜によって相互に絶縁分離された複数の単結晶シリコン
島とを含むことを特徴とするものである。
基板は、支持基板と、前記支持基板の主表面に形成され
た酸化膜と、前記酸化膜の上に接合された緩衝層と、前
記緩衝層上に積層された多結晶シリコン層と、前記多結
晶シリコン層上に誘電体膜を介して形成されかつ誘電体
膜によって相互に絶縁分離された複数の単結晶シリコン
島とを含むことを特徴とするものである。
【００１６】第２の発明の誘電体分離基板の製造方法
は、単結晶シリコン基板の一方の主表面に分離用の溝を
形成したのち該溝を含む全面に誘電体膜を形成する工程
と、少なくとも前記溝が埋まるまで前記誘電体膜上に多
結晶シリコン層を堆積させる工程と、前記多結晶シリコ
ン層を研磨して平滑な表面を形成したのち該表面上に緩
衝層を形成する工程と、前記緩衝層を研磨して平滑な表
面を形成する工程と、支持基板の表面に酸化膜を形成す
る工程と、平滑化された前記緩衝層の表面と前記支持基
板の一方の主表面上に形成された前記酸化膜の表面とを
それぞれ接合面として接合したのち熱処理を行う工程
と、接合された前記単結晶シリコン基板の他方の主表面
を研磨し前記溝底面の前記誘電体膜を露出させ前記誘電
体膜により絶縁分離された複数の単結晶シリコン島を形
成する工程とを含むことを特徴とするものである。
は、単結晶シリコン基板の一方の主表面に分離用の溝を
形成したのち該溝を含む全面に誘電体膜を形成する工程
と、少なくとも前記溝が埋まるまで前記誘電体膜上に多
結晶シリコン層を堆積させる工程と、前記多結晶シリコ
ン層を研磨して平滑な表面を形成したのち該表面上に緩
衝層を形成する工程と、前記緩衝層を研磨して平滑な表
面を形成する工程と、支持基板の表面に酸化膜を形成す
る工程と、平滑化された前記緩衝層の表面と前記支持基
板の一方の主表面上に形成された前記酸化膜の表面とを
それぞれ接合面として接合したのち熱処理を行う工程
と、接合された前記単結晶シリコン基板の他方の主表面
を研磨し前記溝底面の前記誘電体膜を露出させ前記誘電
体膜により絶縁分離された複数の単結晶シリコン島を形
成する工程とを含むことを特徴とするものである。
【００１７】
【作用】一般に単結晶シリコン層のような結晶性の良好
な材料を接合面とするとき、熱処理によってその接合強
度を増大させる方法が広く行なわれている。本発明で
は、この熱処理の効果に注目し、従来技術にみられるよ
うな異種材料間の接合における熱処理の効果を比較検討
した。その結果、従来技術にみられるような多結晶シリ
コン層と単結晶シリコン層との接合よりも、多結晶シリ
コン層とシリコン酸化膜との接合の方が熱処理後の接合
界面の状態や結合強度において優れていることがわかっ
た。そこで支持基板の接合面を従来の単結晶のシリコン
層であったものをシリコン酸化膜に変更した。これは、
支持基板の主表面上にシリコン酸化膜を形成することに
より実現する。よって、接合界面は緩衝層（多結晶シリ
コン層等）と支持基板上に形成されたシリコン酸化膜の
組み合わせとなる。
な材料を接合面とするとき、熱処理によってその接合強
度を増大させる方法が広く行なわれている。本発明で
は、この熱処理の効果に注目し、従来技術にみられるよ
うな異種材料間の接合における熱処理の効果を比較検討
した。その結果、従来技術にみられるような多結晶シリ
コン層と単結晶シリコン層との接合よりも、多結晶シリ
コン層とシリコン酸化膜との接合の方が熱処理後の接合
界面の状態や結合強度において優れていることがわかっ
た。そこで支持基板の接合面を従来の単結晶のシリコン
層であったものをシリコン酸化膜に変更した。これは、
支持基板の主表面上にシリコン酸化膜を形成することに
より実現する。よって、接合界面は緩衝層（多結晶シリ
コン層等）と支持基板上に形成されたシリコン酸化膜の
組み合わせとなる。
【００１８】支持基板に形成した酸化膜は、緩衝層と貼
り合わされた後熱処理が施される。この工程で１１００
℃程度の高温の雰囲気に置くと、酸化膜は軟化し流動性
をもつようになる。この結果、酸化膜と接する緩衝層の
接合面に残る数ｎｍの微小な凹凸は、酸化膜が流動し変
形することにより完全に埋め合わされる。これによりボ
イドの発生が抑制された完全な接合面を有する誘電体分
離基板が得られる。酸化膜としてＰＳＧ膜やＢＰＳＧ膜
等を用いることにより貼り合わせ後の熱処理温度を低く
することができる。
り合わされた後熱処理が施される。この工程で１１００
℃程度の高温の雰囲気に置くと、酸化膜は軟化し流動性
をもつようになる。この結果、酸化膜と接する緩衝層の
接合面に残る数ｎｍの微小な凹凸は、酸化膜が流動し変
形することにより完全に埋め合わされる。これによりボ
イドの発生が抑制された完全な接合面を有する誘電体分
離基板が得られる。酸化膜としてＰＳＧ膜やＢＰＳＧ膜
等を用いることにより貼り合わせ後の熱処理温度を低く
することができる。
【００１９】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｅ）は本発明の第１の実施例である
誘電体分離基板の製造方法を説明するための基板の断面
図である。
る。図１（ａ）〜（ｅ）は本発明の第１の実施例である
誘電体分離基板の製造方法を説明するための基板の断面
図である。
【００２０】まず図１（ａ）に示すように、４インチ
径、厚さ約５００μｍの単結晶シリコン基板１の一方の
主表面に深さ約７０μｍの分離用の溝２を形成したの
ち、溝２を含む全面に誘電体膜としてシリコン酸化膜３
を形成する。次にこの酸化膜３上に多結晶シリコン層４
を気相化学成長法（ＣＶＤ法）によって、約１００μｍ
の厚さに形成する。この工程における多結晶シリコン層
４は、少なくとも分離用の溝２を完全に埋めこむもので
ある必要がある。
径、厚さ約５００μｍの単結晶シリコン基板１の一方の
主表面に深さ約７０μｍの分離用の溝２を形成したの
ち、溝２を含む全面に誘電体膜としてシリコン酸化膜３
を形成する。次にこの酸化膜３上に多結晶シリコン層４
を気相化学成長法（ＣＶＤ法）によって、約１００μｍ
の厚さに形成する。この工程における多結晶シリコン層
４は、少なくとも分離用の溝２を完全に埋めこむもので
ある必要がある。
【００２１】次に図１（ｂ）に示すように、多結晶シリ
コン層４の表面を機械的研削を行い、続いてメカノケミ
カル研磨を行ってその表面を平滑化する。多結晶シリコ
ン層４の厚さは、この後に行う熱処理工程を経たあとの
誘電体分離基板の反りに大きく影響するため、後の工程
で素子領域となるシリコン基板１の上に３０〜５０μｍ
の程度の膜厚にとどめておくことが望ましい。次に、多
結晶シリコン層４の平滑面に緩衝層５として、例えば非
晶質シリコンをＣＶＤ法によって２〜３μｍ堆積させ
る。さらに緩衝層５の表面をメカノケミカル研磨で平滑
化し、その表面に残る微小な凹凸が１０ｎｍ以下になる
ようにする。こうして平滑化された緩衝層５の表面を接
合面とする。ここで本第１の実施例においては緩衝層に
非晶質シリコンを用いているが、多結晶シリコン層４よ
り結晶粒の細かい多結晶シリコン層またはシリコン酸化
膜を用いてもよい。
コン層４の表面を機械的研削を行い、続いてメカノケミ
カル研磨を行ってその表面を平滑化する。多結晶シリコ
ン層４の厚さは、この後に行う熱処理工程を経たあとの
誘電体分離基板の反りに大きく影響するため、後の工程
で素子領域となるシリコン基板１の上に３０〜５０μｍ
の程度の膜厚にとどめておくことが望ましい。次に、多
結晶シリコン層４の平滑面に緩衝層５として、例えば非
晶質シリコンをＣＶＤ法によって２〜３μｍ堆積させ
る。さらに緩衝層５の表面をメカノケミカル研磨で平滑
化し、その表面に残る微小な凹凸が１０ｎｍ以下になる
ようにする。こうして平滑化された緩衝層５の表面を接
合面とする。ここで本第１の実施例においては緩衝層に
非晶質シリコンを用いているが、多結晶シリコン層４よ
り結晶粒の細かい多結晶シリコン層またはシリコン酸化
膜を用いてもよい。
【００２２】次に図１（ｃ）に示すように、支持基板６
として４インチ径，厚さ約５００μｍの単結晶シリコン
基板を用意する。そして支持基板６を熱酸化してその表
面に酸化膜３Ａを約１μｍの厚さに形成する。次で酸化
膜３Ａの不要な部分を除去し、支持基板６の一方の主表
面に残した酸化膜３Ａを接合面とする。
として４インチ径，厚さ約５００μｍの単結晶シリコン
基板を用意する。そして支持基板６を熱酸化してその表
面に酸化膜３Ａを約１μｍの厚さに形成する。次で酸化
膜３Ａの不要な部分を除去し、支持基板６の一方の主表
面に残した酸化膜３Ａを接合面とする。
【００２３】次に図１（ｄ）に示すように、支持基板６
上の酸化膜３Ａと緩衝層５とを向かい合わせて接合す
る。この後、接合された基板を少くとも１１００℃の高
温下で約２時間熱処理を行う。この工程で接合界面の酸
化膜３Ａを軟化させる。そして、緩衝層５の接合面に残
る微小な凹凸をこの酸化膜３Ａの流動により完全に埋め
る。この熱処理により接合強度が増大し、ボイドの発生
のない完全な接合が実現される。
上の酸化膜３Ａと緩衝層５とを向かい合わせて接合す
る。この後、接合された基板を少くとも１１００℃の高
温下で約２時間熱処理を行う。この工程で接合界面の酸
化膜３Ａを軟化させる。そして、緩衝層５の接合面に残
る微小な凹凸をこの酸化膜３Ａの流動により完全に埋め
る。この熱処理により接合強度が増大し、ボイドの発生
のない完全な接合が実現される。
【００２４】最後に、図１（ｅ）に示すように、従来技
術の製造方法と同様のシリコン基板１の研磨の加工を行
い、シリコン酸化膜３により分離された島状の素子領域
を有する貼り合わせ構造の誘電体分離基板を完成させ
る。支持基板１に対する接着性は、酸化膜３Ａの熱酸化
条件や熱酸化膜形成方法にあまり依存しないため、任意
の熱酸化条件および熱酸化膜形成方法を適用することが
可能である。
術の製造方法と同様のシリコン基板１の研磨の加工を行
い、シリコン酸化膜３により分離された島状の素子領域
を有する貼り合わせ構造の誘電体分離基板を完成させ
る。支持基板１に対する接着性は、酸化膜３Ａの熱酸化
条件や熱酸化膜形成方法にあまり依存しないため、任意
の熱酸化条件および熱酸化膜形成方法を適用することが
可能である。
【００２５】なおこの酸化膜３Ａの膜厚は、約０．１μ
ｍより薄い場合熱処理時の流動が不十分となり接合界面
のボイドを完全になくすことが困難となる。また、約３
μｍより厚い場合は誘電体分離基板の反りが大きくなる
という問題がある。そこで、酸化膜３Ａの膜厚は、０．
５〜１μｍ程度にするのが望ましい。
ｍより薄い場合熱処理時の流動が不十分となり接合界面
のボイドを完全になくすことが困難となる。また、約３
μｍより厚い場合は誘電体分離基板の反りが大きくなる
という問題がある。そこで、酸化膜３Ａの膜厚は、０．
５〜１μｍ程度にするのが望ましい。
【００２６】図４は上記第１の実施例において、支持基
板接合後の熱処理温度をかえて実験を行った時の熱処理
温度とボイド面積（相対値）の関係を示した図である。
尚、この時の緩衝層には非晶質シリコンを用い、熱処理
時間は２時間とした。また、ボイド面積の測定にはＸ線
トポグラフを用いた。図４よりボイドは熱処理温度が高
くなるにつれて急激に減少し、１１００℃以上でほとん
ど発生しなくなることがわかる。これより、ボイドの発
生を完全に抑えるためには、接合後の熱処理温度は少く
とも１１００℃の高温で行う必要があることがわかる。
板接合後の熱処理温度をかえて実験を行った時の熱処理
温度とボイド面積（相対値）の関係を示した図である。
尚、この時の緩衝層には非晶質シリコンを用い、熱処理
時間は２時間とした。また、ボイド面積の測定にはＸ線
トポグラフを用いた。図４よりボイドは熱処理温度が高
くなるにつれて急激に減少し、１１００℃以上でほとん
ど発生しなくなることがわかる。これより、ボイドの発
生を完全に抑えるためには、接合後の熱処理温度は少く
とも１１００℃の高温で行う必要があることがわかる。
【００２７】図５は上記第１の実施例によって作られた
誘電体分離基板と、図２および図３の第１および第２の
従来例で作られた誘電体分離基板のボイド面積（相対
値）を比較したものである。なお、従来例と本実施例の
共通する条件として、多結晶シリコン膜厚は２０μｍ、
熱処理温度は１１００℃、熱処理時間は２時間とした。
図５より本実施例によってボイドの発生を完全になくす
ことが可能であることがわかる。
誘電体分離基板と、図２および図３の第１および第２の
従来例で作られた誘電体分離基板のボイド面積（相対
値）を比較したものである。なお、従来例と本実施例の
共通する条件として、多結晶シリコン膜厚は２０μｍ、
熱処理温度は１１００℃、熱処理時間は２時間とした。
図５より本実施例によってボイドの発生を完全になくす
ことが可能であることがわかる。
【００２８】次に第２の実施例について説明する。この
第２の実施例では図１（ｃ）で説明した支持基板６表面
に形成する酸化膜をＣＶＤ法により約１μｍの厚さに形
成するものである。そして図１（ａ），（ｂ）で説明し
た単結晶シリコン基板１上の緩衝層５をこのＣＶＤ法に
より形成した酸化膜と向かい合わせて接合し、以下第１
の実施例と同様に処理して誘電体分離基板を完成させ
る。
第２の実施例では図１（ｃ）で説明した支持基板６表面
に形成する酸化膜をＣＶＤ法により約１μｍの厚さに形
成するものである。そして図１（ａ），（ｂ）で説明し
た単結晶シリコン基板１上の緩衝層５をこのＣＶＤ法に
より形成した酸化膜と向かい合わせて接合し、以下第１
の実施例と同様に処理して誘電体分離基板を完成させ
る。
【００２９】この第２の実施例では、酸化膜を支持体に
堆積するので、支持体は単結晶シリコン基板に限定され
るものではなく、例えば平滑な主表面をもつ石英ガラス
基板や、シリコン以外の半導体基板を用いることができ
る。更に基板の一方の表面に堆積するので、他の面の酸
化膜を除去する第１の実施例に比べて工程を少なくでき
る利点がある。
堆積するので、支持体は単結晶シリコン基板に限定され
るものではなく、例えば平滑な主表面をもつ石英ガラス
基板や、シリコン以外の半導体基板を用いることができ
る。更に基板の一方の表面に堆積するので、他の面の酸
化膜を除去する第１の実施例に比べて工程を少なくでき
る利点がある。
【００３０】第３の実施例は図１（ｃ）で説明した支持
基板６に形成する酸化膜として、リンやホウ素を数モル
％含むＰＳＧ膜やＢＳＧ膜を用いる。ＰＳＧ膜やＢＳＧ
膜は軟化温度が７００〜８００℃と低いため、接合後の
熱処理温度を低くできる。このため、誘電体分離基板の
そりを小さくできるため、シリコン単結晶のスリップ発
生が抑制され、シリコン島に形成される半導体装置の特
性及び信頼性を向上させることができる。
基板６に形成する酸化膜として、リンやホウ素を数モル
％含むＰＳＧ膜やＢＳＧ膜を用いる。ＰＳＧ膜やＢＳＧ
膜は軟化温度が７００〜８００℃と低いため、接合後の
熱処理温度を低くできる。このため、誘電体分離基板の
そりを小さくできるため、シリコン単結晶のスリップ発
生が抑制され、シリコン島に形成される半導体装置の特
性及び信頼性を向上させることができる。
【００３１】
【発明の効果】以上説明したように本発明は、単結晶シ
リン基板に形成された分離用の溝を埋める多結晶シリコ
ン層上に緩衝層を設け、この緩衝層表面と支持基板上に
形成した酸化膜表面とを接合したのち熱処理することに
より、接合界面にボイドの発生しない完全な接合のなさ
れた誘電体分離基板を実現できる。この基板を用いるこ
とにより極めて信頼性の高い半導体装置を得ることが可
能となる。
リン基板に形成された分離用の溝を埋める多結晶シリコ
ン層上に緩衝層を設け、この緩衝層表面と支持基板上に
形成した酸化膜表面とを接合したのち熱処理することに
より、接合界面にボイドの発生しない完全な接合のなさ
れた誘電体分離基板を実現できる。この基板を用いるこ
とにより極めて信頼性の高い半導体装置を得ることが可
能となる。
【図１】本発明の第１の実施例を説明するための基板の
断面図。
断面図。
【図２】従来の誘電体分離基板の製造方法を説明するた
めの基板の断面図。
めの基板の断面図。
【図３】従来の他の誘電体分離基板の製造方法を説明す
るための基板の断面図。
るための基板の断面図。
【図４】基板接合後の熱処理温度とボイド面積との関係
を示す図。
を示す図。
【図５】実施例及び従来例のボイド面積を示す図。
１ 単結晶シリコン基板 ２ 溝 ３，３Ａ〜３Ｃ シリコン酸化膜 ４，４Ａ，４Ｂ 多結晶シリコン層 ５ 緩衝層 ６ 支持基板 １３ 酸化膜
Claims (6)
- 【請求項１】 支持基板と、前記支持基板の主表面に形
成された酸化膜と、前記酸化膜の上に接合された緩衝層
と、前記緩衝層上に積層された多結晶シリコン層と、前
記多結晶シリコン層上に誘電体膜を介して形成されかつ
誘電体膜によって相互に絶縁分離された複数の単結晶シ
リコン島とを含むことを特徴とする誘電体分離基板。 - 【請求項２】 前記緩衝層は多結晶シリコン層，非晶質
シリコン層，シリコン酸化物層のいずれかである請求項
１記載の誘電体分離基板。 - 【請求項３】 前記酸化膜は熱酸化による酸化膜または
ＣＶＤ法により形成された酸化膜または不純物が導入さ
れた酸化膜である請求項１記載の誘電体分離基板。 - 【請求項４】 不純物はリン（Ｐ）またはホウ素（Ｂ）
である請求項３記載の誘電体分離基板。 - 【請求項５】 単結晶シリコン基板の一方の主表面に分
離用の溝を形成したのち該溝を含む全面に誘電体膜を形
成する工程と、少なくとも前記溝が埋まるまで前記誘電
体膜上に多結晶シリコン層を堆積させる工程と、前記多
結晶シリコン層を研磨して平滑な表面を形成したのち該
表面上に緩衝層を形成する工程と、前記緩衝層を研磨し
て平滑な表面を形成する工程と、支持基板の表面に酸化
膜を形成する工程と、平滑化された前記緩衝層の表面と
前記支持基板の一方の主表面上に形成された前記酸化膜
の表面とをそれぞれ接合面として接合したのち熱処理を
行う工程と、接合された前記単結晶シリコン基板の他方
の主表面を研磨し前記溝底面の前記誘電体膜を露出させ
前記誘電体膜により絶縁分離された複数の単結晶シリコ
ン島を形成する工程とを含むことを特徴とする誘電体分
離基板の製造方法。 - 【請求項６】 熱処理により前記酸化膜を軟化し流動さ
せ前記緩衝層に残る微小な凹凸を埋める工程を含む請求
項５記載の誘電体分離基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053435A JPH07263541A (ja) | 1994-03-24 | 1994-03-24 | 誘電体分離基板およびその製造方法 |
| US08/408,959 US5773352A (en) | 1994-03-24 | 1995-03-23 | Fabrication process of bonded total dielectric isolation substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6053435A JPH07263541A (ja) | 1994-03-24 | 1994-03-24 | 誘電体分離基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07263541A true JPH07263541A (ja) | 1995-10-13 |
Family
ID=12942775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6053435A Pending JPH07263541A (ja) | 1994-03-24 | 1994-03-24 | 誘電体分離基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5773352A (ja) |
| JP (1) | JPH07263541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503942A (ja) * | 2000-06-16 | 2004-02-05 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製造方法及び該方法によって得られた基板 |
| WO2010109712A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 半導体装置用の絶縁基板、及び、半導体装置 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383849B1 (en) * | 1996-06-29 | 2002-05-07 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR100218347B1 (ko) * | 1996-12-24 | 1999-09-01 | 구본준 | 반도체기판 및 그 제조방법 |
| DE19741971A1 (de) * | 1997-09-23 | 1999-04-01 | Siemens Ag | Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate |
| US6027956A (en) * | 1998-02-05 | 2000-02-22 | Integration Associates, Inc. | Process for producing planar dielectrically isolated high speed pin photodiode |
| US6548878B1 (en) | 1998-02-05 | 2003-04-15 | Integration Associates, Inc. | Method for producing a thin distributed photodiode structure |
| US6458619B1 (en) | 1998-02-05 | 2002-10-01 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode with improved capacitance |
| US6303967B1 (en) | 1998-02-05 | 2001-10-16 | Integration Associates, Inc. | Process for producing an isolated planar high speed pin photodiode |
| US6753586B1 (en) | 1998-03-09 | 2004-06-22 | Integration Associates Inc. | Distributed photodiode structure having majority dopant gradient and method for making same |
| US6815774B1 (en) * | 1998-10-29 | 2004-11-09 | Mitsubishi Materials Silicon Corporation | Dielectrically separated wafer and method of the same |
| US6690078B1 (en) | 1999-08-05 | 2004-02-10 | Integration Associates, Inc. | Shielded planar dielectrically isolated high speed pin photodiode and method for producing same |
| US6524890B2 (en) | 1999-11-17 | 2003-02-25 | Denso Corporation | Method for manufacturing semiconductor device having element isolation structure |
| US6303469B1 (en) * | 2000-06-07 | 2001-10-16 | Micron Technology, Inc. | Thin microelectronic substrates and methods of manufacture |
| US6613652B2 (en) * | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
| KR100854077B1 (ko) * | 2002-05-28 | 2008-08-25 | 페어차일드코리아반도체 주식회사 | 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법 |
| US6888223B2 (en) * | 2003-04-01 | 2005-05-03 | International Business Machines Corporation | Use of photoresist in substrate vias during backside grind |
| US7067387B2 (en) * | 2003-08-28 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing dielectric isolated silicon structure |
| JP6437404B2 (ja) * | 2015-09-09 | 2018-12-12 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
| CN114823843A (zh) * | 2021-04-14 | 2022-07-29 | 黑龙江大学 | 一种全介质隔离硅磁敏三极管制作工艺 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334483A (en) * | 1977-09-09 | 1978-03-31 | Hitachi Ltd | Substrate for semiconductor integrating circuit |
| JPH03201548A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Soken Inc | 誘電体分離型半導体基板の製造方法 |
| JPH03265153A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 誘電体分離基板およびこれを用いた半導体集積回路装置 |
| JPH06151572A (ja) * | 1992-11-05 | 1994-05-31 | Hitachi Ltd | 誘電体分離基板及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3689357A (en) * | 1970-12-10 | 1972-09-05 | Gen Motors Corp | Glass-polysilicon dielectric isolation |
| JPH0636407B2 (ja) * | 1988-11-05 | 1994-05-11 | 信越半導体株式会社 | 半導体ウエーハ接合方法 |
| JPH0719839B2 (ja) * | 1989-10-18 | 1995-03-06 | 株式会社東芝 | 半導体基板の製造方法 |
| JPH07112007B2 (ja) * | 1990-02-28 | 1995-11-29 | 株式会社日立製作所 | 誘電体分離基板およびその製造方法 |
| JPH04266047A (ja) * | 1991-02-20 | 1992-09-22 | Fujitsu Ltd | 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置 |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
| JP3033655B2 (ja) * | 1993-09-28 | 2000-04-17 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1994
- 1994-03-24 JP JP6053435A patent/JPH07263541A/ja active Pending
-
1995
- 1995-03-23 US US08/408,959 patent/US5773352A/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5334483A (en) * | 1977-09-09 | 1978-03-31 | Hitachi Ltd | Substrate for semiconductor integrating circuit |
| JPH03201548A (ja) * | 1989-12-28 | 1991-09-03 | Nippon Soken Inc | 誘電体分離型半導体基板の製造方法 |
| JPH03265153A (ja) * | 1990-03-14 | 1991-11-26 | Hitachi Ltd | 誘電体分離基板およびこれを用いた半導体集積回路装置 |
| JPH06151572A (ja) * | 1992-11-05 | 1994-05-31 | Hitachi Ltd | 誘電体分離基板及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004503942A (ja) * | 2000-06-16 | 2004-02-05 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製造方法及び該方法によって得られた基板 |
| JP2012099848A (ja) * | 2000-06-16 | 2012-05-24 | Soitec | 基板製造方法及び該方法によって得られた基板 |
| WO2010109712A1 (ja) * | 2009-03-25 | 2010-09-30 | シャープ株式会社 | 半導体装置用の絶縁基板、及び、半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5773352A (en) | 1998-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263541A (ja) | 誘電体分離基板およびその製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH1167896A (ja) | 半導体基板の製造方法 | |
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JP2699359B2 (ja) | 半導体基板の製造方法 | |
| JPH05235007A (ja) | 半導体基板の製造方法 | |
| JP2541884B2 (ja) | 誘電体分離基板の製造方法 | |
| JPH0888272A (ja) | 半導体集積回路用基板の製造方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3488927B2 (ja) | 誘電体分離基板及びその製造方法 | |
| JP2766417B2 (ja) | 貼り合わせ誘電体分離ウェーハの製造方法 | |
| JP2678218B2 (ja) | 貼りあわせ基体とその製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3099446B2 (ja) | 誘電体分離領域を有する半導体基板 | |
| JPH08236615A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JP2681420B2 (ja) | 誘電体基板の製造方法 | |
| JPS61144036A (ja) | 半導体装置およびその製造方法 | |
| JPH03252154A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS6248040A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3614927B2 (ja) | 張り合わせ半導体基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980127 |