JPH07256148A - 遠心機に於けるロータの過回転防止制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、最高許容回転数が異なる種々のロ
ータが装着される遠心機に関するものであり、その目的
は、夫々のロータから読み取った最高許容回転数を示す
情報に対応してロータの過回転を防止可能なハードウェ
ア装置による高信頼なロータの過回転防止制御装置を提
供することである。 【構成】 マイクロコンピュータ１によりロータ２０の
最高許容回転数ＮＭＡＸを判別し、この許容回転数ＮＭ
ＡＸに対応した基準電圧を基準電圧設定器１４と、ロー
タ２０の回転信号２８の周波数に比例した電圧を出力す
る回転数電圧変換器１５とこれらの電圧出力を比較する
比較器１７と、この比較器１７の信号出力によりロータ
２０を回転駆動するモータ２１の回転駆動制御部２２の
動作を停止させる駆動停止回路２４で構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は最高許容回転数が異なる
種々のロータがセット可能な遠心機に於て、夫々のロー
タに固有に定められた最高許容回転に対応してロータの
過回転を防止するための制御装置に関するものである。

【０００２】

【従来の技術】遠心機に於ては周知の通りロータを回転
駆動するモータの制御装置或いはこのモータの制御装置
に速度指令を与えるマイクロコンピュータ等に何らかの
異常が発生し、ロータがそれ固有の機械的強度により制
限される最高許容回転を超えて回転する過回転状態に陥
ると、ロータの破損、破壊に至り、重篤な事故を引き起
こす恐れがあり、従来から過回転防止に関する種々の発
明がなされてきた。そしてそれらは、遠心機にセットさ
れるロータの最高許容回転数はロータの種類により異な
り過回転数を一律の値に固定することができないため、
過回転の判断はもっぱらマイクロコンピュータによる判
断処理に依存するものである。

【０００３】すなわち、従来の遠心機に於けるロータの
過回転防止装置は、ロータの回転信号をマイクロコンピ
ュータに入力し、マイクロコンピュータがあらかじめ定
められた手順に従いソフトウェア処理を行ない、ロータ
の回転に伴い出力されるパルス信号の周期或いは単位時
間当たりに到来するパルス信号の数を演算処理しロータ
の現在の回転数を計測してメモリに記憶格納し、この計
測結果に基づきロータを回転駆動するモータの回転数制
御部に所定の回転数目標を維持するための指令を出力し
モータを所望の回転数に制御管理する一方、ロータから
得られる種類を示すｉＤ値からロータの最高許容回転数
をメモリに記憶格納してあるテーブル等から割り出し、
ロータの上記最高許容回転数とメモリに格納記憶してお
いた現在の回転を比較演算し、計測した現在の回転数が
最高許容回転数を超えていれば過回転と判断しモータの
回転駆動を停止する指令を回転制御部に出力し、モータ
を停止させるようにしていた。

【０００４】

【発明が解決しようとする課題】従って、従来のこの種
のロータの過回転装置は、マイクロコンピュータの演算
処理により、現在のロータの回転数をディジタル信号を
基に比較的正確に計測し、この計測結果と最高許容回転
数とを比較することにより過回転と判断し、モータの回
転を停止させる機能構成にはなっているが、モータが高
速回転するに伴い増加するモータへエネルギを給電制御
するスイッチング素子等から発生する電気的ノイズによ
りマクロコンピュータの暴走を惹起し、或いはモータを
高速回転に精密に制御する複雑なソフトウェアの判断処
理手順の中に潜む極めて気づきにくいソフトウェアの不
具合等により、ロータが過回転状態にあるにもかかわら
ず過回転状態と判断されない状況が想定され、例え複数
個のマイクロコンピュータを用い互いの過回転の判断結
果を照合するものに於てもソフトウェア処理に依存する
限り、ロータの過回転を完全・確実には防止できない恐
れを内在するものであった。

【０００５】本発明は上記した従来技術の欠点を排除す
るためになされたものであり、本発明の一つの目的は、
マイクロコンピュータがロータｉＤを読み取り最高許容
回転数を判別するものに於て、ソフトウェア処理により
過回転状態を判断するものではなく、ハードウェア装置
によりロータの過回転を検知し、モータの回転駆動を停
止させることが可能な高信頼なロータの過回転防止制御
装置を提供することにある。

【０００６】本発明の他の目的は、ハードウェア装置に
よるロータの過回転の検知に先立ち、事前に過回転検知
回路の校正を実施できる、高精度な過回転の検知を実現
したロータの過回転防止制御装置を提供することにあ
る。

【０００７】本発明の他の目的は、ロータの回転数が低
い所定値以上の回転領域では、マイクロコンピュータが
ロータの最高許容回転数に対応した基準信号の設定変更
をハードウェアにより禁止した、マイクロコンピュータ
の暴走に対して防護可能なロータの過回転防止制御装置
を提供することにある。

【０００８】本発明の更なる他の目的は、ロータの高速
回転中に電源電圧低下、瞬時停電等によりロータの最高
許容回転数に対応した基準信号の設定が喪失した場合で
も、マイクロコンピュータが基準信号の再設定を可能に
し、遠心機の運転が継続できる使い勝手の良いロータの
過回転防止制御装置を提供することにある。

【０００９】

【課題を解決するための手段】上記目的は、マイクロコ
ンピュータによりロータの最高許容回転数を判別し、マ
イクロコンピュータがこの最高許容回転数に対応した基
準電圧を出力する基準電圧設定器と、ロータの回転信号
の周波数に比例した電圧を出力するＦ／Ｖ変換器と、上
記２つの出力電圧の大小を比較する比較器とこの比較器
の信号出力によりロータを回転駆動するモータの回転駆
動制御部の動作を停止させる駆動停止回路を設けること
により達成される。

【００１０】また、上記目的は、上述の手段に加え、上
記Ｆ／Ｖ変換器の信号入力に切換回路を設け、マイクロ
コンピュータにより周波数の変更が可能な発振器の信号
出力と切り換えを可能とし、マイクロコンピュータに上
記比較器の出力信号をマイクロコンピュータに入力する
状態入力線を設けることにより達成される。

【００１１】また、上記目的は、上述の手段に加え、ロ
ータの回転数が低い所定の状態を超えると信号を出力す
るロータ回転検知回路と、この回路の信号出力によりマ
イクロコンピュータが上記基準電圧設定器の設定を変更
するのを禁止するゲート回路を設け、上記切換回路は上
記ロータ回転検知回路の信号出力により上記Ｆ／Ｖ変換
器の信号入力としてロータの回転信号の方を選択するこ
とにより達成される。更に上記目的は、上記マイクロコ
ンピュータをリスタートする信号にトリガされて動作す
るタイマと、このタイマの信号出力及び上記ロータ回転
検知回路の信号出力を入力信号として、信号出力は上記
ゲート回路及び切換回路に接続されるオア回路と、マイ
クロコンピュータが基準電圧設定器に設定した情報を記
憶保持するメモリを設けることにより達成される。

【００１２】

【作用】上記のように構成された遠心機に於けるロータ
の過回転防止制御装置は、ロータの回転数が異常に上昇
して過回転回転数になると、Ｆ／Ｖ変換器の出力電圧は
基準電圧設定器の基準電圧を超えるため、比較器から信
号が出力され、この比較器の信号出力により駆動停止回
路がトリガされて動作し、ロータを回転駆動するモータ
の回転駆動制御部の動作を停止するように動作する。

【００１３】また、本制御装置は、マイクロコンピュー
タからロータの最高許容回転数に等しい周波数の疑似回
転信号を発振器からＦ／Ｖ変換器に出力し、一方比較器
の出力端の信号出力を監視しながら基準電圧設定器の基
準電圧を微調整し、比較器の出力信号が反転する時の電
圧を基準電圧とするように動作する。

【００１４】また、本制御装置は、ロータの回転数が低
い所定値以上の回転数になると、ロータ回転検知回路か
ら信号が出力され、Ｆ／Ｖ変換器の信号入力は切換回路
により接続先はロータの回転信号となり、かつマイクロ
コンピュータによる基準電圧設定器への設定変更がゲー
ト回路の動作により禁止されるように動作する。

【００１５】また、本制御装置は、ロータが高速回転中
に基準電圧設定器の設定内容が喪失するような一時変動
が電源に起きマイクロコンピュータにリスタート信号が
発生すると、タイマがトリガされて所定時間オア回路に
信号を出力し、この所定時間内にマイクロコンピュータ
がメモリから以前に記憶格納した基準電圧設定情報を読
み出し、基準電圧設定器に基準電圧を再度設定すること
により、ロータの回転駆動を継続するように動作する。

【００１６】

【実施例】本発明の具体的実施例を以下図面に就き詳細
に説明する。本発明の具体的実施例となるブロック回路
図で示す図１に於て、構成について説明すると、１はマ
イクロコンピュータ（以下ＣＰＵと略記する）２はＣＰ
Ｕ１のあらかじめ定められた処理手順が書き込まれてい
るＲＯＭ、３は電池等のバックアップ手段４により記憶
内容が保持されるメモリとなるＲＡＭ１２はプログラマ
ブルタイマカウンタ（以下Ｔ／Ｃと略記する）であり、
５はＲＯＭ２，ＲＯＭ３、Ｔ／Ｃ１２とＣＰＵ１間で情
報を交換するためのＣＰＵ１のＡＤ０で示すアドレス・
データバス等のコントロールバスラインであり、６はＣ
ＰＵ１によりコントロールされるｕＰＤ８２５３等のプ
ログラマブルタイマカウンタ（以下Ｔ／Ｃと略記す
る）、７はＣＰＵ１の中端子、Ｔ／Ｃ１２のＣＬＫ端子
及びＴ／Ｃ６のＣＬＫ端子にクロックを出力するオシレ
ータであり、ＣＰＵ１のＡＤ１ラインとＴ／Ｃ６のＡＤ
ラインはアドレス・データバス等のコントロールバスラ
イン８で接続されており、更にＣＰＵ１のＣＳ端子から
Ｔ／Ｃ６のＣＳ端子へは、チップセレクト信号が論理
「０」のコントロール入力で出力イネーブルとなるスリ
ーステートゲート回路９を介して出力される。Ｔ／Ｃ６
内には１０、１１で示すように独立したタイマカウンタ
Ｔ₀、Ｔ₁が２組内蔵されておりこれらはＣＰＵ１から夫
々コントロールされ、Ｔ₀の出力端子Ｏ₀からは周波数−
電圧変換器１３（以下Ｆ／Ｖと略記する）に信号が出力
されており基準電圧設定器を１４で示す。発振器となる
マイクロコンピュータ１により周波数の指示設定が可能
なＴ／ＣのＴ₁からは出力端子Ｏ₁を介して回転数電圧変
換器となる周波数−電圧変換器Ｆ／Ｖ１５に論理「０」
のコントロール入力で出力イネーブルとなるスリーステ
ートゲート１６を介して信号が出力されており、これら
のＦ／Ｖ１３、Ｆ／Ｖ１５の電圧出力は比較器１７に出
力されて比較され、比較器１７の信号出力はその立上が
りエッジで動作するフリップフロップ１８（以下Ｆ／Ｆ
と略記する）のＣＫ端子に入力され、Ｆ／Ｆ１８の信号
出力Ｑ端子からはドライブ電源回路１９に制御信号が出
力され、この制御信号によりロータ２０に直結されたモ
ータ２１の回転駆動制御部２２に停止出力２３が出力さ
れるようになっており、駆動停止回路を２４で示す。ま
た一方比較器１７の信号出力はＣＰＵ１がその信号状態
をチェックできるよう状態入力線４７によりＣＰＵ１の
Ｐ０端子に入力されている。ドライブ電源回路１９の停
止出力２３は回転駆動制御部２２内のスイッチング素
子、例えばｉＧＢＴのオン・オフを制御するゲートをド
ライブする電源を入・切するものであるか或いはモータ
２１にｉＧＢＴを介して接続されている駆動電源そのも
のを入・切するものであっても良い。図１では回転駆動
制御部２２は２３のｉＧＢＴ回路２２ａ、２２ｂ、２２
ｃを３組組合わせたパワーブリッジを例示しており、２
５は回転数駆動部２２にｉＧＢＴのゲートのオン・オフ
信号等を出力する制御ラインであり、回転数駆動部２２
はＣＰＵ１によりコントロールされている。従って、Ｆ
／Ｖ１３の電圧出力に対してＦ／Ｖ１５の電圧出力が超
えるとＦ／Ｆ１８が比較器１７の信号出力によりトリガ
され、以後ドライブ電源回路の電源が入から切へ切り換
わり、ＣＰＵ１の制御ライン２５の指令内容にかかわら
ず回転駆動制御部２２は停止出力２３によりモータ２１
の回転駆動が停止される。ＣＰＵ１のＡ０、Ａ１、Ａ２
端子はＣＰＵ１のＡＤ変換入力端子であり、夫々Ｆ／Ｖ
１４、Ｆ／Ｖ１５、停止出力２３の信号出力状態がチェ
ックできるよう入力されている。

【００１７】２６はロータ２０の回転信号を検出するホ
ール素子等の回転センサであり、一例として図２のロー
タ２の回転信号の検出の構成においてロータ２０の底面
に同一周上に埋め込んだマグネットピース２７がロータ
２０の回転に伴い回転センサ２６を通過するのを検出す
るものであり、ロータ２０の底面には、Ｓ極及びＮ極を
回転センサ２６に向けカウンタバランスを取る位置に２
７Ｓａ、２７Ｓｂ、２７Ｎａ，２７Ｎｂで示すように角
度θをつけてマグネットピースが配置してあり図３に示
すように、回転センサ２６はロータ２０の１回転に於て
マグネットピース２７Ｓａ、２７ＳＢに基づく信号出力
２８を出力し、この信号出力はＣＰＵ１のＲＰＧ入力端
子及び分周器２９に入力される。分周器２９からは１／
２分周信号３０がスリーステートゲート３１とＦ／Ｖ３
２に出力され、Ｆ／Ｖ３２の周波数−電圧変換出力は比
較器３３に於て基準電圧３４と比較され論理「０」の論
理和を取る論理和回路３５に出力されており、３９でロ
ータ回転検知回路を示す。また分周器２９からは、１／
２分周信号３０が論理「１」のコントロール入力で出力
イネーブルとなるスリーステートゲート３６に出力され
ており、該ゲート３６の出力は前述のスリーステートゲ
ート１６の出力と接続されＦ／Ｖ１５に出力されてお
り、３７で切換回路を示す。ＣＰＵ１のＰ１端子からは
論理「０」のコントロール入力で出力イネーブルとなる
スリーステートゲート３８を介してＦ／Ｆ１８のクリア
端子ＣＬＲに出力されており、論理和回路３５の出力端
は、スリーステートゲート９、１６、３６、３８の夫々
のコントロール入力及びＣＰＵ１のＰ２端子で示す入力
に接続されている。４０はＣＰＵ１、Ｔ／Ｃ６その他の
上述の機能ブロックに電源を供給する電源ＶＣＣ４１、
ＧＮＤ４２の電圧を監視するリセット回路であり、その
出力端からはリスタート信号がリスタート信号線４３に
よりＣＰＵ１のリセット端子ＲＥＳ及びこのリスタート
信号の立上がりでトリガされ所定の時間の論理「０」の
限時信号を出力するタイマとなるワンショト４４に出力
されておりその出力端は論理和回路３５の入力端に接続
されている。図３に於てタイマカウンタＴ₂ １２は、上
述の信号出力２８に於てロータ２０の１回転中のマグネ
ットピース２７Ｓａ、２７Ｓｂに基づく信号の間隔ｔ０
及びｔθを測定するためのものである。

【００１８】次に上記の構成になる本発明の動作につい
て更に図４及び図５を参照しながら説明すると、図４の
ＲＯＭ２にあらかじめ書き込まれているＣＰＵ１の処理
手順を示すフローに於て、電源ＶＣＣ４１とＧＮＤ４２
間の電圧が上昇し図１で示す各機能ブロックが正常に動
作可能な電圧に達するとリセット回路４０からリスター
ト信号線４３を介してＣＰＵ１１のＲＥＳ端子にそれま
での「０」から「１」状態に反転するリスタート信号が
出力され、ＣＰＵ１は動作を開始し、リスタート１００
で始まる位置から処理を開始する。判断１０１によりＣ
ＰＵ１１のＲＰＧ端子に入力される信号出力２８の変化
からロータ２０の回転、停止状態を判断し、今例えば停
止中であると判断すると処理１０２の処理を実行し、後
述する回転中の電源遮断再復帰に備えて回転中フラグを
「０」にクリアし、処理１０３に於て、ＣＰＵ１のＰ１
端子から「０」を出力し、Ｆ／Ｆ１８のＣＬＲ端子をク
リア状態に保持する。この処理は後述のＦ／Ｖ１４、１
５の校正時にＦ／Ｆ１８が比較器１７の信号出力により
ドライブ電源回路１９に信号を出力し駆動停止回路２４
が動作するのを防止するために実行する。処理１０４に
於て、図５で示すロータの回転数の時間経過を示す曲線
に於て、ロータ２０のｉＤを読み取り、Ｆ／Ｖ１４、１
５比較器１７の校正及び、駆動停止回路２４の動作を確
認する領域Ｉの回転数にするため、ＣＰＵ１から回転駆
動制御部２２に定回転数制御の指令が出力される。処置
１０５のロータ２０のｉＤ読み取り処理は、図３に示す
ようにＣＰＵ１１のＲＰＧ端子に入力される信号出力２
８のロータ２０の１回転ｔ０時間すなわちマグネットピ
ース２７Ｓａの到来する時間間隔のうちの２７Ｓａと２
７Ｓｂの時間間隔ｔθをＴ／Ｃ１２が、時間間隔ｔ０及
びｔθ期間中にオシレータ７からＣＬＫ端子に入力され
る発振出力パルス数をカウントすることにより計測し、
図２に示すマグネットピース２７Ｓａと２７Ｓｂのなす
角度θを測定し、ロータ２０の種類すなわちｉＤを特定
しこれによりロータ２０の最高許容回転数を判別し、処
理１０６に於て、Ｔ／Ｃ６のタイマＴ₁１１から上記許
容回転数に対応する周波数ｆＭＡＸがＯ₁端子からスリ
ーステートゲート１６を介してＦ／Ｖ１５に出力する。
なおこの場合、周波数ｆＭＡＸの値はロータ２０が最高
許容回転数で回転する場合の回転センサ２６の信号出力
２８の１／２分周信号３０の周波数になるように設定す
る。処理１０７はＦ／Ｖ１５の動作を確認する工程であ
り、あらかじめ設定されている周波数−電圧変換の倍率
との食い違いが許容誤差以内であることを確認するた
め、ＣＰＵ１１のＡ₁ アナログ入力端子から電圧を読み
込む。処理１０８以下は、Ｆ／Ｖ１３の動作確認及び比
較器１７を校正する工程であり、Ｆ／Ｖ１３はＦ／Ｖ１
５と同一の周波数−電圧の変換倍率に設定してあり、処
理１０８ではまずＴ₀ １０から例えばｆＭＡＸの約０．
８倍の周波数をＦ／Ｖ１３に出力し、この状態に於て、
処理１０９でＦ／Ｖ１３の変換倍率が許容誤差以内であ
ることをＣＰＵ１１のＡ₀ アナログ入力端子から電圧を
読み込み確認し、つぎに処理１１０、１１１に於てＴ₀
１０から出力する周波数を徐々に上昇させ、この時この
比較器１７の入力に於てＦ／Ｖ１５の入力周波数ｆＭＡ
Ｘに対応した電圧出力にする入力がＦ／Ｖ１３の入力よ
りも大きくなり、比較器１７の出力がそれまでの「１」
から「０」に反転する周波数ｆ₀ を求めＲＡＭ３に記憶
する。なお、ここで明らかなように、Ｆ／Ｖ１３、Ｆ／
Ｖ１５の周波数−電圧変換倍率が同一で、比較器１７が
理想的にオフセット電圧が０であるならば、ｆＭＡＸと
ｆ₀ は一致するが、使用部品の特性のバラツキ、性能等
により実際には、わずかに異なった値となる。処理１１
２以下は、過回転防止制御装置９９の駆動停止回路２４
までを含めた動作確認処理であり、Ｔ／Ｃ６のＴ₀ １０
からは周波数ｆ₀を出力させておき、処理１１２に於
て、一担Ｔθ の発振出力を止め、処理１１３ではＣＰ
Ｕ１のＰ１出力端子からＦ／Ｆ１８のクリア端子にクリ
ア解除信号「１」を出力し、比較器１７の信号出力によ
るＦ／Ｆ１８の動作を可能とし、処理１１４でＴ／Ｃ６
のＴ₁１１の出力周波数を徐々に上昇させてゆき、処理
１１５ではＴ₁ １１の出力周波数がｆＭＡＸ付近で比較
器１７に入力される電圧に関しＴ／Ｃ６のＴ₀１０の周
波数ｆ₀によるＦ／Ｖ１３の出力電圧に対しＴ／ＣのＴ₁
１１の周波数ｆＭＡＸによるＦ／Ｖ１５の出力電圧が
上回り、比較器１７の出力はそれまでの論理「０」から
「１」に反転し、Ｆ／Ｆ１８がトリガされ更にそのＱ出
力端がそれまでの論理「０」から「１」に反転し、ドラ
イブ電源回路１９から停止出力２３が出力されるのをＣ
ＰＵ１のアナログ入力端子Ａ２の電圧が０になることに
より確認すると共に、図５の矢印Ｂで示すように、回転
制御駆動部２２は停止出力２３により、ＣＰＵ１が制御
ライン２５から領域Ｉの定回転数制御指令を出力してい
るにもかかわらず動作を停止し、ロータ２０の回転数が
低下することを確認する。すなわちＣＰＵ１はＲＰＧ端
子から得られる回転センサ２６の信号出力２８をＴ／Ｃ
１２で時間各ｔ₀ 期間中にオシレータ７からＣＬＫ端子
に入力される発振出力パルス数をカウントすること等に
よりロータ２０の回転数を常時計測しているので検出で
き、過回転防止制御装置９９の駆動停止回路２４による
回転駆動制御部２２の動作停止を事前に確認する。処理
１１６に於ては停止出力２３を解除するため、Ｔ／Ｃ６
のＴ₁ １１の発振出力を０にすると共に、Ｆ／Ｆ１８の
ＣＬＲ端子をＣＰＵ１のＰ１端子からの信号出力により
リセットするものである。

【００１９】処理１１７以降は領域ＩＩの回転制御を行
ない、ＣＰＵ１が基準電圧設定器１４の設定変更が禁止
されること及びＦ／Ｖ１５に回転センサ２６の信号出力
２８が入力されることを確認する工程であり、処理１１
７に於てロータ２０の回転数を徐々に上昇させ、ＣＰＵ
１は処理１１８であらかじめ定められている低い回転数
ＮＯ付近でＰ₂ 端子入力がそれまでの論理「０」から
「１」に反転するのを確認する。すなわち、信号出力２
８の周波数の上昇に伴い、分周信号３０の周波数も対応
して上昇し、ロータ回転検知回路３９に於て、Ｆ／Ｖ３
２の出力電圧が増加し、比較器３３の基準電圧３４を超
えると比較器３３の出力論理はそれまでの「０」から
「１」に反転し、このときワンショット４４の出力論理
は「１」であるため論理和回路３５の出力論理も「１」
になり、ＣＰＵ１のＰ₂ 端子の入力論理も「１」に反転
する。処理１１９では、この論理の反転に伴う切換回路
３７の動作を確認する工程であり、Ｆ／Ｖ１５の信号入
力源は、スリーステートゲート１６がディスエーブルと
なり一方スリーステートゲート３６がイネーブルとなる
からこれまでのＴ／Ｃ６のＯ₁の出力から分周器２９の
出力に切り換わり、Ｆ／Ｖ１５はロータ２０の回転信号
が入力され、従ってＣＰＵ１のアナログ入力端子Ａ₁か
らＣＰＵ１が、ＲＰＧ端子から上述の方法で計測した回
転数に対応したＦ／Ｖ１５の電圧出力が得られているか
を確認する。更に、ゲート回路９がディスエーブル状態
になり、この時Ｔ／Ｃ６のＴ₀ １０からＦ／Ｖ１３に出
力されている周波数ｆ₀ がＣＰＵ１から変更できないこ
とを確認するため、ＣＰＵ１から例えば周波数ｆ₀ の半
分の周波数にする設定変更をＣＰＵ１からＴ／Ｃ６に実
行しても、依然としてＣＰＵ１のアナログ端子Ａ₀ から
入力されるＦ／Ｖ１３の出力電圧は周波数ｆ₀に基づく
電圧であり、設定変更が禁止されていることを確認す
る。

【００２０】更にもし必要であれば、Ｆ／Ｆ１８のクリ
ア端子に対してスリーステートゲート３８がディスエー
ブル状態にあるのを、該出力をＣＰＵ１のＰ３入力端子
に接続し、Ｆ／Ｆ１８のクリア端子の論理状態が検知で
きるようにしておき、ＣＰＵ１がＰ１端子から出力論理
を変更してもＣＰＵ１のＰ₃入力端子の論理は「１」の
状態のままであることを確認できるようにすることも可
能である。処理１２０に於てはＲＡＭ３に回転中フラグ
「１」を書き込み、周波数ｆ₀ は校正されたロータ２０
の最高許容回転数に対応した基準周波数であること及び
目標制御回転数はＮ₁ であることを保証する。処理１２
１は、領域ＩＩＩのロータ２０の回転数制御を行なう領
域であり、この状態では過回転防止制御装置９９はアク
ティブな状態にあり、目標設定回転数Ｎ₁ までロータ２
０を加速し、以後整定状態を維持する。この過程に於
て、何らかのトラブル、故障によりロータ２０の回転数
がロータ２０の最高許容回転数が、図５のＡ部で示すＮ
ＭＡＸに上昇する異常が発生すると、上述の説明の通り
Ｔ／Ｃ６のＴ₀１０によりＯ₀から出力されている周波数
ｆ₀ に基づくＦ／Ｖ１３の出力電圧に対してＮＭＡＸに
基づく出力信号２８の分周器２９による分周信号３０の
周波数によるＦ／Ｖ１５の出力電圧が比較器１７により
比較されその出力論理が「１」となり、駆動停止回路２
４が動作して回転駆動制御部２２によるモータ２１の回
転駆動は停止される。

【００２１】次に図５の領域ＩＶで示すように遠心機が
目標回転数をＮ₁ として運転中に瞬時停電、電源電圧降
下等により過回転防止制御装置９９の電源４１が一度０
もしくは低下し再び正常な電圧に復帰する外乱が発生す
ると、回転駆動制御部２２のモータ２１への給電が停止
するためロータ２０の回転数は自然降下し、Ｔ／Ｃ６の
Ｔ₀１０からの周波数ｆ₀に発振される設定も喪失する。
この時、リセット回路４０からスタート信号線４３にリ
スタート信号が出力され、ＣＰＵ１はリスタート動作に
より動作を開始し、再びリスタート１００で始まる位置
から処理を開始する一方、ワンショット４４もリスター
ト信号線４３によりトリガされ、所定の時間、例えば１
０数秒の限時動作を開始し、論理和回路３５に論理
「０」信号を上記所定の時間出力する。従って図４で示
すフローの判断１０１に於て、ロータ２０は回転中と判
断し、判断１２２に分岐し、更に判断１２２に於て、Ｒ
ＡＭ３に保管されている回転中フラグの状態をチェック
し、「１」にセットされていれば、処理１２４に進み、
現在回転中のロータ２０の最高許容回転数に対応し校正
された周波数ｆ₀をＲＡＭ３から読み出し、処理１２５
に於てＴ／Ｃ６のＴ₀１０に周波数ｆ₀を出力する処理を
実行し、処理１２６に於て同様にしてＴ₁１１の周波数
を０にすると共にＦ／Ｆ１８のＣＬＲ端子をリセットす
る動作を実行する。この一連の処置を実行する間は、ワ
ンショット４４が限時動作中であるため、論理和回路３
５のロータ回転検知回路３９の出力論理がロータ２０が
Ｎ₀ を超えて回転中のため「１」であっても、論理和回
路３５の出力論理は「０」であり、ゲート回路９及びス
リーステートゲート３８はイネーブル状態にあり、上記
のＣＰＵ１からの設定が可能となっている。処理１２６
を実行したあとは、処理１２１に進み、目標回転数をＮ
₁ とした運転を継続する。なお、判断１２２に於て、回
転中フラグが「０」の場合は、周波数ｆ₀、回転数Ｎ₁は
保証されていないため、回転駆動制御部２２にブレーキ
減速・停止制御指令を与え、ロータ２０を停止させると
ともに、例えば再度作業者からの操作指示を待つか、処
理１２３のあと図４の（ロ）のように判断１０１から処
理を開始し、処理１０２の方に進ませることも可能であ
る。

【００２２】図６に示す実施例は、図１の実施例の一部
を変化させＴ／Ｃ６のＴ₀ １０及びＦ／Ｖ１３から成る
基準電圧設定器１４を上記の周波数−電圧変換方式から
Ｄ−Ａ変換方式に置き替えた他の実施例を部分的に示し
たものであり、同図に於て図１と同一の機能の部分には
同一の番号が符してあり、４６は基準電圧設定器１４そ
のものと成るＤ−Ａ変換器であり、Ｔ／Ｃ６はＣＰＵ１
からＡＤ２で示すコントロールバスラインで接続されて
いる。実施例に於ては、処理１０８のＴ₀ から約０．８
倍のｆＭＡＸ周波数を出力する部分は元の実施例のＦ／
Ｖ１３の出力電圧に相当する電圧をＤ−Ａ変換器４６で
直接出力する処理に置き換え、また処理１１１はｆ₀ を
記憶する変わりに、Ｄ−Ａ変換器のディジタル設定値を
記憶する等の微小な読み換えは必要であることは明らか
であり、詳細な説明は避けるが本方式によっても本発明
の目的、効果が変わりなく実現できることは容易に理解
できよう。

【００２３】

【発明の効果】本発明によれば、マイクロコンピュータ
によりロータの最高許容回転数を判別し、この最高許容
回転数に対応した基準電圧を出力する基準電圧設定器
と、ロータの回転信号の周波数に比例した電圧を出力す
るＦ／Ｖ変換器と、上記２つの出力電圧の大小を比較す
る比較器とこの比較器の信号出力によりロータを回転駆
動するモータの回転駆動制御部の動作を停止させる駆動
停止回路を設けたので、ハードウェア装置による高信頼
なロータの過回転を防止でき、遠心機の安全性を向上で
きる効果がある。

【００２４】本発明によれば、上記のＦ／Ｖ変換器の信
号入力に切換回路を設け、ロータが最高許容回転数にあ
る時出力される周波数と同一の周波数で発振器から該Ｆ
／Ｖ変換器に入力し、比較器の出力の変化を検出して基
準電圧設定器の設定を微調整するようにしたので、事前
に過回転防止回路の校正が実施でき高精度なロータの過
回転を防止できる効果がある。

【００２５】本発明によれば、ロータの回転数が低い所
定の回転数を超えると信号を出力するロータ回転検知回
路を設け、この回路の信号出力によりマイクロコンピュ
ータが基準電圧設定器の設定変更を禁止するゲート回路
を設けたので、マイクロコンピュータの暴走に対して防
護できる効果がある。

【００２６】本発明によれば、マイクロコンピュータが
リスタートする時にトリガされて動作するタイマを設
け、上記ロータ回転検知の信号出力とのオア回路によ
り、上記ゲート回路に信号を出力するようにし、かつマ
イクロコンピュータが基準電圧設定器に設定した情報を
記憶保持するメモリを設けたので、ロータが高速回転中
に停電等により基準信号の設定が喪失した場合でもマイ
クロコンピュータによる基準信号の再設定が可能にな
り、ロータの過回転防止機能を維持した状態で遠心機の
運転が続行できる効果がある。

【図面の簡単な説明】

【図１】 本発明になるロータの過回転防止制御装置の
一実施例を示すブロック回路図である。

【図２】 ロータの回転信号検出の構成を示す説明図で
ある。

【図３】 回転センサ及び分周器の出力信号を示す説明
図である。

【図４】 マイクロコンピュータの処理手順を示すフロ
ー図である。

【図５】 ロータの回転数の時間経過を示す図である。

【図６】 本発明の他の実施例を部分的に示すブロック
回路図である。

【符号の説明】

１はマイクロコンピュータ、３はメモリ、６は発振器、
９はゲート回路、１４は基準電圧設定器、１５は回転数
電圧変換器、１７は比較器、２０はロータ、２１はモー
タ、２４は駆動停止回路、３５は論理和回路、３７は切
換回路、３９はロータ回転検知回路、４４はタイマ、４
７は状態入力線である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡部 伸二 茨城県勝田市武田1060番地 日立工機株式 会社内 (72)発明者 松藤 徳康 茨城県勝田市武田1060番地 日立工機株式 会社内 (72)発明者 飛田 芳則 茨城県勝田市武田1060番地 日立工機株式 会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータと該マイクロコン
   ピュータがロータの最高許容回転数を判別し該回転数に
   対応した基準電圧を出力する基準電圧設定器と、ロータ
   の回転信号を入力し回転数に対応した電圧を出力する回
   転数電圧変換器と、該回転数電圧変換器の出力電圧が前
   記基準電圧設定器の出力電圧を超えると信号を出力する
   比較器と、該比較器の信号出力によりトリガされてロー
   タを駆動するモータの回転駆動制御部の動作を停止する
   駆動停止回路とを備えたことを特徴とする遠心機に於け
   るロータの過回転防止制御装置。
2. 【請求項２】 前記マイクロコンピュータにより周波数
   の設定が可能な発振器と、前記比較器の信号出力状態を
   前記マイクロコンピュータに入力する状態入力線を備
   え、前記回転数電圧変換器の信号入力を前記ロータの回
   転信号と前記発振器の信号出力の間で切り換える切換回
   路を設けたことを特徴とする請求項１記載の遠心機に於
   けるロータの過回転防止制御装置。
3. 【請求項３】 前記マイクロコンピュータが前記基準電
   圧設定器の設定変更を禁止するゲート回路と、ロータ回
   転数が低い所定値以上になると前記ゲート回路及び前記
   切換回路に信号を出力し前記マイクロコンピュータによ
   る基準電圧設定器の設定変更を禁止すると共に前記切換
   回路はロータの回転信号を選択し回転数電圧変換器に出
   力するロータ回転検知回路を備えたことを特徴とする請
   求項２記載の遠心機に於けるロータの過回転防止制御装
   置。
4. 【請求項４】 前記マイクロコンピュータをリスタート
   する信号にトリガされて限時信号を出力するタイマと、
   該タイマの信号出力及び前記ロータ回転検知回路の信号
   出力を入力信号とし、信号出力は前記ゲート回路及び切
   換回路に接続される論理和回路と、前記マイクロコンピ
   ュータがリスタート時の前記タイマが限時信号出力期間
   中に前記基準電圧設定器に基準電圧を再設定するために
   リスタート以前に格納記憶した基準電圧設定情報を読み
   出すためのメモリを備えたことを特徴とする請求項３記
   載の遠心機に於けるロータの過回転防止制御装置。