[go: up one dir, main page]

JPH07245371A - 多層金属リードフレームとその製造方法 - Google Patents

多層金属リードフレームとその製造方法

Info

Publication number
JPH07245371A
JPH07245371A JP6311423A JP31142394A JPH07245371A JP H07245371 A JPH07245371 A JP H07245371A JP 6311423 A JP6311423 A JP 6311423A JP 31142394 A JP31142394 A JP 31142394A JP H07245371 A JPH07245371 A JP H07245371A
Authority
JP
Japan
Prior art keywords
lead frame
layer
manufacturing
metal layer
frame according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6311423A
Other languages
English (en)
Other versions
JP2822158B2 (ja
Inventor
Joseph P Mennucci
ピー.メヌッシ ジョゼフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technical Materials Inc
Original Assignee
Technical Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technical Materials Inc filed Critical Technical Materials Inc
Publication of JPH07245371A publication Critical patent/JPH07245371A/ja
Application granted granted Critical
Publication of JP2822158B2 publication Critical patent/JP2822158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 一般的な,標準材料として使用され,多層端
子リードフレームとして用いるためのどんな所望される
形状にも,容易にかつ安価に後の工程で製造するに適し
たリードフレームを提供すること。 【構成】 リードフレームの所望の適用に順応させるた
め,アルミニウム等導電性金属の選択されたパターンを
露出させように,多層クラッド帯板の部分の選択的除去
によって形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,一般的に集積回路の搭
載及び接地に関し,更に,詳しくは,ハイブリッド電子
集積回路のワイヤーボンド接続を行うためのリードフレ
ームの改良に関する。
【0002】
【従来の技術】コンピュータやそれらに係る集積回路は
種々分野に急激に使用されてきており,これに伴い,末
端の適用物へのこれらの回路を搭載したり,相互連結す
るためのリードフレームの使用が増加している。例え
ば,自動車には,集積回路は,オーディオ娯楽システム
やエアーバッグセンサや電子制御ユニットに用いられて
いる。
【0003】自動車エンジンは,高温,腐食及び振動等
の厳しい環境に置かれている。これらの状況に適合し,
更に,小型化の要求を満たすために,電子集積回路を搭
載し回路接続パッドや,外部接点及び又は端子間のワイ
ヤボンド処置により、信頼性のある相互接続を許すリー
ドフレームを設計製造するためには,かなりの注意が払
われねばならない。
【0004】今日使用されている多種多様の集積回路に
対して,種々の設計や形状のリードフレームが提供され
なければならない。これらのリードフレームを製造する
ために広く用いられている方法の一つに,真ちゅうなど
の素地金属にアルミニウムの表面被覆を施している。こ
の表面被覆には,電気部品の選択された領域内に設けら
れることが要求されており,電気めっき,クラッド,ろ
う付けやその他の周知技術によって製造されている。
【0005】外部部品のために必要な相互連結を得るた
めに,主にアルミニウムはボンドパッドやリードフレー
ムに広く用いられているので,アルミニウムワイヤボン
ディングを使用することは幅広く行われている。従来の
リードフレームの製造では,アルミニウムは,真ちゅう
又はその他の銅合金等の金属素地にパターン形成された
溝内に設けられる。それから,リードフレームは圧延さ
れ,所望する厚さと幅に形成され,その後,アルミニウ
ムのパターンがマスクされる。その後,電気めっき工程
がなされ,リードフレームのマスクされていない全ての
部分,即ち,アルミニウムがある場所以外の全ての部分
にスズ又はスズ−鉛合金を析出させる。
【0006】これらのアルミニウムインレイ成品を作製
するための従来技術は,特別に設計されたリードフレー
ムとマスク処置とが特別な製品仕様に対して必要となる
ため,かなり高価である。これらの特別な設計の必要性
は,低コストで体積に従った製造技術を可能とする多用
途への適用可能な一般的に規格化されたフレームの進展
を妨害してきた。
【0007】
【発明が解決しようとする課題】前述した従来技術から
すると,ハイブリッド電子集積回路へのワイヤボンド相
互連結を行うために,異なる構成において用いられ得る
用途の広いリードフレームの必要性が存在する。さら
に,製造業者が品質の調製を改善でき,かつ規模による
経済性の利点を享受できる低廉価の製造工程に対する必
要性がある。
【0008】そこで,本発明の技術的課題は,一般的な
標準ストック品として使用可能であり,多層端子リード
フレームとして用いるために,どんな要求される構成に
も,後の加工工程で容易にかつ安価に製造するに適した
リードフレームの製造方法を提供することにある。典型
的な仕上寸法は,最終仕様に依存して25から32ミリ
の範囲である。
【0009】
【課題を解決するための手段】本発明の方法において
は,素地層及びその他の導電性金属の多層積層帯板は,
クラッド工程によって製造される。望むらくは,追加の
金属層がクラッド帯板の上部層又は下部層表面にめっき
される。その後,少くとも上部層の部分は,好ましくは
アルミニウム又はアルミニウム合金からなる内部金属接
点層の選択されたパターンで露出させるための回転切断
又は回転研削機械を用いた従来の加工技術(これに限定
されないか)により除去される。その露出された金属
は,ワイヤボンドを行うための接点面として使用され
る。相互連結は,また,公知の溶接又は半田技術によっ
て達成される。前述した特徴及びその他の特徴や一般的
な本発明の利点は,後述される実施例から容易に理解で
きるであろう。
【0010】
【実施例】以下,本発明の実施例について図面を参照し
て説明する。
【0011】図1は本発明によるクラッド帯板を形成す
るために用いられるクラッド工程の一例の概略を示す図
であり,図2は,図1で示される工程により形成された
クラッド帯板の側面図である。
【0012】図1に示すように,真ちゅう又は真ちゅう
以外の銅の合金からなる第1金属層10,アルミニウム
又はアルミニウム合金からなる第2金属層12,銅又は
銅合金からなる第3金属層14のような素地金属層は,
4−Hi圧延機等の互いに対向する一対の圧延ロール1
8,20間を通すことによって,図2に示すような3層
製造のクラッド帯板16に形成される。この圧延機等
は,この目的のために特別に改良されても良い。第1金
属層10は,クラッド前に,例えば0.060インチの
厚さに形成されており,第2金属層14は例えば0.0
05インチの厚さに形成されている。従来のクラッド処
理のように,クラッド帯板16中の個々の層の厚さは,
クラッド接合工程を施されたのち,代表的には,約65
%まで減少している。良く知られているように,クラッ
ド工程は,3層間の物理的接合のみによって形成され
る。3層間をより強固な物理的接合させるために,クラ
ッド帯板16は,当業者によって選択される温度,速度
及び雰囲気中で拡散及び相互層が形成される最適な厚さ
(最大200ミクロインチ)に達するように,加工が施
こされる。本発明の実施例においては,クラッド帯板1
6の厚さは,0.005から0.090ミリで,最も好
ましくは0.015から0.40ミリの範囲である。
【0013】図3は電気めっきを施したクラッド帯板の
図2と同様に示した側面図である。図3に示すように,
スズ,又はスズ−鉛合金の被覆層22は電気的に連続め
っきラインを通って,クラッド帯板16の上部層表面及
び下部層表面に析出形成される。この被覆層22の目的
は,環境的に集積回路のプラスチック包装を越えて延在
するリードを形成するタブを保護することである。リー
ドフレームが自動的に適用されるとき,高度な設計が要
求される。
【0014】仕上げロール処置は,厚さの精度を改善
し,複合材に焼戻しを行い,それによって強度を増加さ
せるように,好ましくは4−Hiロール圧延機によっ
て,クラッド及びめっき帯板上に施される。このロール
処置はまためっき面上に,その仕上りを改善させるとい
う利点を与える。
【0015】それから後,この帯板の幅は,回転切削刃
によってエッジを除去し,2つの回転心棒(図示せず)
間に材料を通過させることによって,もとのように狭く
削り込まれる。この工程は,粗いエッジを除去し,幅精
度を改善するものである。
【0016】クラッド及びめっきされた帯板は,当業者
により良く知られている方法で転向ロール装置を通過さ
せることによって,材料に張力を与える平坦工程が施さ
れる。この技術は,形状を矯正し,変形を最小にするこ
とにより,製品の質を向上させ,帯板の直線性と平坦度
とを改善する。
【0017】図4は本発明によって形成された図3の構
造の研削工程後の多層リードフレームの一例を示す側面
図であり,図5はリードフレームの研削概略を示す斜視
図である。図4及び図5に示すように,本発明によれ
ば,クラッド帯板16はマルチゲージ研削処置で選択的
に切除される。この処理の間,仕上げ加工されたリード
フレームの要求される適合性及び機能に応じて第1金属
層の選択パターンを露出させるように第2金属層14及
び第3金属層22上に横たわる表面の選択領域もしくは
一部分が除去される。この上部層の選択除去は,研削器
具,固定された切断刃24又はその他の良く知られた切
削又は金属除去技術によってなし遂げられる。
【0018】好ましくは,設定された切断刃又は切削刃
24と協働する図示しない固定ガイドが用いられる。こ
の切削工程は,従来のマスク技術を使用しないで,露出
されたアルミニウムの要求されるパターンを形成するよ
うに,予め選択された数々あるどんな領域上にも行われ
うる。
【0019】図6は本発明によって製造される代表的な
リードフレームの一例を示す平面図である。図6に示す
ように,露出されたアルミニウム層26は異なった形状
を有する外部接点部と接触されることに用いられる。
【0020】この実施例とは対照的に,すでに提案され
た技術の手法は,予め選択されたパターンもしくは形状
により,導電層である第1金属層12の一部を除去する
ことに用いられている。この確かな適用のために,平坦
工程は,第1金属層12の表面になめらかな仕上げ面を
形成することに用いられている。もっとも,代表的な処
理は,平坦ミルの圧延又は高度に研摩されたダイス又は
この目的のために設計されたハンマによって表面に打撃
を与えることを含んでいる。
【0021】以上,実施例について述べたが,本発明に
は,クラッド帯板を有する種々の層に対して,種々の金
属を含むような種々の改良や置換ができ,本発明の実施
例に限定されるものではないことは言うまでもない。
【0022】
【発明の効果】以上説明したように,本発明において
は,一般的な規格化された材料として使用され,多層端
子リードフレームとして用いるためのどんな要求される
形状にも容易にかつ安価に,後の工程によって製造する
ことができるリードフレームとその製造方法とを提供す
ることができる。
【図面の簡単な説明】
【図1】本発明による多層クラッド帯板を形成するため
に用いられるクラッド工程を示す概略図である。
【図2】図1によって示される工程により形成されたク
ラッド帯板の側面図である。
【図3】電気めっきを施したクラッド帯板の図2と同様
の側面図である。
【図4】本発明によって形成された図3の構造の研削工
程後の多層サードフレームの側面図である。
【図5】リードフレームの研削を模式的に示す斜視図で
ある。
【図6】本発明によって製造される代表的なリードフレ
ームを示す平面図である。
【符号の説明】
10 真ちゅう層(第1金属層) 12 アルミニウム合金層(第2金属層) 14 銅合金層(第3金属層) 16 クラッド帯板 18,20 圧延ロール 22 被覆層 24 切断刃 26 アルミニウム層

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 予め選択された導電パターンを有するリ
    ードフレームを製造する方法において,素地層と導電層
    と上部層とを有する多層クラッド帯板を準備する準備工
    程と,少くとも前記上部層の一部分を選択的に除去し,
    下部にある前記導電層の選択されたパターンを露出させ
    る除去工程とを備えていることを特徴とするリードフレ
    ームの製造方法。
  2. 【請求項2】 請求項1記載のリードフレームの製造方
    法において,前記除去工程は,少くとも前記上部層の一
    部分を研削によって除去することであることを特徴とす
    るリードフレームの製造方法。
  3. 【請求項3】 請求項1記載のリードフレームの製造方
    法において,さらに露出した前記導電層を平坦にする平
    坦工程を有することを特徴とするリードフレームの製造
    方法。
  4. 【請求項4】 請求項2記載のリードフレームの製造方
    法において,前記除去工程はまた,前記導電層の厚さを
    薄くすることを含むことを特徴とするリードフレームの
    製造方法。
  5. 【請求項5】 請求項4記載のリードフレームの製造方
    法において,前記素地層は,真ちゅう又は銅合金から選
    択された第1の金属層からなり,前記導電層はアルミニ
    ウム又はアルミニウム合金から選択された第2の金属層
    からなることを特徴とするリードフレームの製造方法。
  6. 【請求項6】 請求項5記載のリードフレームの製造方
    法において,前記上部層は銅又は銅合金から選択された
    第3の金属層からなることを特徴とするリードフレーム
    の製造方法。
  7. 【請求項7】 請求項6記載のリードフレームの製造方
    法において,さらに前記帯板の上部表面にスズ又はスズ
    −鉛合金からなるめっきを施すことにより被覆層を形成
    することを特徴とするリードフレームの製造方法。
  8. 【請求項8】 請求項1記載のリードフレームの製造方
    法において,前記素地層は,真ちゅう又は銅合金から選
    択された第1の金属層からなり,前記導電層はアルミニ
    ウム又はアルミニウム合金から選択された第2の金属層
    からなることを特徴とするリードフレームの製造方法。
  9. 【請求項9】 請求項1記載のリードフレームの製造方
    法において,前記上部層は銅からなることを特徴とする
    リードフレームの製造方法。
  10. 【請求項10】 請求項2記載のリードフレームの製造
    方法において,さらに,前記帯板の上部層にスズ−鉛合
    金をめっきするめっき工程を含むことを特徴とするリー
    ドフレームの製造方法。
  11. 【請求項11】 請求項10記載のリードフレームの製
    造方法において,前記素地層は,真ちゅう又は銅合金か
    ら選択された第1の金属層からなり,前記導電層はアル
    ミニウム又はアルミニウム合金から選択された第2の金
    属層からなることを特徴とするリードフレームの製造方
    法。
  12. 【請求項12】 請求項11記載のリードフレームの製
    造方法において,前記上部層は銅からなることを特徴と
    するリードフレームの製造方法。
  13. 【請求項13】 集積回路の搭載及び相互連結に用いる
    リードフレームにおいて,前記リードフレームは,多層
    クラッド帯板に形成された素地層と導電層と上部層とを
    備え,少くとも前記上部層の一部分が下にある前記導電
    層の選択パターンを露出するように選択除去されている
    ことを特徴とするリードフレーム。
  14. 【請求項14】 請求項13記載のリードフレームにお
    いて,前記素地層は,真ちゅう又は銅合金から選択され
    た第1の金属層からなり,前記導電層はアルミニウム又
    はアルミニウム合金から選択された第3の金属層からな
    ることを特徴とするリードフレーム。
  15. 【請求項15】 請求項14記載のリードフレームにお
    いて,前記上部層は銅又は銅合金から選択された第3の
    金属層からなることを特徴とするリードフレームの製造
    方法。
JP6311423A 1994-02-28 1994-12-15 多層金属リードフレームとその製造方法 Expired - Fee Related JP2822158B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/203448 1994-02-28
US08/203,448 US5437096A (en) 1994-02-28 1994-02-28 Method for making a multilayer metal leadframe

Publications (2)

Publication Number Publication Date
JPH07245371A true JPH07245371A (ja) 1995-09-19
JP2822158B2 JP2822158B2 (ja) 1998-11-11

Family

ID=22754061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6311423A Expired - Fee Related JP2822158B2 (ja) 1994-02-28 1994-12-15 多層金属リードフレームとその製造方法

Country Status (5)

Country Link
US (2) US5437096A (ja)
EP (1) EP0669648A2 (ja)
JP (1) JP2822158B2 (ja)
CA (1) CA2125381A1 (ja)
DE (1) DE4425943B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647991B2 (ja) * 1996-09-30 2005-05-18 株式会社トプコン レンズメーター
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
US6777318B2 (en) 2002-08-16 2004-08-17 Taiwan Semiconductor Manufacturing Company Aluminum/copper clad interconnect layer for VLSI applications
US6768186B2 (en) * 2002-10-15 2004-07-27 Semiconductor Components Industries, L.L.C. Semiconductor device and laminated leadframe package
DE102007036044A1 (de) * 2007-08-01 2009-02-05 Siemens Ag Chipmodul und Verfahren zum Herstellen eines Chipmoduls
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
WO2017181178A1 (en) * 2016-04-15 2017-10-19 Ems Engineered Material Solutions, Llc Clad material for electrical terminal connectors and the method of making the same
DE102023106492A1 (de) * 2023-03-15 2024-09-19 Ams-Osram International Gmbh Leiterrahmen, bauteil mit einem leiterrahmen und verfahren zur herstellung eines leiterrahmens

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946503A (ja) * 1982-09-08 1984-03-15 Nippon Steel Corp クラツク深さ測定方法
JPS6262548A (ja) * 1985-09-12 1987-03-19 Sumitomo Electric Ind Ltd Ic用リ−ドフレ−ムの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3559285A (en) * 1968-01-08 1971-02-02 Jade Corp Method of forming leads for attachment to semi-conductor devices
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
DE3379761D1 (en) * 1983-06-16 1989-06-01 Olin Corp Multi-gauge metal strip, method of forming same and leadframes produced therefrom
US4599120A (en) * 1985-02-25 1986-07-08 Brush Wellman Inc. Processing of copper alloys
US4826736A (en) * 1985-06-14 1989-05-02 Sumitomo Special Metals Co., Ltd. Clad sheets
US4798932A (en) * 1986-02-10 1989-01-17 Polymetallurgical Corporation Solid phase edge bonding of metal strips
JPS62208654A (ja) * 1986-03-07 1987-09-12 Shinko Electric Ind Co Ltd リ−ドフレ−ム
US4761518A (en) * 1987-01-20 1988-08-02 Olin Corporation Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5025114A (en) * 1989-10-30 1991-06-18 Olin Corporation Multi-layer lead frames for integrated circuit packages
US5014113A (en) * 1989-12-27 1991-05-07 Motorola, Inc. Multiple layer lead frame
JPH04213866A (ja) * 1990-12-11 1992-08-04 Nec Kyushu Ltd 樹脂封止型半導体装置
US5090116A (en) * 1990-12-21 1992-02-25 Amp Incorporated Method of assembling a connector to a circuit element and soldering lead frame for use therein
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5329159A (en) * 1993-08-03 1994-07-12 Motorola, Inc. Semiconductor device employing an aluminum clad leadframe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946503A (ja) * 1982-09-08 1984-03-15 Nippon Steel Corp クラツク深さ測定方法
JPS6262548A (ja) * 1985-09-12 1987-03-19 Sumitomo Electric Ind Ltd Ic用リ−ドフレ−ムの製造方法

Also Published As

Publication number Publication date
CA2125381A1 (en) 1995-08-29
US5525836A (en) 1996-06-11
DE4425943A1 (de) 1995-08-31
EP0669648A2 (en) 1995-08-30
EP0669648A3 (ja) 1995-09-27
DE4425943B4 (de) 2005-07-07
JP2822158B2 (ja) 1998-11-11
US5437096A (en) 1995-08-01

Similar Documents

Publication Publication Date Title
US7829985B2 (en) BGA package having half-etched bonding pad and cut plating line and method of fabricating same
US6998714B2 (en) Selectively coating bond pads
JP2822158B2 (ja) 多層金属リードフレームとその製造方法
JPH0394431A (ja) 半導体装置およびその製造方法
US4045863A (en) Method of producing metallic carrier system for a multi-electrode semiconductor strip
US20030164303A1 (en) Method of metal electro-plating for IC package substrate
US6518099B2 (en) Plated leadframes with cantilevered leads
US4458413A (en) Process for forming multi-gauge strip
EP0128981B1 (en) Multi-gauge metal strip, method of forming same and leadframes produced therefrom
CN100544550C (zh) 应用于积体电路封装的电路板制造方法
JP7029504B2 (ja) リードフレームおよびパワー系半導体装置の製造方法
CN222108206U (zh) 电路板
JP3265814B2 (ja) バンプ電極を有する回路基板
KR100203333B1 (ko) 다층 도금 리드프레임
JP2000299349A (ja) 半導体装置の製造方法
JPH1117331A (ja) 可撓性回路基板の製造法
JPH0748497B2 (ja) 金属突起物の形成方法
JPH03272190A (ja) 基板配線用クラッド材およびその製造方法
JPH03296238A (ja) Tab用テープキャリア
JP2520920B2 (ja) 部分メッキ条の製造方法
JPH07114206B2 (ja) 金属突起物の形成方法及び金属突起物の形成治具
JPH05160319A (ja) リードフレーム及びその製造方法
JPS62287656A (ja) 電子部品リ−ドの成形方法
JPH0671033B2 (ja) 金属突起物の形成方法および治具
JPH10340982A (ja) ヒートシンク付き異形断面条の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980722

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees