[go: up one dir, main page]

JPH0394431A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0394431A
JPH0394431A JP1231134A JP23113489A JPH0394431A JP H0394431 A JPH0394431 A JP H0394431A JP 1231134 A JP1231134 A JP 1231134A JP 23113489 A JP23113489 A JP 23113489A JP H0394431 A JPH0394431 A JP H0394431A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal base
circuit pattern
resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1231134A
Other languages
English (en)
Other versions
JP2781018B2 (ja
Inventor
Masato Tanaka
正人 田中
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1231134A priority Critical patent/JP2781018B2/ja
Publication of JPH0394431A publication Critical patent/JPH0394431A/ja
Application granted granted Critical
Publication of JP2781018B2 publication Critical patent/JP2781018B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体チップ及び所要の回路部品等が一体的に
樹脂封止されて提供される半導体装置の製造方法に関す
る。
(従来技術) 半導体装置は電子装置をはじめきわめて多種類の製品に
ひろく用いられており、ICカードといった小形商品に
も利用されるようになっている。
これら製品で用いられる半導体装置の実装方式としては
、パッケージに半導体チップを搭載してパッケージごと
回路基板に実装するパッケージ方式と,回路基板に半導
体チップをじかに接続するペアチップ方式とがある. 前記のバッケージ方式の場合は,パッケージ内に半導体
チップが封止されて保護されているので、取り扱いがき
わめて容易であり、実装が容易にでき、また耐環境性に
優れている等の特徴がある。
これに対して、ペアチップ方式は回路基板にじかに半導
体チップを接続するから.小面積で実装でき、高密度実
装が可能になるという特徴がある。
(発明が解決しようとする課題) 上記のように,回路基板等に半導体チップを搭載する方
法には、パッケージ方式あるいはペアチップ方式がある
が、いずれもそれぞれ別体に形成した半導体チップ等の
回路部品を別々に実装しているため、製造工数が複雑に
なって装置の信頼性が劣ること、装置の小形化が制限さ
れること等の問題点があった. また、半導体チップは通常回路基板等の接続用基板に実
装されるから,ICカードのようなきわめて薄形に形成
される装置においては基板の厚さが薄形化を制限すると
いう問題点があった.そこで、本発明は上記問題点を解
消すべくなされたものであり、その目的とするところは
、半導体チップと回路部品等を容易に一体的に搭載する
ことができ,製造工数を減少させることができて、製造
コストを下げることができると共に,製造プロセスを簡
略化することによて不良品の発生率を低下させ、装置の
信頼性を高めることができ、また,装置の小形化、薄形
化が達成でき,高密度実装を可能とする半導体装置の製
造方法を提供しようとするものである. (Ml題を解決するための手段) 本発明は上記目的を達成するため次の構成をそなえる。
すなわち,金属ベース上に金めつき層等の非エッチング
金属層により回路パターンを形威し、金属ベース上に半
導体チップを接合して半導体チップと回路パターンとを
ワイヤボンディングによって接続し、金属ペースの半導
体チップが搭載された一方の面側を、半導体チップ、ボ
ンディングワイヤ,回路パターンを含めて一体的に樹脂
封止し、前記金属ベースのみをエッチング除去すること
を特徴とする。また、金属ベース上に半導体チップを接
合し,該半導体チップと前記金属ベースとをワイヤボン
ディングによって接続し、前記金属べ−スの半導体チッ
プを搭載した一方の面側を、半導体チップ、ボンディン
グワイヤを含めて一体的に樹脂封止し、金属ベースの露
出面に,レジストパターンを設けて金属ベースをエッチ
ングすることによって回路パターンを形成することを特
徴とする. (作用) 金属ベース上に半導体チップを搭載した後,金属ベース
の半導体チップは搭載された一方の而側のみを樹脂封止
する.金属ベースをエッチングすることによって所要の
回路パターンを形成する.(実施例) 以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する. 〔第1実施例〕 第1図(a)〜(e)は本発明に係る半導体装置の製造
方法を示す説明図である. 第1図(a)は金属ベース10に金めつきを施し、金め
つき層によって所要の回路パターンを形戊する工程を示
す.なお、金属ベース10は薄平板状に形成した金属板
であるが、後工程においてエッチング除去する。したが
って、金属ベース10にはエッチングによって溶解除去
しやすい金属、たとえば銅等を用いる. 11は金属ベース10上に所定の回路パターンにしたが
って設けたレジスj・パターンである。12は金めつき
によって形成されたダイボンディング部、13は回路パ
ターンである. レジストパターンl1を除去した後、第1図(b)に示
すようにダイボンディングペーストあるいは金一シリコ
ン共品合金等により、ダイボンディング部12に半導体
チップ14を接合し、回路パターン13と半導体チップ
14とをワイヤボンディングする.15はボンディング
ワイヤである.また、所要の回路部品16を回路パター
ン13の所定位置に接続する. 次に,半導体チップ14および回路部品16、回路パタ
ーン13等を樹脂封止する(第1図(C))。
l7は封止樹脂である.なお、この樹脂封止の際には図
のように金属ベースエ0の片面側のみを封止する. 次に、金属ベース10全体をエッチングして除去する。
金属ベース10上にあらかじめ設けておいた金めっき層
はこのエッチング処理によっては除去されないから、金
めつき層、すなわちダイボンディング部12、回路パタ
ーン13はそのまま封止樹脂17に接合されて残る.こ
うして、第1図(d)に示す半導体装置が得られる.な
お,回路パターン13等は金めつき層に限らず、上記製
造方法からわかるように、金属ベース10をエッチング
除去する際に侵されない金属、すなわち非エッチング金
属層によって形戒すればよい. 上記方法によって得られた半導体装置は半導体チップ1
4および回路部品16等が樹脂封止され、ダイボンディ
ング部12および回路パターン13等の金めつき層部分
が露出している。この半導体装置は半導体チップモジュ
ールとしてそのまま電子装置に実装することができるが
,単体として用いる場合は、第1図(e)のように外部
接続用の端子部18等を除いて保護コーティング19に
よって回路パターン13等を被覆して保護するようにす
るとよい。
〔第2実施例〕 第2図(a)〜(e)は半導体装置の他の製造方法を示
す説明図である。
図で10は金属ベースで、上記例と同様に銅の薄平板を
用いる。第2図(a)は金属ベース10の所定位置に半
導体チップ14を接合した状態である。
半導体チップ14はダイボンディングペーストを用いる
方法、あるいは金一シリコン共品合金による方法等によ
って接合できる.金−シリコン共品合金による場合はあ
らかじめ金属ベース10に金めつきを施す. 次に,第2図(b)に示すように、半導体チップ14と
金属ベース10とをワイヤボンディングする。
15はボンディングワイヤである。ボンディングワイヤ
15が接合される金属ベースIOのボンディング部20
には、金めつき等を施して確実なボンディング性が得ら
れるようにする。
なお、回路部品16も金属ベース10の所定位置に接合
する。
次に,前記半導体チップ12および回路部品20等を樹
脂封止する.この樹脂封止の際には、半導体チップ14
が搭載されている金属ベース10の片面側のみ樹脂封止
し、前記ボンディングワイヤ1゜5等もすべて封止する
(第2図(C)) .この状態で、封止体の下面に金属
ベース10が露出する。
次に、金属ベース10の下面にレジストを塗布し、露光
してレジストパターン2lを形戊する.(第1図(d)
) .このレジストパターン21は金属ベース10をエ
ッチングすることによって、ダイボンディング部22、
回路パターン23を形成するためのものである. したがって、レジストパターン2lは前記ボンディング
部20および回路部品16等の配置位置に合わせて形成
する必要がある, 金属ベース10をエッチングしてダイボンディング部2
2および回路パターン23を形成した後、回路パターン
23を保護するための保護コーティング19を施す.保
護コーティング19は外部接続用の端子部18を露出さ
せてコーティングするものとし、この後,端子部18に
金めつきを施して端子部18を被覆する(第2図(e)
)。
なお,ダイボンディング部22および回路パターン23
の耐環境性を得るため、上記方法とは逆に、ダイボンデ
ィング部22および回路パターン23に金めつきを施し
てから保護コーティング19を施すようにしてもよい。
また、上記方法で用いる金属ベース10としては電解銅
箔が有効に使用できる.この電解鋼箔はその表面が複雑
な凹凸形状を有する粗面として形成されるもので,粗面
を封止樹脂との接合側とすることにより、アンカー効果
によって回路パターン23と強固に接合させることがで
きる。この場合、金属ベース10のワイヤボンディング
部20にはあらかじめ平滑処理および金めつき等を施し
ておくとよい。
こうして、半導体チップおよび所要の回路部品等が一体
的に封止された半導体装置が得られる。
上記実施例で得られた半導体装置は、各挿製品,用途に
応じて所要の回路パターンを形戊し、所要の回路部品を
搭載することにより、必要な機能を有するモジュールと
して設計して製造でき、各種機器に搭載して効果的に利
用することができる。
また、第1図、第2図に示したように半導体チップは回
路パターンに接続されているだけで,回路基板を要しな
いから、装置の小形化、薄形化にきわめて効果的である
.これによって、ICカードのような小形商品にも容易
に応用利用することが可能となる。
また、上記製造方法ではワイヤボンディング法によって
いるから、製造上の信頼性が高いと共に、製造も容易で
あるという利点がある。さらに、リードフレームを用い
る場合等とくらべて、回路パターンを高密度に形成する
ことができ、高集積化された半導体チップを容易に搭載
することが可能となる。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
(発明の効果) 上述したように,本発明に係る半導体装置の製造方法に
よれば、各種製品の用途に応じた製品を製造することが
容易にでき、また一体的に樹脂封止することによって製
造工数を減らすことができ、製品の信頼性を向上させる
ことができる.また、これによって製造コストを下げる
ことが可能となる.また、半導体装置の小形化、薄形化
を達成することができて高密度実装を可能にする等の著
効を奏する.
【図面の簡単な説明】
第1図は本発明に係る半導体装置の製造方法を示す説明
図、第2図は他の製造方法を示す説明図である. 10・・・金属ベース、  l1・・・レジストパター
ン, 12・・・ダイボンディング部、13・・・回路
パターン、 14・・・半導体チップ,  15・・・
ボンディングワイヤ、  l6・・・回路部品, 17
・・・封止樹脂、 18・・・端子部、 19・・・保
護コーティング、20・・・ボンディング部、  21
・・・レジストパターン、  22・・・ダイボンディ
ング部、23・・・回路パターン、  24・・・金め
つき。 第 1図

Claims (1)

  1. 【特許請求の範囲】 1、金属ベース上に金めっき層等の非エッチング金属層
    により回路パターンを形成し、 金属ベース上に半導体チップを接合して半 導体チップと回路パターンとをワイヤボンディングによ
    って接続し、 金属ベースの半導体チップが搭載された一 方の面側を、半導体チップ、ボンディングワイヤ、回路
    パターンを含めて一体的に樹脂封止し、 前記金属ベースのみをエッチング除去する ことを特徴とする半導体装置の製造方法。 2、金属ベース上に半導体チップを接合し、該半導体チ
    ップと前記金属ベースとをワイ ヤボンディングによって接続し、 前記金属ベースの半導体チップを搭載した 一方の面側を、半導体チップ、ボンディングワイヤを含
    めて一体的に樹脂封止し、 金属ベースの露出面に、レジストパターン を設けて金属ベースをエッチングすることによって回路
    パターンを形成することを特徴とする半導体装置の製造
    方法。
JP1231134A 1989-09-06 1989-09-06 半導体装置およびその製造方法 Expired - Fee Related JP2781018B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1231134A JP2781018B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1231134A JP2781018B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0394431A true JPH0394431A (ja) 1991-04-19
JP2781018B2 JP2781018B2 (ja) 1998-07-30

Family

ID=16918815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231134A Expired - Fee Related JP2781018B2 (ja) 1989-09-06 1989-09-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2781018B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974149A (ja) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd 小型パッケージ及びその製造方法
WO1997039482A1 (en) * 1996-04-18 1997-10-23 Tessera, Inc. Methods for manufacturing a semiconductor package
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US6528879B2 (en) 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US7165316B2 (en) 1996-04-18 2007-01-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP2008215498A (ja) * 2007-03-05 2008-09-18 Nsk Warner Kk 湿式多板摩擦係合装置
JP2014533892A (ja) * 2011-11-30 2014-12-15 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法
JP2015503233A (ja) * 2011-11-30 2015-01-29 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド バレルめっきクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091606B2 (en) 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
EP1122778A3 (en) 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP3679687B2 (ja) 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) * 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974149A (ja) * 1995-09-04 1997-03-18 Oki Electric Ind Co Ltd 小型パッケージ及びその製造方法
WO1997039482A1 (en) * 1996-04-18 1997-10-23 Tessera, Inc. Methods for manufacturing a semiconductor package
US7165316B2 (en) 1996-04-18 2007-01-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6033933A (en) * 1997-02-14 2000-03-07 Lg Semicon Co., Ltd Method for attaching a removable tape to encapsulate a semiconductor package
US6583444B2 (en) 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US6888168B2 (en) 1997-02-18 2005-05-03 Tessera, Inc. Semiconductor package having light sensitive chips
US7095054B2 (en) 1997-02-18 2006-08-22 Tessera, Inc. Semiconductor package having light sensitive chips
JPH11121646A (ja) * 1997-10-14 1999-04-30 Hitachi Cable Ltd 半導体パッケ−ジおよびその製造方法
JPH11195733A (ja) * 1997-10-28 1999-07-21 Seiko Epson Corp 半導体装置の製造方法、半導体装置用導電性板および半導体装置
US6451627B1 (en) * 1999-09-07 2002-09-17 Motorola, Inc. Semiconductor device and process for manufacturing and packaging a semiconductor device
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US7276793B2 (en) 2000-01-31 2007-10-02 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
US6528879B2 (en) 2000-09-20 2003-03-04 Sanyo Electric Co., Ltd. Semiconductor device and semiconductor module
JP2008215498A (ja) * 2007-03-05 2008-09-18 Nsk Warner Kk 湿式多板摩擦係合装置
JP2014533892A (ja) * 2011-11-30 2014-12-15 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド 非露出パッドボールグリッドアレイパッケージ構造及びその製造方法
JP2015503233A (ja) * 2011-11-30 2015-01-29 ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド バレルめっきクワッド・フラット・ノーリード(qfn)パッケージ構造及びその製造方法
JP2022016475A (ja) * 2017-04-20 2022-01-21 旭化成エレクトロニクス株式会社 磁気検出装置、電流検出装置、磁気検出装置の製造方法、及び電流検出装置の製造方法

Also Published As

Publication number Publication date
JP2781018B2 (ja) 1998-07-30

Similar Documents

Publication Publication Date Title
US6025650A (en) Semiconductor device including a frame terminal
US5200362A (en) Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7112875B1 (en) Secure digital memory card using land grid array structure
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
JPH0394431A (ja) 半導体装置およびその製造方法
US20020131251A1 (en) Semiconductor card and method of fabrication
JPH0399456A (ja) 半導体装置およびその製造方法
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
EP1984949A2 (en) A sip module with a single sided lid
US6864423B2 (en) Bump chip lead frame and package
JP2840317B2 (ja) 半導体装置およびその製造方法
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP2781019B2 (ja) 半導体装置およびその製造方法
US5406119A (en) Lead frame
JP3421478B2 (ja) 半導体装置及びその製造方法
JP2813588B2 (ja) 半導体装置およびその製造方法
JP2784209B2 (ja) 半導体装置
JP2822446B2 (ja) 混成集積回路装置
JPH02198147A (ja) Icパッケージ
JPH0453237A (ja) 半導体装置の製造方法
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JPH08139252A (ja) 半導体装置の製造方法およびそれに用いるリードフレーム
JPH09199522A (ja) 半導体装置の製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees