[go: up one dir, main page]

JPH0722395A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0722395A
JPH0722395A JP15194293A JP15194293A JPH0722395A JP H0722395 A JPH0722395 A JP H0722395A JP 15194293 A JP15194293 A JP 15194293A JP 15194293 A JP15194293 A JP 15194293A JP H0722395 A JPH0722395 A JP H0722395A
Authority
JP
Japan
Prior art keywords
film
photoresist
contact hole
photoresist film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15194293A
Other languages
English (en)
Inventor
Soichi Nishida
宗一 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP15194293A priority Critical patent/JPH0722395A/ja
Publication of JPH0722395A publication Critical patent/JPH0722395A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 リアクティブイオンエッチングのみで層間絶
縁膜にテーパーを有するコンタクトホールを形成し、金
属配線材料の段差被覆性を向上させる。 【構成】 層間絶縁膜2上に、現像溶解性の高いホトレ
ジスト膜3とそれよりも溶解性の低いホトレジスト膜3
1とを、順次回転塗布して積層した後、露光・現像をす
る。現像時にホトレジスト膜3が同膜31よりも大きく
溶解するので、大きなオーバーハング構造のホトマスク
パターンが形成される。これをマスクとして層間絶縁膜
2をリアクティブイオンエッチング法で除去すると、垂
直方向のイオンだけでなく、斜め方向のイオンもエッチ
ングに十分関与し、さらに斜め方向イオンによるレジス
ト膜のスパッタリング現象も抑制されるため、順テーパ
ー状のコンタクトホールが形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するものであり、特に微細なコンタクトホールの形成
に関するものである。
【0002】
【従来の技術】半導体集積回路製造において、超微細加
工技術によって、現在ハーフミクロンルールの半導体装
置が製作されつつある。微細化が進むにつれて最も問題
となる工程はコンタクトホールの形成工程である。これ
は半導体集積回路のチップ面積を可能な限り小さくする
ために、平面方向での微細化が急速に進められてきた一
方、垂直方向の微細化の進行が平面方向の場合よりも遅
れてきた。例えば、コンタクトホールのアスペクト比
(コンタクトホールの深さをコンタクトホールの口径で
割った比)の増大を招いている。コンタクトホールのア
スペクト比が大きくなるとコンタクトホール部分におけ
る金属配線材料の段差被覆性の低下をもたらし、コンタ
クト抵抗の増大、信頼性の低下等を招く。図3(a)〜
(d)に従来のリアクティブイオンエッチを用いたコン
タクトホール形成の工程断面フローを示す。図3(d)
から明らかなようにアスペクト比が大きくなると金属配
線材料4の段差被覆性は極端に悪化する。コンタクトホ
ール部分における金属配線材料の段差被覆性を向上させ
るには、コンタクトホールを順テーパー状とすることが
最も効果がある。
【0003】しかし、一般的に用いられるリアクティブ
イオンエッチングで、シリコン酸化膜をエッチングする
場合、実用的なエッチングレートを得るためには、イオ
ン性を強くする必要があり異方性エッチングとなる。ラ
ジカル成分を用いた等方性ドライエッチングではエッチ
ングレートが小さく、実用的とは言えない。また、対ホ
トレジスト選択比(シリコン酸化膜のエッチングレート
をホトレジスト膜のエッチングレートで割った比)を低
く設定し、順テーパーに形成したホトレジストマスクを
エッチングで後退させながら、テーパーエッチングを実
現する例がある。しかしこの場合でも、微細なパターン
で順テーパー状のホトレジストパターンを形成すること
が難しく、比較的大きなパターンしか順テーパー状のコ
ンタクトホールを得ることができない。
【0004】
【発明が解決しようとする課題】本発明はシリコン酸化
膜に順テーパーを有するコンタクトホールを等方性エッ
チングであるウェット処理を行わず、リアクティブイオ
ンエッチング工程のみで実現しうるもので、微細なコン
タクトホール部分における金属配線材料の段差被覆性を
向上させることができる。
【0005】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、層間絶縁膜上
に、オーバーハング形状を有するホトレジスト膜で、リ
アクティブイオンエッチングを行い、前記層間絶縁膜に
順テーパー状のコンタクトホールを形成する。
【0006】また、前記ホトレジスト膜は、現像液に対
する溶解性の高い方を上層にして形成されている。
【0007】
【作用】本発明を用いることにより、比較的簡単な方法
で理想的なテーパー状コンタクトホールの形成が可能と
なり、金属配線材料の段差被覆性を向上させデバイスの
信頼性を向上させることに寄与するものである。
【0008】
【実施例】本発明の一実施例を図を用いて説明する。図
1(a)〜(e)は本発明を用いた半導体装置の製造方
法における工程断面フローを示している。図面中には、
分離やゲート形成の工程は省いてある。図1(a)は半
導体基板1上に分離やゲート、拡散等を形成したあと絶
縁膜2を堆積した所を示したものである。図1(b)
は、層間絶縁膜2の上にホトレジスト膜3を1.5μm
回転塗布し、さらにホトレジスト膜3よりも現像時の溶
解速度の小さいホトレジスト膜31を0.5μm回転塗
布する。
【0009】次に所定のマスク(レチクル)を用いて露
光、現像を行う。この時、ホトレジスト膜3は、ホトレ
ジスト膜31よりも現像溶解速度が大きいため現像時に
大きく溶解し、図1(c)に示すような大きなオーバー
ハング状のホトレジストパターンが形成される。このよ
うに大きなオーバーハング形状のレジストパターンでリ
アクティブイオンエッチングを行うと、リアクティブイ
オンエッチング時に、垂直成分のイオンだけでなく、斜
め成分のイオンが入射し易く層間絶縁膜2がテーパー状
にエッチングされる。またオーバーハング状のホトレジ
ストパターンであるので、斜め方向のイオンがホトレジ
スト膜に衝突しにくく、ホトレジスト膜からのスパッタ
リングも少なくなる。したがって発生するポリマーの量
も少なくなり、斜め方向のエッチングレートの低下が起
こりにくい。これらの理由により順テーパー状のコンタ
クトホールが形成される(図1(d))。最後に、図1
(e)は金属配線材料4をスパッタリング法で蒸着した
図である。
【0010】以上のようにリアクティブイオンエッチン
グを用い、順テーパーを有するコンタクトホールを形成
するために、ホトマスクパターンを形成する際、現像時
の溶解速度の異なるホトレジスト膜を積層構造にした
り、あるいはホトレジスト膜表面を硬化させ、現像時に
おけるホトレジスト膜表面付近の溶解速度を小さくする
ことによってホトマスクパターンに大きな逆テーパー状
のオーバーハングを形成することができる。このホトマ
スクパターンを用いてシリコン酸化膜をリアクティブイ
オンエッチングで加工を行うと、ホトマスクパターンが
逆テーパー状のオーバーハングを有するために大きな空
間が存在し、垂直成分のイオンのみならず斜め成分のイ
オンにより積極的なテーパーエッチング加工を行うこと
が可能となる(図2)。さらに、オーバーハング形状の
ホトマスクパターンではエッチング時におけるホトマス
ク材料のスパッタリング現象の発生が抑制され、ポリマ
ー付着が抑制されるため、水平成分のエッチングレート
低下が起こりにくい。
【0011】
【発明の効果】このように本発明のテーパーを有するコ
ンタクトホール形成方法を用いることにより金属配線の
コンタクトホール部分における段差被覆性が向上し、信
頼性が向上する。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体装置の製造方法にお
ける工程順断面図
【図2】オーバーハング状のホトマスクを用いたリアク
ティブイオンエッチングの状態を説明する図
【図3】従来技術による半導体装置の製造方法の工程順
断面図
【符号の説明】
1 シリコン基板 2 層間絶縁膜 3 ホトレジスト膜 4 金属配線材料 31 ホトレジスト膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 層間絶縁膜上に、オーバーハング形状を
    有するホトレジスト膜で、リアクティブイオンエッチン
    グを行い、前記層間絶縁膜に順テーパー状のコンタクト
    ホールを形成することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記ホトレジスト膜は、現像液に対する
    溶解性の異なる複数のホトレジスタ膜が積層されて構成
    されており、下層のホトレジスト膜の現像液に対する溶
    解性が上層のホトレジスト膜の現像液に対する溶解性に
    比べて高いことを特徴とする請求項1記載の半導体装置
    の製造方法。
JP15194293A 1993-06-23 1993-06-23 半導体装置の製造方法 Pending JPH0722395A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15194293A JPH0722395A (ja) 1993-06-23 1993-06-23 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15194293A JPH0722395A (ja) 1993-06-23 1993-06-23 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0722395A true JPH0722395A (ja) 1995-01-24

Family

ID=15529584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15194293A Pending JPH0722395A (ja) 1993-06-23 1993-06-23 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0722395A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067032A (ja) * 2005-08-30 2007-03-15 Oki Electric Ind Co Ltd エッチング方法、金属膜構造体の製造方法およびエッチング構造体
JP2007335628A (ja) * 2006-06-15 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> コンタクトホール形成方法
US7405156B2 (en) 2004-07-07 2008-07-29 Nec Lcd Technologies, Ltd. Method of forming wiring pattern

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405156B2 (en) 2004-07-07 2008-07-29 Nec Lcd Technologies, Ltd. Method of forming wiring pattern
CN100449697C (zh) * 2004-07-07 2009-01-07 Nec液晶技术株式会社 形成布线图案的方法
JP2007067032A (ja) * 2005-08-30 2007-03-15 Oki Electric Ind Co Ltd エッチング方法、金属膜構造体の製造方法およびエッチング構造体
JP4640047B2 (ja) * 2005-08-30 2011-03-02 沖電気工業株式会社 エッチング方法、金属膜構造体の製造方法およびエッチング構造体
JP2007335628A (ja) * 2006-06-15 2007-12-27 Nippon Telegr & Teleph Corp <Ntt> コンタクトホール形成方法

Similar Documents

Publication Publication Date Title
JPH04229627A (ja) 電気中継部構造およびその形成方法
JPH04290232A (ja) 溝埋込み配線形成方法
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
WO2020258124A1 (en) Interconnect structure and method of forming the same
US6841465B2 (en) Method of forming dual damascene pattern in semiconductor device
JP2001024060A (ja) デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化
JPH0722395A (ja) 半導体装置の製造方法
JP2616460B2 (ja) 半導体装置およびその製造方法
JPS6120334A (ja) 半導体装置の製造方法
KR100226726B1 (ko) 반도체소자의 배선형성 방법
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
JPH07254605A (ja) 配線形成方法
KR920010124B1 (ko) 다층배선시 콘택트부 형성방법
JPH06283483A (ja) エッチング方法
KR100755126B1 (ko) 반도체소자의 구리배선 형성 방법
JP2002151517A (ja) 半導体デバイスの製造方法及び半導体デバイス
KR100440523B1 (ko) 반도체장치의 평탄화방법
KR20040057579A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
JPH05243217A (ja) 半導体装置の製造方法
KR0147716B1 (ko) 자기정렬콘택 형성방법
KR20010081436A (ko) 반도체 장치의 다마신 배선 형성 방법
JP3114196B2 (ja) 半導体装置
JPH05206125A (ja) 半導体装置の製造方法
JPS63272050A (ja) 半導体装置の製造方法