JPH0720373B2 - ３相静止型電力変換器 - Google Patents
３相静止型電力変換器Info
- Publication number
- JPH0720373B2 JPH0720373B2 JP59057720A JP5772084A JPH0720373B2 JP H0720373 B2 JPH0720373 B2 JP H0720373B2 JP 59057720 A JP59057720 A JP 59057720A JP 5772084 A JP5772084 A JP 5772084A JP H0720373 B2 JPH0720373 B2 JP H0720373B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- phase
- waveform
- sine wave
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003068 static effect Effects 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、パルス幅変調（PWM）方式の３相ブリツジ型
インバータ等によつて近似正弦波を得ることが出来る３
相静止型電力変換器に関する。
インバータ等によつて近似正弦波を得ることが出来る３
相静止型電力変換器に関する。
従来技術 パルス幅変調方式のインバータ又はサイクロコンバータ
で正弦波に近似の出力電圧を得る方式は既に知られてい
る。ところが、従来は、正弦波の目標相電圧が得られる
ように、スイツチング素子をオン・オフ制御したので、
必然的にスイツチング回数が多くなり、且つスイツチン
グ損失が大きくなつた。
で正弦波に近似の出力電圧を得る方式は既に知られてい
る。ところが、従来は、正弦波の目標相電圧が得られる
ように、スイツチング素子をオン・オフ制御したので、
必然的にスイツチング回数が多くなり、且つスイツチン
グ損失が大きくなつた。
本発明の目的 そこで、本発明の目的は、近似正弦波を確保しつつスイ
ッチング損失を容易に低減させることができる３相静止
型電力変換器を提供することにある。
ッチング損失を容易に低減させることができる３相静止
型電力変換器を提供することにある。
発明の構成 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、直流電源１の直流電圧を
３相交流電圧に変換するための交換用スイッチング素子
S1〜S6の３相ブリッジ回路と、前記３相ブリッジ回路か
ら３相の近似正弦波線間電圧を得るために第１、第２及
び第３の目標相電圧波形を形成し、前記第１、第２及び
第３の目標相電圧波形に対して平均値的に近似する３相
の相電圧波形が得られるように前記変換用スイッチング
素子S1〜S6を制御する制御回路とから成る３相静止型電
力変換器において、前記制御回路に含まれている前記第
１、第２及び第３の目標相電圧波形を形成するための目
標相電圧波形形成手段が、３相の正弦波電圧ea、eb、ec
を発生する３相正弦波電圧発生回路７と、前記３相の正
弦波電圧ea、eb、ecの正の３相半波整流電圧e3を得るた
めの３相半波整流電圧形成手段24と、前記直流電源１の
電圧Ｅの1/2の電圧E/2を発生する電圧発生手段1aと、前
記電圧Ｅの1/2の電圧E/2から前記３相半波整流電圧e3を
減算して前記３相半波整流電圧の反転波形電圧e4を形成
する減算手段25と、前記３相正弦波電圧発生回路７から
発生した第１の相の正弦波電圧eaに前記反転波形電圧e4
を加算してπ/6から５π/6の区間のみが平坦となる電圧
波形e0aを前記第１相の目標相電圧波形として出力する
第１の加算手段26aと、前記３相正弦波電圧発生回路７
から発生した第２の相の正弦波電圧ebに前記反転波形電
圧e4を加算して、前記第１の目標相電圧波形と同一の波
形を有して前記第１の目標相電圧波形に対して２π/3の
位相差を有する電圧波形e0bを前記第２の目標相電圧波
形として出力する第２の加算手段26bと、前記３相正弦
波電圧発生回路７から発生した第３の正弦波電圧ecに前
記反転波形電圧e4を加算して、前記第１の目標相電圧波
形と同一の波形を有して前記第１の目標相電圧波形に対
して４π/3の位相差を有する電圧波形e0cを前記第３の
目標相電圧波形として出力する第３の加算手段26cとか
ら成ることを特徴とする３相静止型電力変換器に係わる
ものである。
の符号を参照して説明すると、直流電源１の直流電圧を
３相交流電圧に変換するための交換用スイッチング素子
S1〜S6の３相ブリッジ回路と、前記３相ブリッジ回路か
ら３相の近似正弦波線間電圧を得るために第１、第２及
び第３の目標相電圧波形を形成し、前記第１、第２及び
第３の目標相電圧波形に対して平均値的に近似する３相
の相電圧波形が得られるように前記変換用スイッチング
素子S1〜S6を制御する制御回路とから成る３相静止型電
力変換器において、前記制御回路に含まれている前記第
１、第２及び第３の目標相電圧波形を形成するための目
標相電圧波形形成手段が、３相の正弦波電圧ea、eb、ec
を発生する３相正弦波電圧発生回路７と、前記３相の正
弦波電圧ea、eb、ecの正の３相半波整流電圧e3を得るた
めの３相半波整流電圧形成手段24と、前記直流電源１の
電圧Ｅの1/2の電圧E/2を発生する電圧発生手段1aと、前
記電圧Ｅの1/2の電圧E/2から前記３相半波整流電圧e3を
減算して前記３相半波整流電圧の反転波形電圧e4を形成
する減算手段25と、前記３相正弦波電圧発生回路７から
発生した第１の相の正弦波電圧eaに前記反転波形電圧e4
を加算してπ/6から５π/6の区間のみが平坦となる電圧
波形e0aを前記第１相の目標相電圧波形として出力する
第１の加算手段26aと、前記３相正弦波電圧発生回路７
から発生した第２の相の正弦波電圧ebに前記反転波形電
圧e4を加算して、前記第１の目標相電圧波形と同一の波
形を有して前記第１の目標相電圧波形に対して２π/3の
位相差を有する電圧波形e0bを前記第２の目標相電圧波
形として出力する第２の加算手段26bと、前記３相正弦
波電圧発生回路７から発生した第３の正弦波電圧ecに前
記反転波形電圧e4を加算して、前記第１の目標相電圧波
形と同一の波形を有して前記第１の目標相電圧波形に対
して４π/3の位相差を有する電圧波形e0cを前記第３の
目標相電圧波形として出力する第３の加算手段26cとか
ら成ることを特徴とする３相静止型電力変換器に係わる
ものである。
なお、特許請求の範囲の第２項に記載のように目標電圧
波形を７π/6から11π６の区間に平坦部分を有するよう
に形成することができる。
波形を７π/6から11π６の区間に平坦部分を有するよう
に形成することができる。
なお、本発明における３相半波整流電圧形成手段は実施
例の整流回路24又は24aに対応し、E/2又は−E/2電圧発
生手段は実施例の電源1a又は1bに対応し、減算手段は減
算回路25又は25aに対応し、第１、第２及び第３の加算
手段は加算器26a、26b、26cに対応する。
例の整流回路24又は24aに対応し、E/2又は−E/2電圧発
生手段は実施例の電源1a又は1bに対応し、減算手段は減
算回路25又は25aに対応し、第１、第２及び第３の加算
手段は加算器26a、26b、26cに対応する。
発明の作用効果 本発明は次の作用効果を有する。
（イ） 本願の第１番目の発明における目標相電圧波形
e0a、e0b、e0cは正の半波の区間内のみに４π/6即ち120
度の幅の平坦部分を有し、負の半波の区間には平坦部分
を有さない。第２番目の発明における目標相電圧波形は
負の半波の区間内のみに４π/6即ち120度幅の平坦部分
を有し、正の半波の区間には平坦部分を有さない。この
平坦部分はスイッチング素子S1〜S6をオン・オフするこ
とが不要な期間である。従来の方式では正の半波と負の
半波との両方に平坦部分を設けたので、２π区間中に平
坦部分から非平坦部分（正弦波部分）への切換が４回生
じる。これに対し、本発明では平坦部分が正又は負の半
波内にまとめて設けられたので平坦部分から非平坦部分
への切換が２回生じるのみであり、２π区間中のスイッ
チング素子S1〜S6のスイッチング回数を従来よりも減ら
すことができ、電力損失の低減が可能になる。なお、目
標相電圧波形の正の半波と負の半波とを異なる波形とし
ても、本発明で特定された波形とすれば近似正弦波の線
間電圧を得ることができる。
e0a、e0b、e0cは正の半波の区間内のみに４π/6即ち120
度の幅の平坦部分を有し、負の半波の区間には平坦部分
を有さない。第２番目の発明における目標相電圧波形は
負の半波の区間内のみに４π/6即ち120度幅の平坦部分
を有し、正の半波の区間には平坦部分を有さない。この
平坦部分はスイッチング素子S1〜S6をオン・オフするこ
とが不要な期間である。従来の方式では正の半波と負の
半波との両方に平坦部分を設けたので、２π区間中に平
坦部分から非平坦部分（正弦波部分）への切換が４回生
じる。これに対し、本発明では平坦部分が正又は負の半
波内にまとめて設けられたので平坦部分から非平坦部分
への切換が２回生じるのみであり、２π区間中のスイッ
チング素子S1〜S6のスイッチング回数を従来よりも減ら
すことができ、電力損失の低減が可能になる。なお、目
標相電圧波形の正の半波と負の半波とを異なる波形とし
ても、本発明で特定された波形とすれば近似正弦波の線
間電圧を得ることができる。
（ロ） 本願の第１及び第２番目の発明に従って目標相
電圧波形を形成すると、正又は負の半波内のみに平坦部
分を有する波形を容易に得ることができる。
電圧波形を形成すると、正又は負の半波内のみに平坦部
分を有する波形を容易に得ることができる。
実施例 第１図は本発明の第１の実施例に係わるパルス幅変調方
式の３相インバータを示す。この３相インバータは、直
流電源（１）と、６つのスイツチングトランジスタS1、
S2、S3、S4、S5、S6を３相ブリツジ接続した逆変換器
（２）と、各相の制御回路（３）、（４）、（５）とか
ら成り、直流電源（１）の電圧を、逆変換器（２）によ
つて平均値的に近似な正弦波に変換して３相交流モータ
等の負荷（６）に供給するように構成されている。
式の３相インバータを示す。この３相インバータは、直
流電源（１）と、６つのスイツチングトランジスタS1、
S2、S3、S4、S5、S6を３相ブリツジ接続した逆変換器
（２）と、各相の制御回路（３）、（４）、（５）とか
ら成り、直流電源（１）の電圧を、逆変換器（２）によ
つて平均値的に近似な正弦波に変換して３相交流モータ
等の負荷（６）に供給するように構成されている。
パルス幅変調制御回路（３）（４）（５）は実質的に同
一構成であるので、第１相の制御回路（３）について説
明する。（7a）は目標正弦波電圧発生回路であり、逆変
換器（２）が目標とする出力線間電圧波形として例えば
第３図（ａ）に示す正弦波eaを発生するものである。
一構成であるので、第１相の制御回路（３）について説
明する。（7a）は目標正弦波電圧発生回路であり、逆変
換器（２）が目標とする出力線間電圧波形として例えば
第３図（ａ）に示す正弦波eaを発生するものである。
（９）は目標相電圧波形発生回路であり、第３図（ａ）
の目標正弦波eaに基づいて第３図（ｄ）に示す目標相電
圧e0aを形成する回路である。この第３図（ｄ）の波形e
0aは、第１相のスイツチングトランジスタS1、S2をPWM
制御するための目標信号であり、スイツチングトランジ
スタS1、S2は第３図（ｄ）の波形が得られるようにオン
・オフ制御される。第３図（ｄ）の波形の形成方法の詳
細は後述する。
の目標正弦波eaに基づいて第３図（ｄ）に示す目標相電
圧e0aを形成する回路である。この第３図（ｄ）の波形e
0aは、第１相のスイツチングトランジスタS1、S2をPWM
制御するための目標信号であり、スイツチングトランジ
スタS1、S2は第３図（ｄ）の波形が得られるようにオン
・オフ制御される。第３図（ｄ）の波形の形成方法の詳
細は後述する。
（10）は三角波電圧発生回路であり、第７図（ａ）に示
す三角波電圧（10a）を発生する。（11）は比較回路で
あり、第７図（ａ）の目標相電圧波形e0aと三角波電圧
（10a）とを比較し、第７図（ｂ）のパルス幅変調制御
信号を形成する電圧コンパレータから成る。比較回路
（11）から得られる第７図（ｂ）のパルス幅変調制御信
号はライン（12）によつてトランジスタS1のベースに供
給され、また、NOT回路（13）で反転された制御信号は
ライン（14）によつてトランジスタS2のベースに供給さ
れる。第２及び第３相の制御回路（４）（５）において
も同様なパルス幅変調制御信号が形成され、ライン（1
5）（16）（17）（18）によつてトランジスタS3〜S6の
ベースにそれぞれ供給される。
す三角波電圧（10a）を発生する。（11）は比較回路で
あり、第７図（ａ）の目標相電圧波形e0aと三角波電圧
（10a）とを比較し、第７図（ｂ）のパルス幅変調制御
信号を形成する電圧コンパレータから成る。比較回路
（11）から得られる第７図（ｂ）のパルス幅変調制御信
号はライン（12）によつてトランジスタS1のベースに供
給され、また、NOT回路（13）で反転された制御信号は
ライン（14）によつてトランジスタS2のベースに供給さ
れる。第２及び第３相の制御回路（４）（５）において
も同様なパルス幅変調制御信号が形成され、ライン（1
5）（16）（17）（18）によつてトランジスタS3〜S6の
ベースにそれぞれ供給される。
第３図（ｄ）に示す第１、第２、第３相の目標相電圧波
形e0a、e0b、e0cが得られるようにパルス幅変調された
制御信号を、各制御回路（３）（４）（５）からスイツ
チングトランジスタS1〜S6に加えると、逆変換器（２）
の出力ライン（19）（20）（21）の各線間に平均値が正
弦波に近似する波形が得られる。例えば、第１相ライン
（19）と第２相ライン（20）との間には、第３図（ａ）
の波形eaを だけ位相を進め且つ にした波形に近似するパルス幅変調された出力電圧が得
られる。
形e0a、e0b、e0cが得られるようにパルス幅変調された
制御信号を、各制御回路（３）（４）（５）からスイツ
チングトランジスタS1〜S6に加えると、逆変換器（２）
の出力ライン（19）（20）（21）の各線間に平均値が正
弦波に近似する波形が得られる。例えば、第１相ライン
（19）と第２相ライン（20）との間には、第３図（ａ）
の波形eaを だけ位相を進め且つ にした波形に近似するパルス幅変調された出力電圧が得
られる。
第２図は第３図の目標相電圧波形e0a、e0b、e0cを形成
するための回路を示す。（7a）、（7b）、（7c）は第
１、第２、及び第３相の目標正弦波電圧発生回路であ
り、 ea＝Asinωｔ、 の３相の正弦波を発生する。なお、振幅Ａは電圧制御に
基づいて種々の値をとる。
するための回路を示す。（7a）、（7b）、（7c）は第
１、第２、及び第３相の目標正弦波電圧発生回路であ
り、 ea＝Asinωｔ、 の３相の正弦波を発生する。なお、振幅Ａは電圧制御に
基づいて種々の値をとる。
（22a）、（22b）、（22c）はダイオードから成る各相
の半波整流回路であり、目標正弦波電圧発生回路（7a）
（7b）（7c）から得られる正弦波をそれぞれ半波整流す
る。（23）は加算回路であり、各相の半波整流回路（22
a）（22b）（22c）の出力を加算して第３図（ｂ）の３
相半波整流波形e3を得るために整流回路（22a）（22b）
（22c）の出力ラインをワイヤでOR接続した部分であ
る。従つて、整流回路（22a）（22b）（22c）と加算回
路（23）とから成る点線で囲んで示す部分は、３相半波
整流回路（24）である。なおe3は３相半波整流出力であ
るので、正弦波eaの３倍の周波数成分を含む。
の半波整流回路であり、目標正弦波電圧発生回路（7a）
（7b）（7c）から得られる正弦波をそれぞれ半波整流す
る。（23）は加算回路であり、各相の半波整流回路（22
a）（22b）（22c）の出力を加算して第３図（ｂ）の３
相半波整流波形e3を得るために整流回路（22a）（22b）
（22c）の出力ラインをワイヤでOR接続した部分であ
る。従つて、整流回路（22a）（22b）（22c）と加算回
路（23）とから成る点線で囲んで示す部分は、３相半波
整流回路（24）である。なおe3は３相半波整流出力であ
るので、正弦波eaの３倍の周波数成分を含む。
（25）は減算回路であり、第１図に示した直流電源
（１）の電圧 に対応する電源（1a）から供給される電圧 から３相半波整流電圧e3を減算して、第３図（ｃ）に示
す電圧波形e4を得る回路である。なお、e4は、３相半波
整流波形e3に対応しているので、基本正弦波eaの３倍の
周波数成分を含む。
（１）の電圧 に対応する電源（1a）から供給される電圧 から３相半波整流電圧e3を減算して、第３図（ｃ）に示
す電圧波形e4を得る回路である。なお、e4は、３相半波
整流波形e3に対応しているので、基本正弦波eaの３倍の
周波数成分を含む。
（26a）（26b）（26c）は、目標正弦波電圧ea、eb、ec
に、減算回路（25）から得られる波形e4を重畳し、第３
図（ｄ）に示す目標相電圧波形e0a、e0b、e0cを形成す
る回路である。第３図（ａ）の正弦波ea、eb、ecに第３
図（ｃ）の波形e4を重畳すれば、第３図（ｄ）から明ら
かな如く、第１相の波形e0aにおいては、 が のレベルを有して平坦になる。波形e0b、e0cにおいて
も、 シフトした領域に平坦な部分を有する。この結果、波形
e0a、e0b、e0cに平均値的に近似する相電圧をパルス幅
変調で得る場合に、各相の波形の でスイツチング素子をオン・オフ動作させることが不要
になり、スイツチング損失が低減する。
に、減算回路（25）から得られる波形e4を重畳し、第３
図（ｄ）に示す目標相電圧波形e0a、e0b、e0cを形成す
る回路である。第３図（ａ）の正弦波ea、eb、ecに第３
図（ｃ）の波形e4を重畳すれば、第３図（ｄ）から明ら
かな如く、第１相の波形e0aにおいては、 が のレベルを有して平坦になる。波形e0b、e0cにおいて
も、 シフトした領域に平坦な部分を有する。この結果、波形
e0a、e0b、e0cに平均値的に近似する相電圧をパルス幅
変調で得る場合に、各相の波形の でスイツチング素子をオン・オフ動作させることが不要
になり、スイツチング損失が低減する。
次に、第３図（ａ）に示す正弦波eaと第３図（ｄ）の目
標相電圧波形e0aとの関係について説明する。第３図
（ｃ）の波形e4は、次式で表わされる。
標相電圧波形e0aとの関係について説明する。第３図
（ｃ）の波形e4は、次式で表わされる。
但し、ωは２πｆ、ｆは正弦波ea、eb、ecの周波数、 は波形e4の直流分、ｎは整数、Anは各高調波成分の振幅
である。この式から明らかな如く、波形e4はｆ成分を含
まず、３倍の周波数成分（3f）のみにより構成されてい
る。
である。この式から明らかな如く、波形e4はｆ成分を含
まず、３倍の周波数成分（3f）のみにより構成されてい
る。
正弦波eaと第３図（ｃ）の波形e4とを合成した波形e0a
は次式で表わされる。
は次式で表わされる。
この式に基づき、 の区間の電圧値は となる。つまり、波形の１周期（２π）中の1/3は平坦
部分が生じる。
部分が生じる。
目標相電圧波形e0a、e0b、e0cが、第３図（ｄ）に示す
如く歪み波であつても、３相交流の特徴により、各相の
電圧波形が、対称波であり、1/3周期 ずつ遅れて全く同一波形を持つている場合、線間電圧波
形には３の倍数系列の高調波は含まれない。同様に直流
分は各相等しい値となるため、やはり線間電圧には表わ
れない。つまり第３図（ｄ）に示す目標相電圧波形e
0a、e0b、e0cが得られるように逆変換器（２）をパルス
幅変調制御しても、負荷に印加される線間電圧波形は、
第３図（ａ）の正弦波ea、eb、ecを したものを だけ位相シフトしたものと平均値的に等価なものとな
る。
如く歪み波であつても、３相交流の特徴により、各相の
電圧波形が、対称波であり、1/3周期 ずつ遅れて全く同一波形を持つている場合、線間電圧波
形には３の倍数系列の高調波は含まれない。同様に直流
分は各相等しい値となるため、やはり線間電圧には表わ
れない。つまり第３図（ｄ）に示す目標相電圧波形e
0a、e0b、e0cが得られるように逆変換器（２）をパルス
幅変調制御しても、負荷に印加される線間電圧波形は、
第３図（ａ）の正弦波ea、eb、ecを したものを だけ位相シフトしたものと平均値的に等価なものとな
る。
第３図は正弦波ea、eb、ecの振幅Ａを を満足するように設定した場合であるが、振幅Ａを異な
る値に設定しても全く同様な作用効果が得られる。第４
図は振幅Ａを とした場合を示し、第５図は振幅Ａを とした場合を示し、第６図は振幅Ａを とした場合を示す。なお、第４図〜第６図の（ｄ）に
は、第１相の目標相電圧波形e0aのみが示され、第２及
び第３相の波形は示されていないが、 シフトした位置に同様に表われる。
る値に設定しても全く同様な作用効果が得られる。第４
図は振幅Ａを とした場合を示し、第５図は振幅Ａを とした場合を示し、第６図は振幅Ａを とした場合を示す。なお、第４図〜第６図の（ｄ）に
は、第１相の目標相電圧波形e0aのみが示され、第２及
び第３相の波形は示されていないが、 シフトした位置に同様に表われる。
第６図（ａ）から明らかな如く、本方式によれば、仮想
相電圧を示す正弦波ea、eb、ecの振幅Ａを電源電圧 以上の にすることが出来る。仮想相電圧を電源電圧 の にすることが出来れば、線間電圧もこれに応じて高くな
る。即ち、従来の制御方式で正弦波出力を得る場合に
は、相電圧の振幅を第４図（ａ）に示す よりも大きくすることが不可能であつたが、本発明の方
式によれば、相電圧を第４図の場合に比較して にすることが出来、結局、最大出力電圧を約15％上げる
ことが出来る。
相電圧を示す正弦波ea、eb、ecの振幅Ａを電源電圧 以上の にすることが出来る。仮想相電圧を電源電圧 の にすることが出来れば、線間電圧もこれに応じて高くな
る。即ち、従来の制御方式で正弦波出力を得る場合に
は、相電圧の振幅を第４図（ａ）に示す よりも大きくすることが不可能であつたが、本発明の方
式によれば、相電圧を第４図の場合に比較して にすることが出来、結局、最大出力電圧を約15％上げる
ことが出来る。
このように振幅Ａを にしても、第６図（ｄ）の波形e0aは、第３図（ｄ）の
波形e0aと同一条件を満足しているので、高調波成分の
増大は生じない。また、平坦部分も に得られる。
波形e0aと同一条件を満足しているので、高調波成分の
増大は生じない。また、平坦部分も に得られる。
次に本発明の第２の実施例を示す第８図について述べ
る。但し、第１図〜第７図の第１の実施例と共通する部
分には、同一の符号を付してその説明を省略する。第８
図の方式においても、目標正弦波電圧発生回路（7a）か
ら第３図（ａ）の波形eaを発生させ、目標相電圧波形発
生回路（９）から第３図（ｄ）の波形e0aを発生させ
る。
る。但し、第１図〜第７図の第１の実施例と共通する部
分には、同一の符号を付してその説明を省略する。第８
図の方式においても、目標正弦波電圧発生回路（7a）か
ら第３図（ａ）の波形eaを発生させ、目標相電圧波形発
生回路（９）から第３図（ｄ）の波形e0aを発生させ
る。
一方、ライン（19）からパルス幅変調の相電圧eAを検出
し、これをフイルタ（30）に入力させる。フイルタ（3
0）は、平均値電圧発生回路を構成するものであり、ラ
イン（19）から第７図（ｂ）と同様な状態で得られるパ
ルス幅変調出力電圧eAの平均値電圧Ａ（第７図の波形
e0aにほぼ一致する波形）を得るものである。（31）は
電圧比較回路であり、フイルタ（30）から得られる平均
値電圧ａと目標相電圧波形発生回路（９）から得られ
る第３図（ｄ）に示す目標相電圧波形e0aとを比較し、
その差に対応した出力を得るものである。
し、これをフイルタ（30）に入力させる。フイルタ（3
0）は、平均値電圧発生回路を構成するものであり、ラ
イン（19）から第７図（ｂ）と同様な状態で得られるパ
ルス幅変調出力電圧eAの平均値電圧Ａ（第７図の波形
e0aにほぼ一致する波形）を得るものである。（31）は
電圧比較回路であり、フイルタ（30）から得られる平均
値電圧ａと目標相電圧波形発生回路（９）から得られ
る第３図（ｄ）に示す目標相電圧波形e0aとを比較し、
その差に対応した出力を得るものである。
（31a）はシユミツトトリガ回路であり、上側トリガレ
ベルVT1と下側トリガレベルVT2とのヒステリシス特性を
有して出力電圧を得るものである。即ち、比較回路（3
1）から得られるＡ−e0aが上側トリガレベルVT1より
も大きくなつたときに低レベル出力を発生し、Ａ−e0
aが下側トリガレベルVT2よりも小さくなつた時に高レベ
ル出力を発生する回路である。なお、比較回路（31とシ
ユミツトトリガ回路（31a）とは、一体構成のICとして
も差支えない。
ベルVT1と下側トリガレベルVT2とのヒステリシス特性を
有して出力電圧を得るものである。即ち、比較回路（3
1）から得られるＡ−e0aが上側トリガレベルVT1より
も大きくなつたときに低レベル出力を発生し、Ａ−e0
aが下側トリガレベルVT2よりも小さくなつた時に高レベ
ル出力を発生する回路である。なお、比較回路（31とシ
ユミツトトリガ回路（31a）とは、一体構成のICとして
も差支えない。
（32）はトランジスタベース駆動回路であつて、シユミ
ツトトリガ回路（31a）の高レベル出力に基づいてトラ
ンジスタS1とオフ制御し、逆にトランジスタS2をオン制
御し、またシユミツトトリガ回路（31a）の低レベル出
力に基づいてトランジスタS1をオン制御し、逆にトラン
ジスタS2をオフ制御するパルスを発生する回路である。
ツトトリガ回路（31a）の高レベル出力に基づいてトラ
ンジスタS1とオフ制御し、逆にトランジスタS2をオン制
御し、またシユミツトトリガ回路（31a）の低レベル出
力に基づいてトランジスタS1をオン制御し、逆にトラン
ジスタS2をオフ制御するパルスを発生する回路である。
第８図の回路で、逆変換器（２）の第１相出力ライン
（19）から第７図（ｂ）に示すようなパルス幅変調出力
電圧eAが検出されたとすれば、これがフイルタ（30）で
平均値化され、波形e0aに近似する平均値電圧Ａとな
る。比較回路（31）は、平均値電圧Ａと目標相電圧波
形e0aとを比較し、その差に対応した電圧を発生する。
この差の電圧がシユミツトトリガ回路（31a）のヒステ
リシス値以上になると、出力状態が反転する。もし、検
出された平均値電圧Ａが目標相電圧波形e0aよりも高
いと、出力振幅を下げるために、トランジスタS1がオフ
制御される。逆に平均値電圧Ａが目標相電圧波形e0a
よりも低い場合には、出力振幅を高めるためにトランジ
スタS1がオン制御される。
（19）から第７図（ｂ）に示すようなパルス幅変調出力
電圧eAが検出されたとすれば、これがフイルタ（30）で
平均値化され、波形e0aに近似する平均値電圧Ａとな
る。比較回路（31）は、平均値電圧Ａと目標相電圧波
形e0aとを比較し、その差に対応した電圧を発生する。
この差の電圧がシユミツトトリガ回路（31a）のヒステ
リシス値以上になると、出力状態が反転する。もし、検
出された平均値電圧Ａが目標相電圧波形e0aよりも高
いと、出力振幅を下げるために、トランジスタS1がオフ
制御される。逆に平均値電圧Ａが目標相電圧波形e0a
よりも低い場合には、出力振幅を高めるためにトランジ
スタS1がオン制御される。
以上、第１相の制御回路（３）に基づく制御について述
べたが、第２相及び第３相制御回路（４）（５）でも同
様な制御がなされる。今、第２相の検出電圧をeB、その
平均値電圧Ｂ、その目標相電圧をe0b、第３相の検出
電圧をec、その平均値電圧をＣ、その目標相電圧をe0
cとすれば、次のような制御となる。Ｂ −e0b＞VT1の条件で、トランジスタS3がオフ、S4が
オンとなり、Ｂ−e0b＜VT2の条件で、トランジスタS3
がオン、S4がオフとなる。
べたが、第２相及び第３相制御回路（４）（５）でも同
様な制御がなされる。今、第２相の検出電圧をeB、その
平均値電圧Ｂ、その目標相電圧をe0b、第３相の検出
電圧をec、その平均値電圧をＣ、その目標相電圧をe0
cとすれば、次のような制御となる。Ｂ −e0b＞VT1の条件で、トランジスタS3がオフ、S4が
オンとなり、Ｂ−e0b＜VT2の条件で、トランジスタS3
がオン、S4がオフとなる。
一方Ｃ−e0c＞VT1の条件で、トランジスタS5がオフ、
S6がオンとなり、Ｃ−e0c＜VT2の条件で、トランジス
タS5がオン、S6がオフとなる。
S6がオンとなり、Ｃ−e0c＜VT2の条件で、トランジス
タS5がオン、S6がオフとなる。
第１相も上記と同様な形式で示すと、Ａ−e0a＞VT1の
条件で、トランジスタS1がオフ、S2がオンとなり、Ａ
−e0a＜VT2の条件で、トランジスタS1がオン、S2がオフ
となる。
条件で、トランジスタS1がオフ、S2がオンとなり、Ａ
−e0a＜VT2の条件で、トランジスタS1がオン、S2がオフ
となる。
第８図に示す回路によつて、逆変換器（２）の出力相電
圧が第３図（ｄ）に示す目標相電圧波形e0aとなるよう
に制御しても、出力線間電圧を正弦波にすることが出来
る。また、波形e0a、e0b、e0cが平坦部分を有するの
で、スイツチング回数を減らすことが出来る。
圧が第３図（ｄ）に示す目標相電圧波形e0aとなるよう
に制御しても、出力線間電圧を正弦波にすることが出来
る。また、波形e0a、e0b、e0cが平坦部分を有するの
で、スイツチング回数を減らすことが出来る。
第９図及び第10図は本発明の第３の実施例を示す。この
実施例の基本回路は第１図と同一であり、第３図〜第６
図に示した目標相電圧波形e0a、e0b、e0cの形成方法の
みが異なつている。第９図では負の３相半波整流回路
（24a）が設けられ、第３図（ｂ）に示す負の３相半波
整流波形e5を得ている。しかる後、減算回路（25a）で
は、電源（1b）から得られる負の電圧 と第３図（ｂ）の波形e5との減算 が行われ、第３図（ｃ）の波形e6が形成される。即ち、
e4の場合と同様に次式に従う波形が形成される。
実施例の基本回路は第１図と同一であり、第３図〜第６
図に示した目標相電圧波形e0a、e0b、e0cの形成方法の
みが異なつている。第９図では負の３相半波整流回路
（24a）が設けられ、第３図（ｂ）に示す負の３相半波
整流波形e5を得ている。しかる後、減算回路（25a）で
は、電源（1b）から得られる負の電圧 と第３図（ｂ）の波形e5との減算 が行われ、第３図（ｃ）の波形e6が形成される。即ち、
e4の場合と同様に次式に従う波形が形成される。
そして、この波形e6が加算回路（26a）（26b）（26c）
で、各相の正弦波ea、eb、ecに加算される。この結果、
第10図に示す目標相電圧波形e0aが得られる。なお、こ
の波形e0aは第２図の場合と同様に次式で示される。
で、各相の正弦波ea、eb、ecに加算される。この結果、
第10図に示す目標相電圧波形e0aが得られる。なお、こ
の波形e0aは第２図の場合と同様に次式で示される。
第10図の波形は、第３図（ｄ）の波形の極性を反転した
波形であるので、全く同様な作用効果が得られる。な
お、正弦波ea、eb、ecの振幅Ａが、第４図、第５図、第
６図のように変化した場合には、e5、e6が各図に示すよ
うに変化し、第４図〜第６図（ｄ）の波形e0aの極性を
反対にした状態の目標相相電圧波形が得られる。また、
第９図の回路は第８図の目標相電圧発生回路（９）にも
適用可能である。
波形であるので、全く同様な作用効果が得られる。な
お、正弦波ea、eb、ecの振幅Ａが、第４図、第５図、第
６図のように変化した場合には、e5、e6が各図に示すよ
うに変化し、第４図〜第６図（ｄ）の波形e0aの極性を
反対にした状態の目標相相電圧波形が得られる。また、
第９図の回路は第８図の目標相電圧発生回路（９）にも
適用可能である。
変形例 本発明は上述の実施例に限定されるものでなく、例え
ば、次の変形例が可能なものである。
ば、次の変形例が可能なものである。
（Ａ） 第３図（ｄ）等に示す目標相電圧波形e0a、e
0b、e0cをアナログ的に形成せずに、デジタル回路を利
用して形成してもよい。
0b、e0cをアナログ的に形成せずに、デジタル回路を利
用して形成してもよい。
（Ｂ） 第８図のフイルタ（30）を平均値を示すデジタ
ル信号を発生する回路とし、目標相電圧波形発生回路
（９）もデジタル信号が発生するように構成し、両者を
デジタル比較するようにしてもよい。
ル信号を発生する回路とし、目標相電圧波形発生回路
（９）もデジタル信号が発生するように構成し、両者を
デジタル比較するようにしてもよい。
第１図は本発明の第１の実施例に係わる３相インバータ
を示す回路図、第２図は目標相電圧波形発生回路を示す
ブロツク図、第３図、第４図、第５図、第６図、及び第
７図は、第１図及び第２図の各部の状態を示す波形図で
ある。 第８図は本発明の第２の実施例に係わる３相インバータ
を示す回路図である。 第９図は本発明の第３の実施例に係わる目標相電圧波形
発生回路を示すブロツク図、第10図は第９図の回路で形
成した目標相電圧波形を示す波形図である。 （１）……直流電源、（２）……逆変換器、（３）
（４）（５）……制御回路、（７）……目標正弦波電圧
発生回路、（９）……目標相電圧波形発生回路。
を示す回路図、第２図は目標相電圧波形発生回路を示す
ブロツク図、第３図、第４図、第５図、第６図、及び第
７図は、第１図及び第２図の各部の状態を示す波形図で
ある。 第８図は本発明の第２の実施例に係わる３相インバータ
を示す回路図である。 第９図は本発明の第３の実施例に係わる目標相電圧波形
発生回路を示すブロツク図、第10図は第９図の回路で形
成した目標相電圧波形を示す波形図である。 （１）……直流電源、（２）……逆変換器、（３）
（４）（５）……制御回路、（７）……目標正弦波電圧
発生回路、（９）……目標相電圧波形発生回路。
Claims (2)
- 【請求項１】直流電源（１）の直流電圧を３相交流電圧
に変換するための交換用スイッチング素子（S1〜S6）の
３相ブリッジ回路と、前記３相ブリッジ回路から３相の
近似正弦波線間電圧を得るために第１、第２及び第３の
目標相電圧波形を形成し、前記第１、第２及び第３の目
標相電圧波形に対して平均値的に近似する３相の相電圧
波形が得られるように前記変換用スイッチング素子（S1
〜S6）を制御する制御回路とから成る３相静止型電力変
換器において、 前記制御回路に含まれている前記第１、第２及び第３の
目標相電圧波形を形成するための目標相電圧波形形成手
段が、 ３相の正弦波電圧（ea、eb、ec）を発生する３相正弦波
電圧発生回路（７）と、 前記３相の正弦波電圧（ea、eb、ec）の正の３相半波整
流電圧（e3）を得るための３相半波整流電圧形成手段
（24）と、 前記直流電源（１）の電圧Ｅの1/2の電圧E/2を発生する
電圧発生手段（1a）と、 前記電圧Ｅの1/2の電圧E/2から前記３相半波整流電圧
（e3）を減算して前記３相半波整流電圧の反転波形電圧
（e4）を形成する減算手段（25）と、 前記３相正弦波電圧発生回路（７）から発生した第１の
相の正弦波電圧（ea）に前記反転波形電圧（e4）を加算
してπ/6から５π/6の区間のみが平坦となる電圧波形
（e0a）を前記第１の目標相電圧波形として出力する第
１の加算手段（26a）と、 前記３相正弦波電圧発生回路（７）から発生した第２の
相の正弦波電圧（eb）に前記反転波形電圧（e4）を加算
して、前記第１の目標相電圧波形と同一の波形を有して
前記第１の目標相電圧波形に対して２π/3の位相差を有
する電圧波形（e0b）を前記第２の目標相電圧波形とし
て出力する第２の加算手段（26b）と、 前記３相正弦波電圧発生回路（７）から発生した第３の
相の正弦波電圧（ec）に前記反転波形電圧（e4）を加算
して、前記第１の目標相電圧波形と同一の波形を有して
前記第１の目標相電圧波形に対して４π/3の位相差を有
する電圧波形（e0c）を前記第３の目標相電圧波形とし
て出力する第３の加算手段（26c）と から成ることを特徴とする３相静止型電力変換器。 - 【請求項２】直流電源（１）の直流電圧を３相交流電圧
に変換するための交換用スイッチング素子（S1〜S6）の
３相ブリッジ回路と、前記３相ブリッジ回路から３相の
近似正弦波線間電圧を得るために第１、第２及び第３の
目標相電圧波形を形成し、前記第１、第２及び第３の目
標相電圧波形に対して平均値的に近似する３相の相電圧
波形が得られるように前記変換用スイッチング素子（S1
〜S6）を制御する制御回路とから成る３相静止型電力変
換器において、 前記制御回路に含まれている前記第１、第２及び第３の
目標相電圧波形を形成するための目標相電圧波形形成手
段が、 ３相の正弦波電圧（ea、eb、ec）を発生する３相正弦波
電圧発生回路（７）と、 前記３相の正弦波電圧（ea、eb、ec）の負の３相半波整
流電圧（e5）を得るための３相半波整流電圧形成手段
（24a）と、 前記直流電源（１）の電圧Ｅの1/2の負電圧−E/2を発生
する電圧発生手段（1b）と、 前記電圧Ｅの1/2の負電圧−E/2から前記負の３相半波整
流電圧（e5）を減算して前記３相半波整流電圧の反転波
形電圧（e6）を形成する減算手段（25a）と、 前記３相正弦波電圧発生回路（７）から発生した第１の
相の正弦波電圧（ea）に前記反転波形電圧（e6）を加算
して７π/6から11π/6の区間のみが平坦となる電圧波形
（e0a）の前記第１の目標相電圧波形として出力する第
１の加算手段（26a）と、 前記３相正弦波電圧発生回路（７）から発生した第２の
相の正弦波電圧（eb）に前記反転波形電圧（e6）を加算
して、前記第１の目標相電圧波形と同一の波形を有して
前記第１の目標相電圧波形に対して２π/3の位相差を有
する電圧波形（e0b）を前記第２の目標相電圧波形とし
て出力する第２の加算手段（26b）と、 前記３相正弦波電圧発生回路（７）から発生した第３の
相の正弦波電圧（ec）に前記反転波形電圧（e6）を加算
して、前記第１の目標相電圧波形と同一の波形を有して
前記第１の目標相電圧波形に対して４π/3の位相差を有
する電圧波形（e0c）を前記第３の目標相電圧波形とし
て出力する第３の加算手段（26c）と から成ることを特徴とする３相静止型電力変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057720A JPH0720373B2 (ja) | 1984-03-26 | 1984-03-26 | ３相静止型電力変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057720A JPH0720373B2 (ja) | 1984-03-26 | 1984-03-26 | ３相静止型電力変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200772A JPS60200772A (ja) | 1985-10-11 |
| JPH0720373B2 true JPH0720373B2 (ja) | 1995-03-06 |
Family
ID=13063776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057720A Expired - Fee Related JPH0720373B2 (ja) | 1984-03-26 | 1984-03-26 | ３相静止型電力変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720373B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0815396B2 (ja) * | 1986-07-18 | 1996-02-14 | 株式会社安川電機 | 三相ｐｗｍインバ−タの制御装置 |
| JP2007135280A (ja) * | 2005-11-09 | 2007-05-31 | Doshisha | Ｌｃフィルタ付三相ｐｗｍインバータの制御方法、及び同方法に従って動作するインバータ装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115183A (en) * | 1980-02-14 | 1981-09-10 | Toshiba Corp | Controlling method for three-phase voltage type inverter |
| JPS579267A (en) * | 1980-06-17 | 1982-01-18 | Toshiba Corp | Controlling system for voltage type inverter |
| JPS60113667A (ja) * | 1983-11-22 | 1985-06-20 | Toshiba Corp | 電圧形インバ−タの制御方法 |
-
1984
- 1984-03-26 JP JP59057720A patent/JPH0720373B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 昭和５９年電気学会全国大会講演論文集〔６〕（昭５９−３−１０）Ｐ．５５５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60200772A (ja) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2884880B2 (ja) | 電力変換器の制御装置 | |
| JPH02307373A (ja) | インバータの制御装置 | |
| JP3455788B2 (ja) | 電力変換装置 | |
| JPH0720373B2 (ja) | ３相静止型電力変換器 | |
| JPH07131984A (ja) | 直流電源装置 | |
| JP3262160B2 (ja) | インバ−タの制御方法及びインバ−タ装置 | |
| JP3409039B2 (ja) | 電力変換装置の制御装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JP3371522B2 (ja) | Ｐｗｍ制御電圧形インバータ | |
| JP2001314086A (ja) | Ａｃ−ｄｃコンバータ | |
| JPH05176553A (ja) | 無停電電源装置のインバータ制御方法及び無停電電源装置 | |
| JP4448294B2 (ja) | 電力変換装置 | |
| JP6754022B1 (ja) | 電力変換装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JPH04172972A (ja) | Ｐｗｍ電力変換装置 | |
| JP2531682B2 (ja) | 電流形ｐｗｍコンバ―タの制御装置 | |
| JP3463169B2 (ja) | 電力変換装置 | |
| JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 | |
| JPS59139871A (ja) | ブリツジ形３相正弦波インバ−タのパルス幅変調方式 | |
| JPS6115670B2 (ja) | ||
| JP2924589B2 (ja) | 電力変換装置 | |
| JP2618086B2 (ja) | インバータ装置 | |
| JP3381590B2 (ja) | サイリスタ変換装置 | |
| JP3411995B2 (ja) | 電力変換装置 | |
| JPS6323752B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |