JPH07202711A - 量子化・逆量子化回路 - Google Patents
量子化・逆量子化回路Info
- Publication number
- JPH07202711A JPH07202711A JP33822093A JP33822093A JPH07202711A JP H07202711 A JPH07202711 A JP H07202711A JP 33822093 A JP33822093 A JP 33822093A JP 33822093 A JP33822093 A JP 33822093A JP H07202711 A JPH07202711 A JP H07202711A
- Authority
- JP
- Japan
- Prior art keywords
- output
- quantization
- storage means
- reciprocal
- inverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013139 quantization Methods 0.000 title claims abstract description 149
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000004606 Fillers/Extenders Substances 0.000 description 8
- 230000006835 compression Effects 0.000 description 7
- 238000007906 compression Methods 0.000 description 7
- 230000006837 decompression Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002844 continuous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
- H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/124—Quantisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Image Processing (AREA)
Abstract
(57)【要約】
【目的】 量子化・逆量子化回路の面積を小さくして、
小型化を図る。 【構成】 量子化実行時には、ＤＣＴ回路１から出力さ
れた信号がトライステートバッファ２を通って乗算器１
１に入力される。一方、量子化係数ＲＡＭ３１の出力に
応じて、逆数ＲＯＭ３３に記憶された自然数の逆数が選
択器３３に入力される。選択器３２に入力されたＬＤＩ
Ｒ信号”Ｌ”により、逆数ＲＯＭ３３に記憶された自然
数の逆数が選択されて乗算器１１に入力される。乗算器
１１では、ＤＣＴ回路１から出力された信号と量子化係
数の逆数とを掛け合わせて量子化して、ハフマン符号化
回路２０に出力する。逆量子化実行時には、量子化係数
ＲＡＭ３１の出力が選択器３２で選択され、乗算器１１
では、ハフマン復号化回路２０の出力信号と量子化係数
とを掛け合わせて逆量子化する。
小型化を図る。 【構成】 量子化実行時には、ＤＣＴ回路１から出力さ
れた信号がトライステートバッファ２を通って乗算器１
１に入力される。一方、量子化係数ＲＡＭ３１の出力に
応じて、逆数ＲＯＭ３３に記憶された自然数の逆数が選
択器３３に入力される。選択器３２に入力されたＬＤＩ
Ｒ信号”Ｌ”により、逆数ＲＯＭ３３に記憶された自然
数の逆数が選択されて乗算器１１に入力される。乗算器
１１では、ＤＣＴ回路１から出力された信号と量子化係
数の逆数とを掛け合わせて量子化して、ハフマン符号化
回路２０に出力する。逆量子化実行時には、量子化係数
ＲＡＭ３１の出力が選択器３２で選択され、乗算器１１
では、ハフマン復号化回路２０の出力信号と量子化係数
とを掛け合わせて逆量子化する。
Description
【０００１】
【産業上の利用分野】本発明は、画像圧縮・伸長装置等
における量子化・逆量子化回路に関するものである。
における量子化・逆量子化回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；インターナショナル スタンダード ディアイエ
ス(INTERNATIONAL STANDARD DIS) 、１０９１８−１
（米）"DIGITAL COMPRESSION AND CODING OF CONTINUOU
S-TONE STILL IMAGES PARTS1:REQUIRE MEBTS AND GUIDE
LINES"Ｐ．Ａ−７ 画像圧縮・伸長のアルゴリズムはＪＰＥＧ（Joint Pict
ure Expert Group）（Ｈ．２６１やＭＰＥＧも同様）に
よって、国際的に標準化がなされている。前記文献に記
載された勧告書では、量子化・逆量子化において用いら
れるアルゴリズムが記載されている。
例えば、次のような文献に記載されるものがあった。 文献；インターナショナル スタンダード ディアイエ
ス(INTERNATIONAL STANDARD DIS) 、１０９１８−１
（米）"DIGITAL COMPRESSION AND CODING OF CONTINUOU
S-TONE STILL IMAGES PARTS1:REQUIRE MEBTS AND GUIDE
LINES"Ｐ．Ａ−７ 画像圧縮・伸長のアルゴリズムはＪＰＥＧ（Joint Pict
ure Expert Group）（Ｈ．２６１やＭＰＥＧも同様）に
よって、国際的に標準化がなされている。前記文献に記
載された勧告書では、量子化・逆量子化において用いら
れるアルゴリズムが記載されている。
【０００３】図２は、前記文献の勧告に沿ってハードウ
ェア化した従来の画像圧縮・伸長装置の回路図である。
この画像圧縮・伸長装置は、画像を圧縮する離散的コサ
イン変換（以下は、ＤＣＴ変換と呼ぶ）とＤＣＴ変換さ
れた画像の伸長変換（以下、ＩＤＣＴと呼ぶ）をするＤ
ＣＴ／ＩＤＣＴ回路１を有する。ＤＣＴ／ＩＤＣＴ回路
１は、信号線Ｌ１により信号のパスを選択するトライス
テートバッファ２に接続されている。トライステートバ
ッファ２は、信号線ＬＩＮにより量子化処理又は逆量子
化処理をする量子化・逆量子化回路１０が接続されてい
る。量子化・逆量子化回路１０の出力側には、信号線Ｌ
ＯＵＴによりＤＣＴ／ＩＤＣＴ回路１及びハフマン符号
／復号回路２０が接続されている。ハフマン符号／復号
回路の２０の出力側には、信号線ＬＩＮにより量子化又
は逆量子化のパスを選択するトライステートバッファ２
１が接続されている。トライステートバッファ２１の出
力側には、信号線ＬＩＮにより量子化・逆量子化回路１
０が接続されている。量子化又は逆量子化を指示する信
号線ＬＤＩＲは、トライステートバッファ２１、インバ
ータ２２、及び量子化・逆量子化回路１０に接続されて
いる。インバータ２２の出力側には、信号線Ｌ２２によ
りトライステートバッファ２が接続されている。量子化
・逆量子化回路１０は、乗算器１１と除算器１２を有す
る。乗算器１１と除算器１２の一方の入力端子には信号
線ＬＩＮが接続されている。乗算器１１と除算器１２の
他方の入力端子は、信号線Ｌ１３により８×８の画素を
量子化又は逆量子化するための８ビットの量子化係数を
記憶する量子化係数ＲＡＭ１３に接続されている。乗算
器１１の出力側には、信号線Ｌ１１により選択器１４の
一方の入力端子が接続されている。除算器１２の出力側
には、信号線Ｌ１２により選択器１４の他方の入力端子
が接続されている。選択器１４の出力側には、信号線Ｌ
ＯＵＴによりＤＣＴ／ＩＤＣＴ回路１及びハフマン符号
／復号回路２０が接続されている。
ェア化した従来の画像圧縮・伸長装置の回路図である。
この画像圧縮・伸長装置は、画像を圧縮する離散的コサ
イン変換（以下は、ＤＣＴ変換と呼ぶ）とＤＣＴ変換さ
れた画像の伸長変換（以下、ＩＤＣＴと呼ぶ）をするＤ
ＣＴ／ＩＤＣＴ回路１を有する。ＤＣＴ／ＩＤＣＴ回路
１は、信号線Ｌ１により信号のパスを選択するトライス
テートバッファ２に接続されている。トライステートバ
ッファ２は、信号線ＬＩＮにより量子化処理又は逆量子
化処理をする量子化・逆量子化回路１０が接続されてい
る。量子化・逆量子化回路１０の出力側には、信号線Ｌ
ＯＵＴによりＤＣＴ／ＩＤＣＴ回路１及びハフマン符号
／復号回路２０が接続されている。ハフマン符号／復号
回路の２０の出力側には、信号線ＬＩＮにより量子化又
は逆量子化のパスを選択するトライステートバッファ２
１が接続されている。トライステートバッファ２１の出
力側には、信号線ＬＩＮにより量子化・逆量子化回路１
０が接続されている。量子化又は逆量子化を指示する信
号線ＬＤＩＲは、トライステートバッファ２１、インバ
ータ２２、及び量子化・逆量子化回路１０に接続されて
いる。インバータ２２の出力側には、信号線Ｌ２２によ
りトライステートバッファ２が接続されている。量子化
・逆量子化回路１０は、乗算器１１と除算器１２を有す
る。乗算器１１と除算器１２の一方の入力端子には信号
線ＬＩＮが接続されている。乗算器１１と除算器１２の
他方の入力端子は、信号線Ｌ１３により８×８の画素を
量子化又は逆量子化するための８ビットの量子化係数を
記憶する量子化係数ＲＡＭ１３に接続されている。乗算
器１１の出力側には、信号線Ｌ１１により選択器１４の
一方の入力端子が接続されている。除算器１２の出力側
には、信号線Ｌ１２により選択器１４の他方の入力端子
が接続されている。選択器１４の出力側には、信号線Ｌ
ＯＵＴによりＤＣＴ／ＩＤＣＴ回路１及びハフマン符号
／復号回路２０が接続されている。
【０００４】図２に示す画像圧縮・伸長装置の動作を説
明する。量子化実行時には、信号線ＬＤＩＲにローレベ
ル（以下、”Ｌ”と呼ぶ）が入力されて、”Ｌ”がトラ
イステートバッファ２１、インバータ２２、及び選択器
１４に入力される。トライステートバッファ２１はオフ
し、トライステートバッファ２はオンする。ＤＣＴ回路
１から信号線Ｌ１、及び信号線ＬＩＮを介してＤＣＴ変
換された信号が、乗算器１１及び除算器１２に入力され
る。除算器１２では、量子化係数ＲＡＭ１３に記憶され
ている量子化係数を信号線Ｌ１３を介して、順次読み出
して、信号線ＬＩＮより入力される信号を読み出した量
子化係数で除算して、信号線Ｌ１２を介して選択器１４
に出力する。選択器１４では、信号線ＬＤＩＲから”
Ｌ”が選択信号として入力されて、除算器１２の出力を
選択して信号線ＬＯＵＴを介して、ハフマン符号化回路
２０に出力する。ハフマン符号化回路２０では、可変長
符号で符号化する。これによってＤＣＴ回路１でのＤＣ
Ｔ処理→量子化回路１０での量子化処理→ハフマン符号
化回路２０でのハフマン符号化処理の一連の画像圧縮処
理が実現できる。逆量子化実行時には、信号線ＬＤＩＲ
にハイレベル（以下、”Ｈ”と呼ぶ）が入力されて、”
Ｈ”がトライステートバッファ２１、インバータ２２、
及び選択器１４に入力される。トライステートバッファ
２１はオンされる。ハフマン復号化回路２０から信号線
Ｌ２１及び信号線ＬＩＮを介してハフマン復号化された
信号が乗算器１１及び除算器１２に入力される。乗算器
１１では、量子化係数ＲＡＭ１３に記憶されている量子
化係数を信号線Ｌ１３を介して、順次読み出して、信号
線ＬＩＮより入力される信号と読み出した量子化係数と
を掛け合わせて、信号線Ｌ１１を介して選択器１４に出
力する。選択器１４では、信号線ＬＤＩＲから”Ｈ”が
選択信号として入力されて、乗算器１１の出力を選択し
て信号線ＬＯＵＴを介して、ＩＤＣＴ回路１に出力す
る。これによってハフマン復号化回路２０でのハフマン
復号化処理→逆量子化回路１０での逆量子処理→ＩＤＣ
Ｔ回路１でのＩＤＣＴ処理の一連の画像伸長処理が実現
できる。
明する。量子化実行時には、信号線ＬＤＩＲにローレベ
ル（以下、”Ｌ”と呼ぶ）が入力されて、”Ｌ”がトラ
イステートバッファ２１、インバータ２２、及び選択器
１４に入力される。トライステートバッファ２１はオフ
し、トライステートバッファ２はオンする。ＤＣＴ回路
１から信号線Ｌ１、及び信号線ＬＩＮを介してＤＣＴ変
換された信号が、乗算器１１及び除算器１２に入力され
る。除算器１２では、量子化係数ＲＡＭ１３に記憶され
ている量子化係数を信号線Ｌ１３を介して、順次読み出
して、信号線ＬＩＮより入力される信号を読み出した量
子化係数で除算して、信号線Ｌ１２を介して選択器１４
に出力する。選択器１４では、信号線ＬＤＩＲから”
Ｌ”が選択信号として入力されて、除算器１２の出力を
選択して信号線ＬＯＵＴを介して、ハフマン符号化回路
２０に出力する。ハフマン符号化回路２０では、可変長
符号で符号化する。これによってＤＣＴ回路１でのＤＣ
Ｔ処理→量子化回路１０での量子化処理→ハフマン符号
化回路２０でのハフマン符号化処理の一連の画像圧縮処
理が実現できる。逆量子化実行時には、信号線ＬＤＩＲ
にハイレベル（以下、”Ｈ”と呼ぶ）が入力されて、”
Ｈ”がトライステートバッファ２１、インバータ２２、
及び選択器１４に入力される。トライステートバッファ
２１はオンされる。ハフマン復号化回路２０から信号線
Ｌ２１及び信号線ＬＩＮを介してハフマン復号化された
信号が乗算器１１及び除算器１２に入力される。乗算器
１１では、量子化係数ＲＡＭ１３に記憶されている量子
化係数を信号線Ｌ１３を介して、順次読み出して、信号
線ＬＩＮより入力される信号と読み出した量子化係数と
を掛け合わせて、信号線Ｌ１１を介して選択器１４に出
力する。選択器１４では、信号線ＬＤＩＲから”Ｈ”が
選択信号として入力されて、乗算器１１の出力を選択し
て信号線ＬＯＵＴを介して、ＩＤＣＴ回路１に出力す
る。これによってハフマン復号化回路２０でのハフマン
復号化処理→逆量子化回路１０での逆量子処理→ＩＤＣ
Ｔ回路１でのＩＤＣＴ処理の一連の画像伸長処理が実現
できる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
量子化・逆量子化回路１０においては、次のような課題
があった。量子化・逆量子化回路１０では乗算器１１及
び除算器１２の２つの演算器を備えており、これらの演
算器の面積が大きく、量子化・逆量子化回路の小型化が
難しいという問題点があった。本発明は前記従来技術が
持っていた課題として、量子化・逆量子化回路は乗算器
及び除算器の２つの演算器を備えており、これらの演算
器の面積が大きく、量子化・逆量子化回路の小型化が難
しいことについて解決をした量子化・逆量子化回路を提
供するものである。
量子化・逆量子化回路１０においては、次のような課題
があった。量子化・逆量子化回路１０では乗算器１１及
び除算器１２の２つの演算器を備えており、これらの演
算器の面積が大きく、量子化・逆量子化回路の小型化が
難しいという問題点があった。本発明は前記従来技術が
持っていた課題として、量子化・逆量子化回路は乗算器
及び除算器の２つの演算器を備えており、これらの演算
器の面積が大きく、量子化・逆量子化回路の小型化が難
しいことについて解決をした量子化・逆量子化回路を提
供するものである。
【０００６】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、量子化・逆量子化回路において、以
下の手段を備えている。即ち、逆量子化するための量子
化係数を記憶する第１の記憶手段と、量子化するための
自然数の逆数を記憶する第２の記憶手段と、量子化又は
逆量子化するデータと、前記第１の記憶手段又は第２の
記憶手段の出力に基づくデータとを掛け合わせる乗算手
段とを、備えている。第２の発明は、逆量子化するため
の量子化係数を記憶する第１の記憶手段と、量子化する
ための自然数の逆数を記憶し前記第１の記憶手段の出力
に応じてその逆数を出力する第２の記憶手段と、量子化
又は逆量子化に応じて、前記第２の記憶手段又は前記第
１の記憶手段の出力を選択する選択手段と、量子化又は
逆量子化するデータと、前記選択手段の出力とを掛け合
わせる乗算手段と、を備えている。第３の発明は、逆量
子化するための量子化係数を記憶する第１の記憶手段
と、固定２進表現された量子化するための自然数の逆数
について、その最上位から連続する”０”を取り除いた
ビットを記憶しておき、前記第１の記憶手段の出力に応
じてその逆数を出力する第２の記憶手段と、前記第２の
記憶手段の出力に応じて、前記取り除いた“０”をその
上位に拡張する拡張手段と、量子化又は逆量子化に応じ
て、前記第１の記憶手段の出力と前記拡張手段の出力を
選択する選択手段と、量子化又は逆量子化するデータ
と、前記選択手段の出力とを掛け合わせる乗算手段と、
を備えている。
を解決するために、量子化・逆量子化回路において、以
下の手段を備えている。即ち、逆量子化するための量子
化係数を記憶する第１の記憶手段と、量子化するための
自然数の逆数を記憶する第２の記憶手段と、量子化又は
逆量子化するデータと、前記第１の記憶手段又は第２の
記憶手段の出力に基づくデータとを掛け合わせる乗算手
段とを、備えている。第２の発明は、逆量子化するため
の量子化係数を記憶する第１の記憶手段と、量子化する
ための自然数の逆数を記憶し前記第１の記憶手段の出力
に応じてその逆数を出力する第２の記憶手段と、量子化
又は逆量子化に応じて、前記第２の記憶手段又は前記第
１の記憶手段の出力を選択する選択手段と、量子化又は
逆量子化するデータと、前記選択手段の出力とを掛け合
わせる乗算手段と、を備えている。第３の発明は、逆量
子化するための量子化係数を記憶する第１の記憶手段
と、固定２進表現された量子化するための自然数の逆数
について、その最上位から連続する”０”を取り除いた
ビットを記憶しておき、前記第１の記憶手段の出力に応
じてその逆数を出力する第２の記憶手段と、前記第２の
記憶手段の出力に応じて、前記取り除いた“０”をその
上位に拡張する拡張手段と、量子化又は逆量子化に応じ
て、前記第１の記憶手段の出力と前記拡張手段の出力を
選択する選択手段と、量子化又は逆量子化するデータ
と、前記選択手段の出力とを掛け合わせる乗算手段と、
を備えている。
【０００７】第４の発明は、逆量子化するための量子化
係数を記憶する第１の記憶手段と、固定２進表現された
量子化するための自然数の逆数について、その最上位か
ら連続する”０”とその直後の”１”を取り除いた有効
ビットを記憶しておき、前記第１の記憶手段の出力に応
じてその逆数を出力する第２の記憶手段と、前記第２の
記憶手段の出力に応じて、前記取り除いた“０”と”
１”をその上位に拡張する拡張手段と、量子化又は逆量
子化に応じて、前記第１の記憶手段の出力と前記拡張手
段の出力を選択する選択手段と、量子化又は逆量子化す
るデータと、前記選択手段の出力とを掛け合わせる乗算
手段と、を備えている。第５の発明は、逆量子化するた
めの量子化係数を記憶する第１の記憶手段と、固定２進
表現された量子化するための自然数の逆数について、そ
の最上位から連続する”０”を取り除いたビットを記憶
しておき、前記第１の記憶手段の出力に応じてその逆数
を出力する第２の記憶手段と、量子化又は逆量子化に応
じて、前記第１の記憶手段の出力と前記第２の記憶手段
の出力を選択する選択手段と、量子化又は逆量子化する
データと、前記選択手段の出力とを掛け合わせる乗算手
段と、前記乗算手段の出力を前記第２の記憶手段の出力
に応じて前記取り除かれた”０”の個数シフトするシフ
ト手段と、前記乗算手段の出力と前記シフト手段の出力
とを選択する第２の選択手段とを、備えている。第６の
発明は、逆量子化するための量子化係数を記憶する第１
の記憶手段と、固定２進表現された量子化するための自
然数の逆数について、その最上位から連続する”０”と
その直後の”１”を取り除いた有効ビットを記憶してお
き、前記第１の記憶手段の出力に応じてその逆数を出力
する第２の記憶手段と、前記第２の記憶手段の出力
に、”１”をその上位に拡張する拡張手段と、量子化又
は逆量子化に応じて、前記第１の記憶手段の出力と前記
拡張手段の出力を選択する選択手段と、量子化又は逆量
子化するデータと、前記選択手段の出力とを掛け合わせ
る乗算手段と、前記乗算手段の出力を前記第２の記憶手
段の出力に応じて前記取り除かれた”０”の個数シフト
するシフト手段と、前記乗算手段の出力と前記シフト手
段の出力とを選択する第２の選択手段とを、備えてい
る。
係数を記憶する第１の記憶手段と、固定２進表現された
量子化するための自然数の逆数について、その最上位か
ら連続する”０”とその直後の”１”を取り除いた有効
ビットを記憶しておき、前記第１の記憶手段の出力に応
じてその逆数を出力する第２の記憶手段と、前記第２の
記憶手段の出力に応じて、前記取り除いた“０”と”
１”をその上位に拡張する拡張手段と、量子化又は逆量
子化に応じて、前記第１の記憶手段の出力と前記拡張手
段の出力を選択する選択手段と、量子化又は逆量子化す
るデータと、前記選択手段の出力とを掛け合わせる乗算
手段と、を備えている。第５の発明は、逆量子化するた
めの量子化係数を記憶する第１の記憶手段と、固定２進
表現された量子化するための自然数の逆数について、そ
の最上位から連続する”０”を取り除いたビットを記憶
しておき、前記第１の記憶手段の出力に応じてその逆数
を出力する第２の記憶手段と、量子化又は逆量子化に応
じて、前記第１の記憶手段の出力と前記第２の記憶手段
の出力を選択する選択手段と、量子化又は逆量子化する
データと、前記選択手段の出力とを掛け合わせる乗算手
段と、前記乗算手段の出力を前記第２の記憶手段の出力
に応じて前記取り除かれた”０”の個数シフトするシフ
ト手段と、前記乗算手段の出力と前記シフト手段の出力
とを選択する第２の選択手段とを、備えている。第６の
発明は、逆量子化するための量子化係数を記憶する第１
の記憶手段と、固定２進表現された量子化するための自
然数の逆数について、その最上位から連続する”０”と
その直後の”１”を取り除いた有効ビットを記憶してお
き、前記第１の記憶手段の出力に応じてその逆数を出力
する第２の記憶手段と、前記第２の記憶手段の出力
に、”１”をその上位に拡張する拡張手段と、量子化又
は逆量子化に応じて、前記第１の記憶手段の出力と前記
拡張手段の出力を選択する選択手段と、量子化又は逆量
子化するデータと、前記選択手段の出力とを掛け合わせ
る乗算手段と、前記乗算手段の出力を前記第２の記憶手
段の出力に応じて前記取り除かれた”０”の個数シフト
するシフト手段と、前記乗算手段の出力と前記シフト手
段の出力とを選択する第２の選択手段とを、備えてい
る。
【０００８】
【作用】第１の発明によれば、以上のように量子化・逆
量子化回路を構成したので、第１の記憶手段は、逆量子
化するための量子化係数を記憶する。第２の記憶手段は
量子化するための自然数の逆数を記憶し、第１の記憶手
段の出力に応じてその逆数を出力する。乗算手段は、量
子化するデータと、第２の記憶手段の出力に基づいたデ
ータとを掛け合わせて量子化し、又逆量子化するデータ
と、第１の記憶手段の出力とを掛け合わせて逆量子化す
る。第２の発明によれば、選択手段は、量子化又は逆量
子化に応じて、前記第２の記憶手段又は前記第１の記憶
手段の出力を選択する。乗算手段は、量子化又は逆量子
化するデータと、前記選択手段の出力とを掛け合わせ
て、量子化されたデータ又は逆量子化されたデータを出
力する。第３の発明によれば、第２の記憶手段は、固定
２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”を取り除いたビット
を記憶しておき、前記第１の記憶手段の出力に応じてそ
の逆数を出力する。拡張手段は、第２の記憶手段の出力
に応じて、取り除いかれた“０”をその上位に拡張して
もとの自然数の逆数に復元する。選択手段は、量子化又
は逆量子化に応じて、前記第１の記憶手段の出力と前記
拡張手段の出力を選択する。乗算手段は、第２の記憶手
段により、量子化するための自然数の逆数を記憶が記憶
され、量子化又は逆量子化するデータと、前記第１の記
憶手段又は第２の記憶手段の出力に基づくデータとを掛
け合わせて量子化されたデータ又は逆量子化されたデー
タを出力する。
量子化回路を構成したので、第１の記憶手段は、逆量子
化するための量子化係数を記憶する。第２の記憶手段は
量子化するための自然数の逆数を記憶し、第１の記憶手
段の出力に応じてその逆数を出力する。乗算手段は、量
子化するデータと、第２の記憶手段の出力に基づいたデ
ータとを掛け合わせて量子化し、又逆量子化するデータ
と、第１の記憶手段の出力とを掛け合わせて逆量子化す
る。第２の発明によれば、選択手段は、量子化又は逆量
子化に応じて、前記第２の記憶手段又は前記第１の記憶
手段の出力を選択する。乗算手段は、量子化又は逆量子
化するデータと、前記選択手段の出力とを掛け合わせ
て、量子化されたデータ又は逆量子化されたデータを出
力する。第３の発明によれば、第２の記憶手段は、固定
２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”を取り除いたビット
を記憶しておき、前記第１の記憶手段の出力に応じてそ
の逆数を出力する。拡張手段は、第２の記憶手段の出力
に応じて、取り除いかれた“０”をその上位に拡張して
もとの自然数の逆数に復元する。選択手段は、量子化又
は逆量子化に応じて、前記第１の記憶手段の出力と前記
拡張手段の出力を選択する。乗算手段は、第２の記憶手
段により、量子化するための自然数の逆数を記憶が記憶
され、量子化又は逆量子化するデータと、前記第１の記
憶手段又は第２の記憶手段の出力に基づくデータとを掛
け合わせて量子化されたデータ又は逆量子化されたデー
タを出力する。
【０００９】第４の発明によれば、第２の記憶手段は固
定２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”とその直後の”１”
を取り除いた有効ビットを記憶しておき、前記第１の記
憶手段の出力に応じてその逆数を出力する。拡張手段
は、第２の記憶手段の出力に応じて、取り除いた“０”
と”１”とをその上位に拡張してもとの自然数の逆数に
復元する。第５の発明によれば、第２の記憶手段は、固
定２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”を取り除いたビット
を記憶しておき、前記第１の記憶手段の出力に応じてそ
の逆数を出力する。選択手段は、量子化又は逆量子化に
応じて、前記第１の記憶手段の出力と第２の記憶手段の
出力を選択する。乗算手段は、量子化又は逆量子化する
データと、前記選択手段の出力とを掛け合わせる。乗算
手段の出力のうち選択手段により選択された第２の記憶
手段の出力に基づく出力は、最上位から連続する”０”
を取り除いたビット数桁ずれしているので、シフト手段
は、第２の記憶手段の出力に応じて取り除かれた”０”
の個数シフトするシフトする。第２の選択手段は、乗算
手段の出力とシフト手段の出力とを選択して、逆量子化
されたデータ又は量子化されたデータを出力する。第６
の発明は、第２の記憶手段は、固定２進表現された量子
化するための自然数の逆数について、その最上位から連
続する”０”とその直後の”１”を取り除いた有効ビッ
トを記憶しておき、第１の記憶手段の出力に応じてその
逆数を出力する。拡張手段は、第２の記憶手段の出力
に”１”をその上位に拡張する。従って、前記課題を解
決できるのである。
定２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”とその直後の”１”
を取り除いた有効ビットを記憶しておき、前記第１の記
憶手段の出力に応じてその逆数を出力する。拡張手段
は、第２の記憶手段の出力に応じて、取り除いた“０”
と”１”とをその上位に拡張してもとの自然数の逆数に
復元する。第５の発明によれば、第２の記憶手段は、固
定２進表現された量子化するための自然数の逆数につい
て、その最上位から連続する”０”を取り除いたビット
を記憶しておき、前記第１の記憶手段の出力に応じてそ
の逆数を出力する。選択手段は、量子化又は逆量子化に
応じて、前記第１の記憶手段の出力と第２の記憶手段の
出力を選択する。乗算手段は、量子化又は逆量子化する
データと、前記選択手段の出力とを掛け合わせる。乗算
手段の出力のうち選択手段により選択された第２の記憶
手段の出力に基づく出力は、最上位から連続する”０”
を取り除いたビット数桁ずれしているので、シフト手段
は、第２の記憶手段の出力に応じて取り除かれた”０”
の個数シフトするシフトする。第２の選択手段は、乗算
手段の出力とシフト手段の出力とを選択して、逆量子化
されたデータ又は量子化されたデータを出力する。第６
の発明は、第２の記憶手段は、固定２進表現された量子
化するための自然数の逆数について、その最上位から連
続する”０”とその直後の”１”を取り除いた有効ビッ
トを記憶しておき、第１の記憶手段の出力に応じてその
逆数を出力する。拡張手段は、第２の記憶手段の出力
に”１”をその上位に拡張する。従って、前記課題を解
決できるのである。
【００１０】
【実施例】第１の実施例 図１は、本発明の第１の実施例の量子化・逆量子化回路
を示す回路図であり、従来の図２中の要素と共通の要素
には共通の符号が付されている。この第１の実施例の量
子化・逆量子化回路３０では、従来の除算器１２、選択
器１４、及び量子化係数ＲＡＭ１３の代わりに、１から
２５５までの自然数の逆数を記憶した逆数ＲＯＭ３２
と、８×８画素単位に量子化・逆量子化するために６４
個の８ビットの量子化係数を記憶する量子化係数ＲＡＭ
３１、及び量子化係数ＲＡＭ３１と逆数ＲＯＭ３２のデ
ータのいずれかを選択する選択回路３３を設けたことで
ある。逆数ＲＯＭ３２のアドレス信号線は、量子化ＲＡ
Ｍ３１の出力に応じてその出力の逆数が出力されるよう
に信号線Ｌ３１と接続されている。選択回路３３の一方
の入力端子は、信号線Ｌ３１により量子化ＲＡＭ３１と
接続されている。選択回路３３の他方の入力端子は、逆
数ＲＯＭ３２のデータ信号線Ｌ３２に接続されている。
乗算器１１の一方の入力端子は、信号線ＬＩＮに接続さ
れ、乗算器１１の他方の入力端子は選択回路３３の出力
端子を接続する信号線Ｌ３３に接続されている。選択器
３２の入力信号を選択するため信号線ＬＤＩＲが選択器
３３に接続されている。乗算器１１の出力側には、信号
線ＬＯＵＴによりハフマン符号化回路２０及びＩＤＣＴ
回路１が接続されている。図３は、図１中の逆数ＲＯＭ
３２の内容を示す図である。図３に示す番地は逆数ＲＯ
Ｍ３２に記憶されるアドレスを表している共に、１〜２
５５までの自然数を表しており、番地の右側に表された
１６進の１９ビットデータはその自然数の逆数であり、
逆数ＲＯＭ３２には１〜２５５の自然数の逆数が１９ビ
ットの固定２進少数点で表現された形式で、この自然数
と同じ番地に格納されている。例えば、逆数ＲＯＭ３３
の１番地には１６進”４００００”が格納されており、
これは１の逆数を表している。次に、この量子化・逆量
子化回路３０の動作を説明する。
を示す回路図であり、従来の図２中の要素と共通の要素
には共通の符号が付されている。この第１の実施例の量
子化・逆量子化回路３０では、従来の除算器１２、選択
器１４、及び量子化係数ＲＡＭ１３の代わりに、１から
２５５までの自然数の逆数を記憶した逆数ＲＯＭ３２
と、８×８画素単位に量子化・逆量子化するために６４
個の８ビットの量子化係数を記憶する量子化係数ＲＡＭ
３１、及び量子化係数ＲＡＭ３１と逆数ＲＯＭ３２のデ
ータのいずれかを選択する選択回路３３を設けたことで
ある。逆数ＲＯＭ３２のアドレス信号線は、量子化ＲＡ
Ｍ３１の出力に応じてその出力の逆数が出力されるよう
に信号線Ｌ３１と接続されている。選択回路３３の一方
の入力端子は、信号線Ｌ３１により量子化ＲＡＭ３１と
接続されている。選択回路３３の他方の入力端子は、逆
数ＲＯＭ３２のデータ信号線Ｌ３２に接続されている。
乗算器１１の一方の入力端子は、信号線ＬＩＮに接続さ
れ、乗算器１１の他方の入力端子は選択回路３３の出力
端子を接続する信号線Ｌ３３に接続されている。選択器
３２の入力信号を選択するため信号線ＬＤＩＲが選択器
３３に接続されている。乗算器１１の出力側には、信号
線ＬＯＵＴによりハフマン符号化回路２０及びＩＤＣＴ
回路１が接続されている。図３は、図１中の逆数ＲＯＭ
３２の内容を示す図である。図３に示す番地は逆数ＲＯ
Ｍ３２に記憶されるアドレスを表している共に、１〜２
５５までの自然数を表しており、番地の右側に表された
１６進の１９ビットデータはその自然数の逆数であり、
逆数ＲＯＭ３２には１〜２５５の自然数の逆数が１９ビ
ットの固定２進少数点で表現された形式で、この自然数
と同じ番地に格納されている。例えば、逆数ＲＯＭ３３
の１番地には１６進”４００００”が格納されており、
これは１の逆数を表している。次に、この量子化・逆量
子化回路３０の動作を説明する。
【００１１】量子化実行時には、信号線ＬＤＩＲに”
Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変換された信
号が信号線Ｌ１、及び信号線ＬＩＮを介して、乗算器１
１の一方に入力端子に入力される。図示しないアドレス
カウンタによって、量子化係数ＲＡＭ３１に記憶されて
いる量子化係数が読み出され、信号線Ｌ１３に出力され
る。信号線Ｌ１３に出力された量子化係数の逆数を格納
する逆数ＲＯＭ３２のアドレス信号線が選択されて逆数
ＲＯＭ３２に格納された逆数が信号線Ｌ３２を介して選
択器３３に出力される。選択器３３には、信号線ＬＤＩ
Ｒから”Ｌ”が選択信号として入力されて、逆数ＲＯＭ
３２からの逆数が選択され信号線Ｌ３３を介して乗算器
１１に出力される。乗算器１１では、ＤＣＴ回路１でＤ
ＣＴ変換された信号と逆数ＲＯＭ３２からの逆数とを掛
け合わせて、信号線ＬＯＵＴを介して符号化回路２０に
出力して量子化を完了する。逆量子化実行時には、信号
線ＬＤＩＲに”Ｈ”が入力されて、ハフマン復号化回路
２０で復号化された信号が信号線Ｌ２０、及び信号線Ｌ
ＩＮを介して、乗算器１１に入力される。図示しないア
ドレスカウンタによって、量子化係数ＲＡＭ３１に記憶
されている量子化係数が読み出され、信号線Ｌ１３を介
して選択回路３３に出力される。選択器３３には、信号
線ＬＤＩＲから”Ｈ”が選択信号として入力されて、量
子化係数ＲＡＭ３１の出力が選択され信号線Ｌ３３を介
して乗算器１１に出力される。乗算器１１では、ハフマ
ン復号化回路２０で復号化された信号と量子化係数ＲＡ
Ｍ３１の出力とを掛け合わせて、信号線ＬＯＵＴを介し
てＩＤＣＴ回路１に出力して逆量子化を完了する。この
ように乗算器１１のみにより量子化及び逆量子化を行う
ことによって、従来の量子化・逆量子化回路１０の除算
器１２が不要となる。以上説明したように、この第１の
実施例では除算器１２が不要になり量子化・逆量子化の
回路の面積が小さくなり、小型化することができる。
Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変換された信
号が信号線Ｌ１、及び信号線ＬＩＮを介して、乗算器１
１の一方に入力端子に入力される。図示しないアドレス
カウンタによって、量子化係数ＲＡＭ３１に記憶されて
いる量子化係数が読み出され、信号線Ｌ１３に出力され
る。信号線Ｌ１３に出力された量子化係数の逆数を格納
する逆数ＲＯＭ３２のアドレス信号線が選択されて逆数
ＲＯＭ３２に格納された逆数が信号線Ｌ３２を介して選
択器３３に出力される。選択器３３には、信号線ＬＤＩ
Ｒから”Ｌ”が選択信号として入力されて、逆数ＲＯＭ
３２からの逆数が選択され信号線Ｌ３３を介して乗算器
１１に出力される。乗算器１１では、ＤＣＴ回路１でＤ
ＣＴ変換された信号と逆数ＲＯＭ３２からの逆数とを掛
け合わせて、信号線ＬＯＵＴを介して符号化回路２０に
出力して量子化を完了する。逆量子化実行時には、信号
線ＬＤＩＲに”Ｈ”が入力されて、ハフマン復号化回路
２０で復号化された信号が信号線Ｌ２０、及び信号線Ｌ
ＩＮを介して、乗算器１１に入力される。図示しないア
ドレスカウンタによって、量子化係数ＲＡＭ３１に記憶
されている量子化係数が読み出され、信号線Ｌ１３を介
して選択回路３３に出力される。選択器３３には、信号
線ＬＤＩＲから”Ｈ”が選択信号として入力されて、量
子化係数ＲＡＭ３１の出力が選択され信号線Ｌ３３を介
して乗算器１１に出力される。乗算器１１では、ハフマ
ン復号化回路２０で復号化された信号と量子化係数ＲＡ
Ｍ３１の出力とを掛け合わせて、信号線ＬＯＵＴを介し
てＩＤＣＴ回路１に出力して逆量子化を完了する。この
ように乗算器１１のみにより量子化及び逆量子化を行う
ことによって、従来の量子化・逆量子化回路１０の除算
器１２が不要となる。以上説明したように、この第１の
実施例では除算器１２が不要になり量子化・逆量子化の
回路の面積が小さくなり、小型化することができる。
【００１２】第２の実施例 図４は、本発明の第２の実施例の量子化・逆量子化回路
を示す回路図であり、、第１の実施例の図１中の要素と
共通の要素には共通の符号が付されている。この第２の
実施例の量子化・逆量子化回路４０では、第１の実施例
の量子化・逆量子化回路３０の逆数ＲＯＭ３２には１９
ビットの固定少数点で表現された形式で格納されていた
のに対して、逆数ＲＯＭ４１には１１ビットに圧縮され
た形式で格納されており、量子化の際に圧縮された逆数
を１９ビットに拡張して逆数ＲＯＭ３２に格納されたデ
ータと同一の形式に変換する拡張器４２を設けている点
が異なり、その他の点は第１の実施例と同じ構成であ
る。逆数ＲＯＭ４１のアドレス信号線は、量子化係数Ｒ
ＡＭ３１の８ビットの出力に応じてその出力の逆数が出
力されるように信号線Ｌ３１と接続されている。逆数Ｒ
ＯＭ４１のデータ信号線４１は拡張器４２に接続されて
いる。拡張器４２は、例えば、１９ビットのシフトレジ
スタで構成されており、量子化係数ＲＡＭ３１の出力に
応じて、信号線３１により１９ビットに拡張する最上位
に拡張するビット数が指定されて、これに基づいて１１
ビットから１９ビットに拡張する。拡張器４２の出力端
子は、信号線Ｌ４２により選択器３３の一方の入力端子
に接続されている。選択器３３の他方の入力端子は、信
号線Ｌ３１により量子化係数ＲＡＭ３１に接続されてい
る。選択器３３の出力端子は、乗算器１１の一方の入力
端子と信号線Ｌ３３により接続されている。乗算器１１
の他方の入力端子は、信号線ＬＩＮに接続されている。
図５は、逆数ＲＯＭ４１に記憶された逆数のデータ形式
を説明するための図である。逆数ＲＯＭ４１には、図３
に示す１９ビットの固定少数点で表現された自然数の逆
数について、その最上位のビットから連続する”０”及
び最下位のビットから連続する”０”のうち合わせて８
ビットを取り除いて１１ビットに圧縮されたデータが図
５に示す形式で各自然数の番地に格納される。
を示す回路図であり、、第１の実施例の図１中の要素と
共通の要素には共通の符号が付されている。この第２の
実施例の量子化・逆量子化回路４０では、第１の実施例
の量子化・逆量子化回路３０の逆数ＲＯＭ３２には１９
ビットの固定少数点で表現された形式で格納されていた
のに対して、逆数ＲＯＭ４１には１１ビットに圧縮され
た形式で格納されており、量子化の際に圧縮された逆数
を１９ビットに拡張して逆数ＲＯＭ３２に格納されたデ
ータと同一の形式に変換する拡張器４２を設けている点
が異なり、その他の点は第１の実施例と同じ構成であ
る。逆数ＲＯＭ４１のアドレス信号線は、量子化係数Ｒ
ＡＭ３１の８ビットの出力に応じてその出力の逆数が出
力されるように信号線Ｌ３１と接続されている。逆数Ｒ
ＯＭ４１のデータ信号線４１は拡張器４２に接続されて
いる。拡張器４２は、例えば、１９ビットのシフトレジ
スタで構成されており、量子化係数ＲＡＭ３１の出力に
応じて、信号線３１により１９ビットに拡張する最上位
に拡張するビット数が指定されて、これに基づいて１１
ビットから１９ビットに拡張する。拡張器４２の出力端
子は、信号線Ｌ４２により選択器３３の一方の入力端子
に接続されている。選択器３３の他方の入力端子は、信
号線Ｌ３１により量子化係数ＲＡＭ３１に接続されてい
る。選択器３３の出力端子は、乗算器１１の一方の入力
端子と信号線Ｌ３３により接続されている。乗算器１１
の他方の入力端子は、信号線ＬＩＮに接続されている。
図５は、逆数ＲＯＭ４１に記憶された逆数のデータ形式
を説明するための図である。逆数ＲＯＭ４１には、図３
に示す１９ビットの固定少数点で表現された自然数の逆
数について、その最上位のビットから連続する”０”及
び最下位のビットから連続する”０”のうち合わせて８
ビットを取り除いて１１ビットに圧縮されたデータが図
５に示す形式で各自然数の番地に格納される。
【００１３】次に、この量子化・逆量子化回路４０の動
作を説明する。量子化実行時には、信号線ＬＤＩＲに”
Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変換された信
号が信号線Ｌ１、及び信号線ＬＩＮを介して、乗算器１
１に入力される。図示しないアドレスカウンタによっ
て、量子化係数ＲＡＭ３１に記憶されている量子化係数
が読み出され、信号線Ｌ３１に出力される。信号線Ｌ３
１に出力された量子化係数の逆数を格納する逆数ＲＯＭ
４１のアドレス信号線が選択されて逆数ＲＯＭ４１に格
納された１１ビットの逆数が信号線Ｌ４１を介して拡張
器４２に出力される。拡張器４２には、量子化係数ＲＡ
Ｍ３１の出力に応じて圧縮されたデータを１９ビットに
拡張するために、その最上位に拡張するビット数が信号
線Ｌ３１を介して入力される。最上位に拡張するビット
数は以下の通りである。量子化係数ＲＡＭ３１の８ビッ
トの出力をｎ（１〜２５５）とした時、このｎについて
ビット値”１”の最上位のビット位置をｍとした時、
（例えば、ｎが１の時には、ｍ＝１となる）、１９ビッ
トで表現された逆数１／ｎの最上位から”０”の個数は
ｎが２m-1 の時はｍ−１であり、ｎが２m-1 と異なる時
はｍである。
作を説明する。量子化実行時には、信号線ＬＤＩＲに”
Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変換された信
号が信号線Ｌ１、及び信号線ＬＩＮを介して、乗算器１
１に入力される。図示しないアドレスカウンタによっ
て、量子化係数ＲＡＭ３１に記憶されている量子化係数
が読み出され、信号線Ｌ３１に出力される。信号線Ｌ３
１に出力された量子化係数の逆数を格納する逆数ＲＯＭ
４１のアドレス信号線が選択されて逆数ＲＯＭ４１に格
納された１１ビットの逆数が信号線Ｌ４１を介して拡張
器４２に出力される。拡張器４２には、量子化係数ＲＡ
Ｍ３１の出力に応じて圧縮されたデータを１９ビットに
拡張するために、その最上位に拡張するビット数が信号
線Ｌ３１を介して入力される。最上位に拡張するビット
数は以下の通りである。量子化係数ＲＡＭ３１の８ビッ
トの出力をｎ（１〜２５５）とした時、このｎについて
ビット値”１”の最上位のビット位置をｍとした時、
（例えば、ｎが１の時には、ｍ＝１となる）、１９ビッ
トで表現された逆数１／ｎの最上位から”０”の個数は
ｎが２m-1 の時はｍ−１であり、ｎが２m-1 と異なる時
はｍである。
【００１４】図６は、量子化係数ＲＡＭ３１から出力さ
れる自然数に応じた、１１ビットから１９ビットに拡張
するビット数を具体的に示したものである。拡張器４２
では、以下の(a）〜(i）の番地のデータに応じて１９ビ
ットのデータに拡張して、信号線Ｌ４２を介して、選択
器３３に出力する。 (a) １番地のデータ；後ろに８ビットの”０”を追加す
る。 (b) ２番地のデータ；前に１ビット、後ろに７ビット
の”０”を追加する。 (c) ３，４番地のデータ；前に２ビット、後ろに６ビッ
トの”０”を追加する。 (d) ５〜８番地のデータ；前に３ビット、後ろに５ビッ
トの”０”を追加する。 (e) ９〜１６番地のデータ；前に４ビット、後ろに４ビ
ットの”０”を追加する。 (f) １７〜３２番地のデータ；前に５ビット、後ろに３
ビットの”０”を追加する。 (g) ３３〜６４番地のデータ；前に６ビット、後ろに２
ビットの”０”を追加する。 (h) ６５〜１２８番地のデータ；前に７ビット、後ろに
１ビットの”０”を追加する。 (i) １２９〜２５５番地のデータ；前に８ビットの”
０”を追加する。
れる自然数に応じた、１１ビットから１９ビットに拡張
するビット数を具体的に示したものである。拡張器４２
では、以下の(a）〜(i）の番地のデータに応じて１９ビ
ットのデータに拡張して、信号線Ｌ４２を介して、選択
器３３に出力する。 (a) １番地のデータ；後ろに８ビットの”０”を追加す
る。 (b) ２番地のデータ；前に１ビット、後ろに７ビット
の”０”を追加する。 (c) ３，４番地のデータ；前に２ビット、後ろに６ビッ
トの”０”を追加する。 (d) ５〜８番地のデータ；前に３ビット、後ろに５ビッ
トの”０”を追加する。 (e) ９〜１６番地のデータ；前に４ビット、後ろに４ビ
ットの”０”を追加する。 (f) １７〜３２番地のデータ；前に５ビット、後ろに３
ビットの”０”を追加する。 (g) ３３〜６４番地のデータ；前に６ビット、後ろに２
ビットの”０”を追加する。 (h) ６５〜１２８番地のデータ；前に７ビット、後ろに
１ビットの”０”を追加する。 (i) １２９〜２５５番地のデータ；前に８ビットの”
０”を追加する。
【００１５】選択器３３には、信号線ＬＤＩＲから”
Ｌ”が選択信号として入力されて、逆数ＲＯＭ３２から
の逆数が選択され信号線Ｌ３３を介して乗算器１１の他
方の入力端子に出力される。乗算器１１では、ＤＣＴ回
路１でＤＣＴ変換された信号と逆数ＲＯＭ３２からの逆
数とを掛け合わせて、信号線ＬＯＵＴを介してハフマン
符号化回路２０に出力して量子化を完了する。逆量子化
実行時の動作は、第１の実施例と同じである。このよう
に乗算器１１により量子化及び逆量子化を行うことによ
って、従来の量子化・逆量子化回路１０の除算器１２が
不要となるとともに、逆数ＲＯＭ４３には、１１ビット
に圧縮されたデータを格納するので第１の実施例の逆数
ＲＯＭ３３よりも（１９−１１）×２５５ビット＝２０
４０ビット分、データ圧縮することができる。以上説明
したように、この第２の実施例では、第１の実施例と同
様の利点がある他に、逆量子化係数を記憶するＲＯＭを
小さくできるという利点がある。
Ｌ”が選択信号として入力されて、逆数ＲＯＭ３２から
の逆数が選択され信号線Ｌ３３を介して乗算器１１の他
方の入力端子に出力される。乗算器１１では、ＤＣＴ回
路１でＤＣＴ変換された信号と逆数ＲＯＭ３２からの逆
数とを掛け合わせて、信号線ＬＯＵＴを介してハフマン
符号化回路２０に出力して量子化を完了する。逆量子化
実行時の動作は、第１の実施例と同じである。このよう
に乗算器１１により量子化及び逆量子化を行うことによ
って、従来の量子化・逆量子化回路１０の除算器１２が
不要となるとともに、逆数ＲＯＭ４３には、１１ビット
に圧縮されたデータを格納するので第１の実施例の逆数
ＲＯＭ３３よりも（１９−１１）×２５５ビット＝２０
４０ビット分、データ圧縮することができる。以上説明
したように、この第２の実施例では、第１の実施例と同
様の利点がある他に、逆量子化係数を記憶するＲＯＭを
小さくできるという利点がある。
【００１６】第３の実施例 図７は、本発明の第３の実施例の量子化・逆量子化回路
を示す回路図であり、第１の実施例の図１中の要素と共
通の要素には共通の符号が付されている。この第３の実
施例の量子化・逆量子化回路５０では、第２の実施例の
量子化・逆量子化回路４０では拡張器４２により１９ビ
ットに拡張して乗算器１１に入力していたのに対して、
乗算器１１には１１ビットのデータのままで入力して右
シフタ５１で右にシフトするものである。逆数ＲＯＭ４
１のデータ信号線Ｌ４１は、選択器３３に接続されてい
る。右シフタ５１は、シフトレジスタで構成されてお
り、量子化係数ＲＡＭ３１の出力に応じて、信号線Ｌ３
１により右にシフトするシフト量が指定される。乗算器
１１の出力端子は、信号線Ｌ１１により右シフタ５１の
入力端子及び選択器５２の一方の入力端子に接続されて
いる。選択器５２の出力を選択する信号が信号線ＬＤＩ
Ｒが選択器５２に接続されている。選択器５２の他方の
入力端子は、信号線Ｌ５１により右シフタ５１の出力端
子に接続されている。選択器５２の出力端子は、信号線
ＬＯＵＴによりハフマン符号化回路２０及びＩＤＣＴ回
路１に接続されている。次に、この量子化・逆量子化回
路４０の動作を説明する。量子化実行時には、信号線Ｌ
ＤＩＲに”Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変
換された信号が信号線Ｌ１、及び信号線ＬＩＮを介し
て、乗算器１１に入力される。図示しないアドレスカウ
ンタによって、量子化係数ＲＡＭ３１に記憶されている
量子化係数が読み出され、信号線Ｌ３１に出力される。
信号線Ｌ３１に出力された量子化係数の逆数を格納する
逆数ＲＯＭ４１のアドレス信号線が選択されて逆数ＲＯ
Ｍ４１に格納された１１ビットの逆数が信号線Ｌ４１を
介して選択器３３に出力される。選択器３３には、信号
線ＬＤＩＲにより”Ｌ”が入力されて、逆数ＲＯＭ４１
の１１ビットのデータが選択されて、信号線Ｌ３３に出
力される。乗算器１１では、ＤＣＴ回路１でＤＣＴ変換
された信号と選択器３３で選択された逆数ＲＯＭ４１か
らの逆数とを掛け合わせて、信号線Ｌ１１に出力する。
右シフタ５１では、信号線Ｌ３１より指定される量子化
係数ＲＡＭ３１の出力に応じたシフト量に基づいて、右
にシフトする。
を示す回路図であり、第１の実施例の図１中の要素と共
通の要素には共通の符号が付されている。この第３の実
施例の量子化・逆量子化回路５０では、第２の実施例の
量子化・逆量子化回路４０では拡張器４２により１９ビ
ットに拡張して乗算器１１に入力していたのに対して、
乗算器１１には１１ビットのデータのままで入力して右
シフタ５１で右にシフトするものである。逆数ＲＯＭ４
１のデータ信号線Ｌ４１は、選択器３３に接続されてい
る。右シフタ５１は、シフトレジスタで構成されてお
り、量子化係数ＲＡＭ３１の出力に応じて、信号線Ｌ３
１により右にシフトするシフト量が指定される。乗算器
１１の出力端子は、信号線Ｌ１１により右シフタ５１の
入力端子及び選択器５２の一方の入力端子に接続されて
いる。選択器５２の出力を選択する信号が信号線ＬＤＩ
Ｒが選択器５２に接続されている。選択器５２の他方の
入力端子は、信号線Ｌ５１により右シフタ５１の出力端
子に接続されている。選択器５２の出力端子は、信号線
ＬＯＵＴによりハフマン符号化回路２０及びＩＤＣＴ回
路１に接続されている。次に、この量子化・逆量子化回
路４０の動作を説明する。量子化実行時には、信号線Ｌ
ＤＩＲに”Ｌ”が入力されて、ＤＣＴ回路１でＤＣＴ変
換された信号が信号線Ｌ１、及び信号線ＬＩＮを介し
て、乗算器１１に入力される。図示しないアドレスカウ
ンタによって、量子化係数ＲＡＭ３１に記憶されている
量子化係数が読み出され、信号線Ｌ３１に出力される。
信号線Ｌ３１に出力された量子化係数の逆数を格納する
逆数ＲＯＭ４１のアドレス信号線が選択されて逆数ＲＯ
Ｍ４１に格納された１１ビットの逆数が信号線Ｌ４１を
介して選択器３３に出力される。選択器３３には、信号
線ＬＤＩＲにより”Ｌ”が入力されて、逆数ＲＯＭ４１
の１１ビットのデータが選択されて、信号線Ｌ３３に出
力される。乗算器１１では、ＤＣＴ回路１でＤＣＴ変換
された信号と選択器３３で選択された逆数ＲＯＭ４１か
らの逆数とを掛け合わせて、信号線Ｌ１１に出力する。
右シフタ５１では、信号線Ｌ３１より指定される量子化
係数ＲＡＭ３１の出力に応じたシフト量に基づいて、右
にシフトする。
【００１７】図９は、右シフタ５１のシフト量を具体的
に示したものである。乗算器１１に１１ビットに圧縮さ
れたデータが入力されているので、最上位ビットから取
り除かれたビット数だけ乗算器１１の出力の桁があって
いないので、右シフタ５１では最上位ビットから取り除
かれたビット数だけ、以下の(a）〜(i）の番地のデータ
に応じて右にシフトし、最上位ビットからシフトしたビ
ット数だけ”０”をいれて、シフトしてはみだしたビッ
トを切り捨てる。 (a) １番地のデータ；シフトなし。 (b) ２番地のデータ；１ビット右にシフトする。 (c) ３と４番地のデータ；２ビット右にシフトする。 (d) ５〜８番地のデータ；３ビット右にシフトする。 (e) ９〜１６番地のデータ；４ビット右にシフトする。 (f) １７〜３２番地のデータ；５ビット右にシフトす
る。 (g) ３３〜６４番地のデータ；６ビット右にシフトす
る。 (h) ６５〜１２８番地のデータ；７ビット右にシフトす
る。 (i) １２９〜２５５番地のデータ；８ビット右にシフト
する。 選択器５２には、信号線ＬＤＩＲにより”Ｌ”が入力さ
れて、右シフタ５１の出力を選択して信号線ＬＯＵＴを
介してハフマン符号化回路２０に出力する。逆量子化実
行時には、乗算器１１の出力が選択されて、信号線ＬＯ
ＵＴを介してＩＤＣＴ回路１に出力される。
に示したものである。乗算器１１に１１ビットに圧縮さ
れたデータが入力されているので、最上位ビットから取
り除かれたビット数だけ乗算器１１の出力の桁があって
いないので、右シフタ５１では最上位ビットから取り除
かれたビット数だけ、以下の(a）〜(i）の番地のデータ
に応じて右にシフトし、最上位ビットからシフトしたビ
ット数だけ”０”をいれて、シフトしてはみだしたビッ
トを切り捨てる。 (a) １番地のデータ；シフトなし。 (b) ２番地のデータ；１ビット右にシフトする。 (c) ３と４番地のデータ；２ビット右にシフトする。 (d) ５〜８番地のデータ；３ビット右にシフトする。 (e) ９〜１６番地のデータ；４ビット右にシフトする。 (f) １７〜３２番地のデータ；５ビット右にシフトす
る。 (g) ３３〜６４番地のデータ；６ビット右にシフトす
る。 (h) ６５〜１２８番地のデータ；７ビット右にシフトす
る。 (i) １２９〜２５５番地のデータ；８ビット右にシフト
する。 選択器５２には、信号線ＬＤＩＲにより”Ｌ”が入力さ
れて、右シフタ５１の出力を選択して信号線ＬＯＵＴを
介してハフマン符号化回路２０に出力する。逆量子化実
行時には、乗算器１１の出力が選択されて、信号線ＬＯ
ＵＴを介してＩＤＣＴ回路１に出力される。
【００１８】以上説明したように、この第３の実施例で
は、第２の実施例と同様の利点がある。なお、本発明
は、上記実施例に限定されず種々の変形が可能である。
その変形例としては、例えば次のようなものがある。 （１）図４の逆数ＲＯＭ４１には、最上位から連続す
る”０”とその直後の”１”を取り除いた有効ビットの
データを記憶して、拡張器４２ではデータの先頭に”
１”ビット付加して、その前後に”０”ビットを付加し
て１９ビットに拡張して、選択器４２に出力してもよ
い。これによって逆数ＲＯＭ４１をさらに小さくするこ
とができる。 （２）図７の逆数ＲＯＭ４１には、最上位から連続す
る”０”とその直後の”１”を取り除いた有効ビットの
データを記憶して、拡張器を設けて、逆数ＲＯＭ４１の
出力に、この拡張器により”１”を最上位に付加して、
選択器３３に出力してもよい。これによって、逆数ＲＯ
Ｍ４１をさらに小さくすることができる。
は、第２の実施例と同様の利点がある。なお、本発明
は、上記実施例に限定されず種々の変形が可能である。
その変形例としては、例えば次のようなものがある。 （１）図４の逆数ＲＯＭ４１には、最上位から連続す
る”０”とその直後の”１”を取り除いた有効ビットの
データを記憶して、拡張器４２ではデータの先頭に”
１”ビット付加して、その前後に”０”ビットを付加し
て１９ビットに拡張して、選択器４２に出力してもよ
い。これによって逆数ＲＯＭ４１をさらに小さくするこ
とができる。 （２）図７の逆数ＲＯＭ４１には、最上位から連続す
る”０”とその直後の”１”を取り除いた有効ビットの
データを記憶して、拡張器を設けて、逆数ＲＯＭ４１の
出力に、この拡張器により”１”を最上位に付加して、
選択器３３に出力してもよい。これによって、逆数ＲＯ
Ｍ４１をさらに小さくすることができる。
【００１９】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、逆量子化するための量子化係数を記憶する第
１の記憶手段と、量子化するための自然数の逆数を記憶
し前記第１の記憶手段の出力に応じてその逆数を出力す
る第２の記憶手段と、量子化又は逆量子化するデータ
と、前記第１の記憶手段の出力又は前記第２の記憶手段
の出力に基づいたデータとを掛け合わせる乗算手段と
を、備えている。従って、乗算手段のみにより、量子化
又は逆量子化の演算を行うことができ、量子化・逆量子
化回路を小さくできる。第２の発明によれば、量子化又
は逆量子化に応じて、前記第２の記憶手段又は前記第１
の記憶手段の出力を選択する選択手段を備えている。従
って、乗算手段のみにより、量子化又は逆量子化の演算
を行うことができ、量子化・逆量子化回路を小さくでき
る。第３又は第５の発明によれば、固定２進表現された
量子化するための自然数の逆数について、その最上位か
ら連続する”０”を取り除いたビットを記憶しておき、
第１の記憶手段の出力に応じてその逆数を出力する第２
の記憶手段と、第２の記憶手段の出力に応じて、取り除
いた“０”をその上位に拡張する拡張手段とを備えてい
る。従って、第２の記憶手段に記憶するデータ量を少な
くでき量子化・逆量子化回路を小さくできる。第４又は
第６の発明によれば、固定２進表現された量子化するた
めの自然数の逆数について、その最上位から連続する”
０”とその直後の”１”を取り除いた有効ビットを記憶
しておき、前記第１の記憶手段の出力に応じてその逆数
を出力する第２の記憶手段を備えている。従って、第２
の記憶手段に記憶するデータ量をさらに少なくでき量子
化・逆量子化回路を小さくできる。
によれば、逆量子化するための量子化係数を記憶する第
１の記憶手段と、量子化するための自然数の逆数を記憶
し前記第１の記憶手段の出力に応じてその逆数を出力す
る第２の記憶手段と、量子化又は逆量子化するデータ
と、前記第１の記憶手段の出力又は前記第２の記憶手段
の出力に基づいたデータとを掛け合わせる乗算手段と
を、備えている。従って、乗算手段のみにより、量子化
又は逆量子化の演算を行うことができ、量子化・逆量子
化回路を小さくできる。第２の発明によれば、量子化又
は逆量子化に応じて、前記第２の記憶手段又は前記第１
の記憶手段の出力を選択する選択手段を備えている。従
って、乗算手段のみにより、量子化又は逆量子化の演算
を行うことができ、量子化・逆量子化回路を小さくでき
る。第３又は第５の発明によれば、固定２進表現された
量子化するための自然数の逆数について、その最上位か
ら連続する”０”を取り除いたビットを記憶しておき、
第１の記憶手段の出力に応じてその逆数を出力する第２
の記憶手段と、第２の記憶手段の出力に応じて、取り除
いた“０”をその上位に拡張する拡張手段とを備えてい
る。従って、第２の記憶手段に記憶するデータ量を少な
くでき量子化・逆量子化回路を小さくできる。第４又は
第６の発明によれば、固定２進表現された量子化するた
めの自然数の逆数について、その最上位から連続する”
０”とその直後の”１”を取り除いた有効ビットを記憶
しておき、前記第１の記憶手段の出力に応じてその逆数
を出力する第２の記憶手段を備えている。従って、第２
の記憶手段に記憶するデータ量をさらに少なくでき量子
化・逆量子化回路を小さくできる。
【図１】本発明の第１の実施例の量子化・逆量子化回路
の回路図である。
の回路図である。
【図２】従来の量子化・逆量子化回路の回路図である。
【図３】図１中の逆数ＲＯＭの内容を示す図である。
【図４】本発明の第２の実施例の量子化・逆量子化回路
の回路図である。
の回路図である。
【図５】図４中の逆数ＲＯＭの内容を示す図である。
【図６】図４中の拡張器の付加する”０”のビット数を
示す図である。
示す図である。
【図７】本発明の第３の実施例の量子化・逆量子化回路
の回路図である。
の回路図である。
【図８】図７中のシフタのシフト量を示す図である。
１１ 乗算器 ３１ 量子化係数ＲＡＭ ３２，４１ 逆数ＲＯＭ ４２ 拡張器 ５１ 右シフタ ３３，５２ 選択器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/41 Ｂ 7/24
Claims (6)
- 【請求項１】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 量子化するための自然数の逆数を記憶し前記第１の記憶
手段の出力に応じてその逆数を出力する第２の記憶手段
と、 量子化又は逆量子化するデータと前記第１の記憶手段の
出力又は前記第２の記憶手段の出力に基づいたデータと
を掛け合わせる乗算手段とを、 備えたことを特徴とする量子化・逆量子化回路。 - 【請求項２】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 量子化するための自然数の逆数を記憶し前記第１の記憶
手段の出力に応じてその逆数を出力する第２の記憶手段
と、 量子化又は逆量子化に応じて前記第２の記憶手段又は前
記第１の記憶手段の出力を選択する選択手段と、 量子化又は逆量子化するデータと前記選択手段の出力と
を掛け合わせる乗算手段とを、 備えたことを特徴とする量子化・逆量子化回路。 - 【請求項３】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 固定２進数で表現された量子化するための自然数の逆数
について、その最上位から連続する”０”を取り除いた
ビットを記憶しておき前記第１の記憶手段の出力に応じ
てその逆数を出力する第２の記憶手段と、 前記第２の記憶手段の出力に応じて前記取り除いた
“０”をその上位に拡張する拡張手段と、 量子化又は逆量子化に応じて前記第１の記憶手段の出力
と前記拡張手段の出力を選択する選択手段と、 量子化又は逆量子化するデータと前記選択手段の出力と
を掛け合わせる乗算手段とを、 備えたことを特徴とする量子化・逆量子化回路。 - 【請求項４】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 固定２進数で表現された量子化するための自然数の逆数
について、その最上位から連続する”０”とその直後
の”１”を取り除いた有効ビットを記憶しておき前記第
１の記憶手段の出力に応じてその逆数を出力する第２の
記憶手段と、 前記第２の記憶手段の出力に応じて前記取り除いた
“０”と”１”をその上位に拡張する拡張手段と、 量子化又は逆量子化に応じて前記第１の記憶手段の出力
と前記拡張手段の出力を選択する選択手段と、 量子化又は逆量子化するデータと前記選択手段の出力と
を掛け合わせる乗算手段と、 を備えたことを特徴とする量子化・逆量子化回路。 - 【請求項５】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 固定２進数で表現された量子化するための自然数の逆数
について、その最上位から連続する”０”を取り除いた
ビットを記憶しておき前記第１の記憶手段の出力に応じ
てその逆数を出力する第２の記憶手段と、 量子化又は逆量子化に応じて前記第１の記憶手段の出力
と前記第２の記憶手段の出力を選択する第１の選択手段
と、 量子化又は逆量子化するデータと前記選択手段の出力と
を掛け合わせる乗算手段と、 前記乗算手段の出力を前記第２の記憶手段の出力に応じ
て前記取り除かれた”０”の個数シフトするシフト手段
と、 前記乗算手段の出力と前記シフト手段の出力とを選択す
る第２の選択手段とを、 備えたことを特徴とする量子化・逆量子化回路。 - 【請求項６】 逆量子化するための量子化係数を記憶す
る第１の記憶手段と、 固定２進数で表現された量子化するための自然数の逆数
について、その最上位から連続する”０”とその直後
の”１”を取り除いた有効ビットを記憶しておき前記第
１の記憶手段の出力に応じてその逆数を出力する第２の
記憶手段と、 前記第２の記憶手段の出力に”１”をその上位に拡張す
る拡張手段と、 量子化又は逆量子化に応じて前記第１の記憶手段の出力
と前記拡張手段の出力を選択する第１の選択手段と、 量子化又は逆量子化するデータと前記選択手段の出力と
を掛け合わせる乗算手段と、 前記乗算手段の出力を前記第２の記憶手段の出力に応じ
て前記取り除かれた”０”の個数シフトするシフト手段
と、 前記乗算手段の出力と前記シフト手段の出力を選択する
第２の選択手段とを、 備えたことを特徴とする量子化・逆量子化回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33822093A JP3224926B2 (ja) | 1993-12-28 | 1993-12-28 | 量子化・逆量子化回路 |
| KR1019940032832A KR100342594B1 (ko) | 1993-12-28 | 1994-12-05 | 양자화.역양자화회로 |
| DE69416665T DE69416665T2 (de) | 1993-12-28 | 1994-12-23 | Quantisierungs- und Entquantisierungsschaltung mit reduzierter Grösse |
| EP19940309763 EP0663762B1 (en) | 1993-12-28 | 1994-12-23 | Quantizing and dequantizing circuit with reduced size |
| US08/365,467 US5635938A (en) | 1993-12-28 | 1994-12-28 | Quantizing and dequantizing circuit with reduced size |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33822093A JP3224926B2 (ja) | 1993-12-28 | 1993-12-28 | 量子化・逆量子化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202711A true JPH07202711A (ja) | 1995-08-04 |
| JP3224926B2 JP3224926B2 (ja) | 2001-11-05 |
Family
ID=18316062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33822093A Expired - Fee Related JP3224926B2 (ja) | 1993-12-28 | 1993-12-28 | 量子化・逆量子化回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5635938A (ja) |
| EP (1) | EP0663762B1 (ja) |
| JP (1) | JP3224926B2 (ja) |
| KR (1) | KR100342594B1 (ja) |
| DE (1) | DE69416665T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141116A1 (ja) * | 2014-03-19 | 2015-09-24 | 日本電気株式会社 | 映像符号化装置、映像符号化方法および映像符号化プログラム |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215425B1 (en) * | 1992-02-19 | 2001-04-10 | Netergy Networks, Inc. | Deblocking filter for encoder/decoder arrangement and method with divergence reduction |
| US6160503A (en) * | 1992-02-19 | 2000-12-12 | 8×8, Inc. | Deblocking filter for encoder/decoder arrangement and method with divergence reduction |
| US6225923B1 (en) * | 1992-02-19 | 2001-05-01 | Netergy Networks, Inc. | Encoder arrangement and bit-exact IDCT protocol |
| US8913667B2 (en) | 1999-11-09 | 2014-12-16 | Broadcom Corporation | Video decoding system having a programmable variable-length decoder |
| US7959860B2 (en) * | 2001-10-22 | 2011-06-14 | Faries Jr Durward I | System and method of detecting fluid and leaks in thermal treatment system basins |
| US7130876B2 (en) * | 2001-11-30 | 2006-10-31 | General Instrument Corporation | Systems and methods for efficient quantization |
| EP1351515A3 (en) * | 2002-04-01 | 2005-08-03 | Broadcom Corporation | Inverse quantizer supporting multiple decoding standards |
| US7096245B2 (en) | 2002-04-01 | 2006-08-22 | Broadcom Corporation | Inverse discrete cosine transform supporting multiple decoding processes |
| US8284844B2 (en) | 2002-04-01 | 2012-10-09 | Broadcom Corporation | Video decoding system supporting multiple standards |
| US7920624B2 (en) | 2002-04-01 | 2011-04-05 | Broadcom Corporation | Inverse quantizer supporting multiple decoding processes |
| US20050247169A1 (en) * | 2003-11-26 | 2005-11-10 | Faries Durward I Jr | Fastening system and method of fastening objects with enhanced security |
| US7796889B1 (en) * | 2005-02-28 | 2010-09-14 | Quartet Technology, Inc | System and method for controlling diverse infrared controlled devices |
| US8148666B2 (en) * | 2005-09-01 | 2012-04-03 | Patented Medical Solutions, Llc | Method and apparatus for protecting sterile drapes in surgical thermal treatment systems |
| US8789534B2 (en) * | 2008-04-09 | 2014-07-29 | Patented Medical Solutions, Llc | Method and apparatus for warming medical solutions in a thermal treatment system employing a removable basin |
| US9106933B1 (en) | 2010-05-18 | 2015-08-11 | Google Inc. | Apparatus and method for encoding video using different second-stage transform |
| US9210442B2 (en) | 2011-01-12 | 2015-12-08 | Google Technology Holdings LLC | Efficient transform unit representation |
| US9380319B2 (en) | 2011-02-04 | 2016-06-28 | Google Technology Holdings LLC | Implicit transform unit representation |
| US9219915B1 (en) | 2013-01-17 | 2015-12-22 | Google Inc. | Selection of transform size in video coding |
| US9544597B1 (en) | 2013-02-11 | 2017-01-10 | Google Inc. | Hybrid transform in video encoding and decoding |
| US9967559B1 (en) | 2013-02-11 | 2018-05-08 | Google Llc | Motion vector dependent spatial transformation in video coding |
| US9674530B1 (en) | 2013-04-30 | 2017-06-06 | Google Inc. | Hybrid transforms in video coding |
| US9565451B1 (en) | 2014-10-31 | 2017-02-07 | Google Inc. | Prediction dependent transform coding |
| US9769499B2 (en) | 2015-08-11 | 2017-09-19 | Google Inc. | Super-transform video coding |
| US10277905B2 (en) | 2015-09-14 | 2019-04-30 | Google Llc | Transform selection for non-baseband signal coding |
| US9807423B1 (en) | 2015-11-24 | 2017-10-31 | Google Inc. | Hybrid transform scheme for video coding |
| CN109905204B (zh) * | 2019-03-29 | 2021-12-03 | 京东方科技集团股份有限公司 | 一种数据发送、接收方法、相应装置和存储介质 |
| US11122297B2 (en) | 2019-05-03 | 2021-09-14 | Google Llc | Using border-aligned block functions for image compression |
| JP2023184342A (ja) | 2022-06-17 | 2023-12-28 | キオクシア株式会社 | エンコーダ及びデコーダ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694417A (en) * | 1982-07-21 | 1987-09-15 | Raytheon Company | Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing |
| US4920411A (en) * | 1984-04-11 | 1990-04-24 | Fuji Photo Film Co., Ltd. | Method for processing image signals so as to color correct them |
| US4658239A (en) * | 1984-09-14 | 1987-04-14 | Siemens Aktiengesellschaft | Differential pulse code modulation coder |
| US5136290A (en) * | 1990-06-18 | 1992-08-04 | Bond James W | Message expansion decoder and decoding method for a communication channel |
| US5243342A (en) * | 1990-09-28 | 1993-09-07 | Stratacom, Inc. | Integrated PCM level control and conversion using a lookup table |
| JPH05110863A (ja) * | 1991-10-18 | 1993-04-30 | Hitachi Ltd | 静止画記録再生装置 |
| JP3069455B2 (ja) * | 1992-12-22 | 2000-07-24 | 富士写真フイルム株式会社 | 画像データ圧縮伸張装置における量子化・逆量子化回路 |
-
1993
- 1993-12-28 JP JP33822093A patent/JP3224926B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-05 KR KR1019940032832A patent/KR100342594B1/ko not_active IP Right Cessation
- 1994-12-23 EP EP19940309763 patent/EP0663762B1/en not_active Expired - Lifetime
- 1994-12-23 DE DE69416665T patent/DE69416665T2/de not_active Expired - Fee Related
- 1994-12-28 US US08/365,467 patent/US5635938A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015141116A1 (ja) * | 2014-03-19 | 2015-09-24 | 日本電気株式会社 | 映像符号化装置、映像符号化方法および映像符号化プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950022179A (ko) | 1995-07-28 |
| DE69416665D1 (de) | 1999-04-01 |
| EP0663762A3 (en) | 1995-09-27 |
| EP0663762B1 (en) | 1999-02-24 |
| US5635938A (en) | 1997-06-03 |
| KR100342594B1 (ko) | 2002-11-18 |
| JP3224926B2 (ja) | 2001-11-05 |
| EP0663762A2 (en) | 1995-07-19 |
| DE69416665T2 (de) | 1999-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07202711A (ja) | 量子化・逆量子化回路 | |
| US6285796B1 (en) | Pseudo-fixed length image compression scheme | |
| JP4130207B2 (ja) | 画像処理表示装置および画像処理表示方法 | |
| US5706216A (en) | System for data compression of an image using a JPEG compression circuit modified for filtering in the frequency domain | |
| US20200059670A1 (en) | Image compression | |
| US6067384A (en) | Fast scaling of JPEG images | |
| US6563946B2 (en) | Image processing apparatus and method | |
| US20060067582A1 (en) | Progressive JPEG decoding system | |
| US8600181B2 (en) | Method for compressing images and a format for compressed images | |
| JPH1075448A (ja) | 画像圧縮装置および画像伸張装置 | |
| JPH08205144A (ja) | 画像符号化装置 | |
| JPH0487460A (ja) | 画像処理装置 | |
| JP3260284B2 (ja) | 画像圧縮装置および画像伸張装置 | |
| JP2698034B2 (ja) | コード変換方法、コード変換システム及びディジタル・データ信号処理方法 | |
| JP3796990B2 (ja) | 色変換処理方法及び装置 | |
| JP3107676B2 (ja) | 量子化回路 | |
| KR100530745B1 (ko) | 고해상도 영상신호를 저해상도 디스플레이 장치에 디스플레이하는 디스플레이 방법 | |
| JPH08275153A (ja) | 画像圧縮装置および画像復元装置 | |
| JP3392949B2 (ja) | 画像圧縮装置および画像伸張装置 | |
| JPH06338802A (ja) | 再圧縮装置 | |
| JPH029271A (ja) | 画像データの圧縮率変換方法 | |
| KR20040063650A (ko) | 비디오 코덱의 리사이징 시스템 | |
| Razavi et al. | Low-cost still-picture compression chip set | |
| JPH09205552A (ja) | 画像符号化方法とその装置 | |
| JPH05292328A (ja) | 静止画符号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010814 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070824 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090824 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |