[go: up one dir, main page]

CN109905204B - 一种数据发送、接收方法、相应装置和存储介质 - Google Patents

一种数据发送、接收方法、相应装置和存储介质 Download PDF

Info

Publication number
CN109905204B
CN109905204B CN201910251000.1A CN201910251000A CN109905204B CN 109905204 B CN109905204 B CN 109905204B CN 201910251000 A CN201910251000 A CN 201910251000A CN 109905204 B CN109905204 B CN 109905204B
Authority
CN
China
Prior art keywords
data
bit width
received
determining
frequency multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201910251000.1A
Other languages
English (en)
Other versions
CN109905204A (zh
Inventor
马希通
段然
耿立华
李彦孚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910251000.1A priority Critical patent/CN109905204B/zh
Publication of CN109905204A publication Critical patent/CN109905204A/zh
Priority to US16/555,467 priority patent/US10917227B2/en
Application granted granted Critical
Publication of CN109905204B publication Critical patent/CN109905204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开了一种数据发送、接收方法、相应装置和存储介质。该方法包括：根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；根据所述待发送数据中的有效位宽的比特位数，确定数据周期；根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。根据本申请实施例的技术方案，可以避免待传输数据中无效位宽对于带宽的占用，提高传输效率。

Description

一种数据发送、接收方法、相应装置和存储介质
技术领域
本公开一般涉及通信技术领域，具体涉及视频信号传输技术领域，尤其涉及一种数据发送、接收方法、相应装置和存储介质。
背景技术
在超高清视频信号传输领域，带宽已经成为制约超高清视频信号传输的关键因素。以8K超高清视频信号为例，其标准的分辨率为7680*4320，刷新频率为60Hz，需要的数据位宽为71Gb/s的带宽。
如何提高超高清视频信号的传输效率，是目前亟需解决的问题。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种能够有效提高超高清视频信号传输效率的方案。
第一方面，本申请实施例提供了一种数据发送方法，所述方法包括：
根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；
根据所述待发送数据中的有效位宽的比特位数，确定数据周期；
根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；
根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。
可选的，根据所述待发送数据中的有效位宽的比特位数，确定数据周期，包括：
将所述待传输数据中的有效位宽的比特位数与所述基础时钟的周期的乘积确定为所述数据周期。
可选的，根据所述待传输数据中的有效位宽表征的数值，确定高电平个数，包括：
将所述待传输数据中的有效位宽表征的数值加一，得到所述高电平个数。
第二方面，本申请实施例还提供了一种数据接收方法，所述方法包括：
根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
根据所述倍频时钟，确定所述待接收数据的上升沿的位置；
根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数和所述有效位宽表征的数值；
根据所述有效位宽和所述有效位宽表征的数值，确定所述待接收数据。
可选的，根据所述倍频时钟，确定所述待接收数据的上升沿的位置，包括：
基于所述倍频时钟，对所述待接收数据进行打拍，得到打拍数据；
基于所述打拍数据对所述待接收数据的上升沿进行检测，确定所述待接收数据的上升沿的位置。
可选的，根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数，包括：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数；
将所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数确定为所述待接收数据的有效位宽的比特位数。
可选的，根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽表征的数值，包括：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间高电平的数量；
将所述高电平的数量加一，得到所述待接收数据的有效位宽表征的数值。
第三方面，本申请实施例还提供了一种数据发送装置，包括：
倍频单元，用于根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
剔除单元，用于将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；
数据周期确定单元，用于根据所述待发送数据中的有效位宽的比特位数，确定数据周期；
高电平个数确定单元，用于根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；
发送单元，用于根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。
第四方面，本申请实施例提供了一种数据接收装置，包括：
倍频单元，用于根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
上升沿确定单元，用于根据所述倍频时钟，确定所述待接收数据的上升沿的位置；
有效位宽确定单元，用于根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数和所述有效位宽表征的数值；
数据确定单元，用于根据所述有效位宽和所述有效位宽表征的数值，确定所述待接收数据。
第五方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序指令，当所述计算机程序指令被处理器执行时实现如上所述的数据发送方法或数据接收方法。
本申请实施例提供的数据发送方案，首先根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，再将待发送数据中的无效位宽剔除，确定待发送数据中的有效位宽的比特位数以及有效位宽表征的数值，根据待发送数据中的有效位宽的比特位数，确定数据周期，以及根据待发送数据中的有效位宽表征的数值，确定高电平个数，最后根据数据周期和高电平个数，按照倍频时钟发送待发送数据。本申请实施例通过剔除无效比特数据位宽对带宽的占用，进而提高数据传输效率。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请实施例提供的一种数据发送方法的示例性流程图；
图2为本申请实施例提供的一种数据接收方法的示例性流程图；
图3为发送端和接收端的数据传输过程示意图；
图4为上升沿判定过程示意图；
图5为数据传输对比示意图；
图6为本申请实施例提供的一种数据发送装置的示例性结构框图；
图7为本申请实施例提供的一种数据接收装置的示例性结构框图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图1，为本申请实施例提供的一种数据发送方法的示例性流程图。
该方法包括如下步骤：
步骤11，根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟。
其中，该倍频时钟中的高电平最大个数要大于比特位数能够表征的最大数值。本申请实施例中，倍频时钟中高电平的最大个数所能表示的有效数据应该大于待发送数据位宽的比特位数所表征的最大数值，比如，如果待发送数据位宽的比特位数为4，则得到的倍频时钟中的高电平最大个数应该大于其能够表征的最大数值15。
步骤12，将待发送数据中的无效位宽剔除，确定待发送数据中的有效位宽的比特位数以及有效位宽表征的数值。
本申请实施例中，从待发送数据中出现的第一个高电平位开始的位宽为有效位宽，在第一个高电平位之前的位宽为无效位宽。比如待发送数据为0010，则前两个0为无效位宽，后两位10为有效位宽。
步骤13，根据待发送数据中的有效位宽的比特位数，确定数据周期。
具体的，将待发送数据中的有效位宽的比特位数与基础时钟的周期的乘积确定为待发送数据的数据周期。
步骤14，根据待发送数据中的有效位宽表征的数值，确定高电平个数。
具体的，可以将待发送数据中的有效位宽表征的数据加1，得到待发送数据中的高电平个数。
步骤15，根据数据周期和高电平个数，按照确定出的倍频时钟发送待发送数据。
本申请实施例提供的数据发送方案，通过剔除无效比特数据位宽对带宽的占用来提高数据传输效率。
参考图2，为本申请实施例提供的一种数据接收方法的示例性流程图。
该方法包括如下步骤：
步骤21，根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟。
其中，该倍频时钟中的高电平最大个数要大于比特位数能够表征的最大数值。
步骤22，根据倍频时钟，确定待接收数据的上升沿的位置。
具体的，首先基于倍频时钟，对待接收数据进行打拍，得到打拍数据，再基于打拍数据对待接收数据的上升沿进行检测，确定待接收数据的上升沿的位置。
步骤23，根据待接收数据的上升沿的位置，确定待接收数据的有效位宽的比特位数和有效位宽表征的数值。
具体的，可以按照如下过程确定待接收数据的有效位宽的比特位数：
根据待接收数据的上升沿的位置，确定待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数，再将待接收数据中两个相邻上升沿之间存在基础时钟的周期个数确定为待接收数据的有效位宽的比特位数。
按照如下过程确定待接收数据的有效位宽表征的数值：
根据待接收数据的上升沿的位置，确定待接收数据中两个相邻上升沿之间高电平的数量，再将高电平的数量加一，得到待接收数据的有效位宽表征的数值。
步骤24，根据有效位宽和有效位宽表征的数值，确定待接收数据。
下面将结合流程图进一步描述上述数据发送过程和数据接收过程。
本申请实施例中以四位数据位宽为例，则需要在发送端和接收端对基础时钟进行5倍频。对于4比特位宽数据传输，5倍频后等于20个倍频时钟周期，高电平个数范围为1-19，可以表示的有效数据为0-18(有效数据＝高电平个数-1)，可以包括4比特位宽数据“0000”至“1111”。
其中，设定基础时钟的频率为Fclk，其周期为Tclk＝1/Fclk；
倍频时钟的频率为Fclk_x5，其周期为Tclk_x5＝1/Fclk_x5；
上述二者存在如下关系：
频率关系：Fclk_x5＝Fclk*5；
周期关系：Tclk＝Tclk_x5*5。
本申请实施例中以传输4比特位宽0010为例。
参考图3，为发送端和接收端的数据传输过程示意图。
步骤31，发送端对基础时钟进行5倍频，得到倍频时钟。
步骤32，剔除无效位宽。
其中，4比特位宽0010，前两个0是无效位宽，后两位10为有效位宽，该有效位宽的比特位数为2，表征的数值为2。
步骤33，确定数据周期。
其中，数据周期＝有效位宽的比特位数*基础时钟周期＝2*Tclk＝2*5*Tclk_x5＝10*Tclk_x5，即包含10个倍频时钟Fclk_x5。
步骤34，确定高电平个数。
其中，高电平个数＝有效位宽表征的数值+1＝2+1＝3。
步骤35，发送数据。
根据上述确定出的数据周期和高电平个数，数据按照3个高电平7个低电平来进行传输。
上述步骤31至步骤35为数据发送过程。
步骤36，接收端对基础时钟进行5倍频，得到倍频时钟。
步骤37，判定上升沿。
参照图4，可以通过数据A和打拍数据B来对上升沿进行判定，C＝A&(～B)，C的高电平即为上升沿时刻。
步骤38，确定有效位宽的比特位数。
其中，有效位宽的比特位数＝临近上升沿之间的基础时钟周期个数。以本申请实施例中的0010为例，有效位宽为2。
步骤39，确定有效位宽表征的数值。
其中，根据接收到的数据的上升沿的位置，确定两个相邻上升沿之间高电平的数量，进而将高电平的数量减一，得到有效位宽表征的数值，即3-1＝2。
步骤310，数据恢复。
根据确定出的有效位宽的比特位数和表征的数值，进而解析出数据为2比特位宽10，即0010。
本申请实施例提供的数据传输方案，包括数据发送和接收过程，利用传输数据的周期特性和占空比特性，分别表示有效位宽信息和数值信息，剔除特定比特位数的无效位，利用传输信号的上升沿和临近上升沿作为数据的天然逗号，确保一个上升沿和临近上升沿能够传输特定比特的数据信息。本申请实施例通过剔除无效比特数据位宽对带宽的占用，进而提高数据传输效率。
参考图5，为数据传输对比示意图。图5中的上半部分为现有技术中传输示意图，下半部分为本申请实施例改进后的传输示意图。从图中可见，本申请实施例的传输过程能够减少数据量对于带宽的占用，从而提高数据传输效率。
应当注意，尽管在附图中以特定顺序描述了本发明方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。
进一步参考图6，为本申请实施例提供的一种数据发送装置的示例性结构框图。
倍频单元61，用于根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
剔除单元62，用于将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；
数据周期确定单元63，用于根据所述待发送数据中的有效位宽的比特位数，确定数据周期；
高电平个数确定单元64，用于根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；
发送单元65，用于根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。
可选的，数据周期确定单元63，具体用于：
将所述待发送数据中的有效位宽的比特位数与所述基础时钟的周期的乘积确定为所述数据周期。
可选的，高电平个数确定单元64，具体用于：
将所述待发送数据中的有效位宽表征的数值加一，得到所述高电平个数。
应当理解，上述数据发送装置记载的诸子系统或单元与参考图1描述的方法中的各个步骤相对应。由此，上文针对方法描述的操作和特征同样适用于数据发送装置及其中包含的单元，在此不再赘述。
进一步参考图7，为本申请实施例提供的一种数据接收装置的示例性结构框图。
倍频单元71，用于根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
上升沿确定单元72，用于根据所述倍频时钟，确定所述待接收数据的上升沿的位置；
有效位宽确定单元73，用于根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数和所述有效位宽表征的数值；
数据确定单元74，用于根据所述有效位宽和所述有效位宽表征的数值，确定所述待接收数据。
可选的，上升沿确定单元72，具体用于：
基于所述倍频时钟，对所述待接收数据进行打拍，得到打拍数据；
基于所述打拍数据对所述待接收数据的上升沿进行检测，确定所述待接收数据的上升沿的位置。
可选的，有效位宽确定单元73，具体用于：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数；
将所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数确定为所述待接收数据的有效位宽的比特位数。
可选的，有效位宽确定单元73，具体用于：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间高电平的数量；
将所述高电平的数量加一，得到所述待接收数据的有效位宽表征的数值。
应当理解，上述数据接收装置记载的诸子系统或单元与参考图2描述的方法中的各个步骤相对应。由此，上文针对方法描述的操作和特征同样适用于数据接收装置及其中包含的单元，在此不再赘述。
作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中所述的数据发送方法或数据接收方法。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。

Claims (10)

1.一种数据发送方法，其特征在于，所述方法包括：
根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；
根据所述待发送数据中的有效位宽的比特位数，确定数据周期；
根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；
根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。
2.根据权利要求1所述的方法，其特征在于，根据所述待发送数据中的有效位宽的比特位数，确定数据周期，包括：
将所述待发送数据中的有效位宽的比特位数与所述基础时钟的周期的乘积确定为所述数据周期。
3.根据权利要求1所述的方法，其特征在于，根据所述待发送数据中的有效位宽表征的数值，确定高电平个数，包括：
将所述待发送数据中的有效位宽表征的数值加一，得到所述高电平个数。
4.一种数据接收方法，其特征在于，所述方法包括：
根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
根据所述倍频时钟，确定所述待接收数据的上升沿的位置；
根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数和所述有效位宽表征的数值；
根据所述有效位宽和所述有效位宽表征的数值，确定所述待接收数据。
5.根据权利要求4所述的方法，其特征在于，根据所述倍频时钟，确定所述待接收数据的上升沿的位置，包括：
基于所述倍频时钟，对所述待接收数据进行打拍，得到打拍数据；
基于所述打拍数据对所述待接收数据的上升沿进行检测，确定所述待接收数据的上升沿的位置。
6.根据权利要求4所述的方法，其特征在于，根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数，包括：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数；
将所述待接收数据中两个相邻上升沿之间存在所述基础时钟的周期个数确定为所述待接收数据的有效位宽的比特位数。
7.根据权利要求4所述的方法，其特征在于，根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽表征的数值，包括：
根据所述待接收数据的上升沿的位置，确定所述待接收数据中两个相邻上升沿之间高电平的数量；
将所述高电平的数量加一，得到所述待接收数据的有效位宽表征的数值。
8.一种数据发送装置，其特征在于，包括：
倍频单元，用于根据待发送数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
剔除单元，用于将所述待发送数据中的无效位宽剔除，确定所述待发送数据中的有效位宽的比特位数以及所述有效位宽表征的数值；
数据周期确定单元，用于根据所述待发送数据中的有效位宽的比特位数，确定数据周期；
高电平个数确定单元，用于根据所述待发送数据中的有效位宽表征的数值，确定高电平个数；
发送单元，用于根据所述数据周期和所述高电平个数，按照所述倍频时钟发送所述待发送数据。
9.一种数据接收装置，其特征在于，包括：
倍频单元，用于根据待接收数据位宽的比特位数，对基础时钟进行倍频，得到倍频时钟，所述倍频时钟中的高电平最大个数大于所述比特位数能够表征的最大数值；
上升沿确定单元，用于根据所述倍频时钟，确定所述待接收数据的上升沿的位置；
有效位宽确定单元，用于根据所述待接收数据的上升沿的位置，确定所述待接收数据的有效位宽的比特位数和所述有效位宽表征的数值；
数据确定单元，用于根据所述有效位宽和所述有效位宽表征的数值，确定所述待接收数据。
10.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，当所述计算机程序指令被处理器执行时实现如权利要求1-3或4-7中任一项所述的方法。
CN201910251000.1A 2019-03-29 2019-03-29 一种数据发送、接收方法、相应装置和存储介质 Expired - Fee Related CN109905204B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910251000.1A CN109905204B (zh) 2019-03-29 2019-03-29 一种数据发送、接收方法、相应装置和存储介质
US16/555,467 US10917227B2 (en) 2019-03-29 2019-08-29 Data transmission and reception method, apparatus and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910251000.1A CN109905204B (zh) 2019-03-29 2019-03-29 一种数据发送、接收方法、相应装置和存储介质

Publications (2)

Publication Number Publication Date
CN109905204A CN109905204A (zh) 2019-06-18
CN109905204B true CN109905204B (zh) 2021-12-03

Family

ID=66955003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910251000.1A Expired - Fee Related CN109905204B (zh) 2019-03-29 2019-03-29 一种数据发送、接收方法、相应装置和存储介质

Country Status (2)

Country Link
US (1) US10917227B2 (zh)
CN (1) CN109905204B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116800230B (zh) * 2023-06-29 2024-08-27 重庆赛力斯凤凰智创科技有限公司 一种采样装置的延时触发方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006120664A2 (en) * 2005-05-13 2006-11-16 Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin A data processing system and method
CN101079688A (zh) * 2006-05-23 2007-11-28 中兴通讯股份有限公司 一种正交频分复用系统中实现同步的方法
CN101102490A (zh) * 2007-08-16 2008-01-09 明泰科技股份有限公司 接口转换电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3224926B2 (ja) * 1993-12-28 2001-11-05 沖電気工業株式会社 量子化・逆量子化回路
US5576982A (en) * 1994-10-17 1996-11-19 Unisys Corporation Fast significant bit calculator and its application to integer multiplication and division
US5963260A (en) * 1997-03-18 1999-10-05 U.S. Philips Electronics North America Corporation Macroblock-level partitioned HDTV video decoder and related method
US7605940B2 (en) * 1999-09-17 2009-10-20 Silverbrook Research Pty Ltd Sensing device for coded data
RU2179366C1 (ru) * 2001-05-22 2002-02-10 Плотников Андрей Алексеевич Способ передачи дискретного сообщения и система для его осуществления
JP2007124044A (ja) * 2005-10-25 2007-05-17 Nec Electronics Corp 基準クロック再生回路及びデータ受信装置
US7673187B2 (en) * 2006-10-24 2010-03-02 Arm Limited Data processing apparatus and method for reducing trace bandwidth
JP2012231350A (ja) * 2011-04-27 2012-11-22 Hitachi Consumer Electronics Co Ltd 画像受信装置及び画像受信方法
CN102333054B (zh) * 2011-09-26 2015-06-17 天地融科技股份有限公司 一种数据发送、接收方法及装置
CN103037222A (zh) * 2012-12-04 2013-04-10 中国北方车辆研究所 一种并行数字视频信号的压缩传输装置和方法
CN103236839B (zh) * 2013-04-19 2016-04-27 中国科学院自动化研究所 一种任意倍数时钟域同步装置及方法
GB2537094B (en) * 2015-02-27 2019-02-20 Sheffield Hallam Univ Image data compression and decompression
CN105468919B (zh) * 2015-12-04 2019-01-08 中国电子科技集团公司第五十研究所 数字信号数据位宽截位方法
CN108631898B (zh) * 2018-04-17 2019-04-09 孙驰 一种光纤串行数据通信方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006120664A2 (en) * 2005-05-13 2006-11-16 Provost Fellows And Scholars Of The College Of The Holy And Undivided Trinity Of Queen Elizabeth Near Dublin A data processing system and method
CN101079688A (zh) * 2006-05-23 2007-11-28 中兴通讯股份有限公司 一种正交频分复用系统中实现同步的方法
CN101102490A (zh) * 2007-08-16 2008-01-09 明泰科技股份有限公司 接口转换电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种数字计数瞬时测频的方法研究;李相平等;《国外电子测量技术》;20060520(第05期);全文 *

Also Published As

Publication number Publication date
US10917227B2 (en) 2021-02-09
US20200313843A1 (en) 2020-10-01
CN109905204A (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
JP4276113B2 (ja) 標準電波受信時刻装置及びタイムコード信号の復号化方法
CN112953680B (zh) 编码方法、解码方法、编码装置及解码装置
EP3048767B1 (en) Filter scheduling method and system
CN109905204B (zh) 一种数据发送、接收方法、相应装置和存储介质
JPS61296843A (ja) コ−ド化デイジタル・デ−タ用信号対雑音比指数生成装置および方法
JP4779986B2 (ja) 無線タグリーダ
US8948333B2 (en) Clock frequency error detecting device
CN116614215B (zh) 数据同步方法、装置、信号接收终端及存储介质
JP3803664B2 (ja) 乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器
US20150043696A1 (en) Timing synchronization system and method of super regenerative receiver based on ultra low power communication
JPH09168035A (ja) 伝送データ整形装置
CN101572077B (zh) 帧速率变换设备和帧速率变换方法
US6771717B1 (en) Arrangement and method for restricting word length
JP2003510885A (ja) 信号の時間追跡方法およびその装置
US8028213B2 (en) Data transformation method and related device for a testing system
US9595995B2 (en) Systems and methods for signal processing using power spectral density shape
CN111615187A (zh) 一种无线信号的同步方法
CN112468423B (zh) 信号解码方法、装置、电子设备及存储介质
US8488720B1 (en) System and method for adaptive polar quantization
CN109194459B (zh) 传输信号的数据提取方法、装置及存储介质
CN117394968A (zh) Pdcch的dci0-1的内容检测方法、装置及存储介质
CN117561563A (zh) 一种参数确定方法、装置、设备及存储介质
CN119479522A (zh) 一种信号生成方法及装置
CN118191417A (zh) 实现频谱数据个数任意小数倍抽取的方法及电子设备
CN119363103A (zh) 数字鉴频鉴相器系统、高速串行数据采样方法及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211203

CF01 Termination of patent right due to non-payment of annual fee