JPH07193108A

JPH07193108A - 半導体チップ及びそのクラック検出方法

Info

Publication number: JPH07193108A
Application number: JP32946093A
Authority: JP
Inventors: Sachiko Onozawa; 幸子小野澤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28

Abstract

(57)【要約】【目的】半導体基板上の絶縁膜及びパッシべーション
膜のクラックを短時間で精度良く検出できる半導体チッ
プ及びクラック検出方法を提供する。【構成】ウエハ１２に形成された複数の半導体チップ
１０の外周縁の近傍領域であって、この外周縁のほぼ全
周に沿って二つの配線パッド２２、２４間を電気的に結
合する導電層１４、１８を設ける。ウエハをダイシング
した後、導電層を電気的にモニタして半導体チップのク
ラックを検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体チップ及びそ
のクラック検出方法に関するものである。

【０００２】

【従来の技術】従来のスクライブラインを有する半導体
チップはウエハ上に配設されており、半導体チップの構
成の一例を図４に示す。従来の構成によれば、ウエハ３
２上にスクライブライン３１を設け、かつ複数の半導体
チップ３０を設けてある。そして、半導体チップ３０は
ウエハ３２上に島状の導電層３４と絶縁膜３６を設けて
ある。この島状の導電層３４は、スクライブライン３１
の近傍に設けてあり、この場合、導電層３４はダイシン
グによってウエハを切断したとき半導体チップ３０に発
生するクラックを抑制する。

【０００３】一般に、ダイシングソーを用いて機械的に
ウエハを切断して複数の半導体チップに分離しようとす
る場合、半導体チップに形成された絶縁膜３６やパッシ
ベーション膜（図示せず）にクラックが生ずることは避
けられない。極端な場合、ウエハに発生したクラックに
よって半導体チップの内部に形成されている半導体素子
や配線チップが破壊されて半導体チップ自体が使用でき
なくなる。

【０００４】また、ダイシングによって発生した半導体
チップのクラックを判別する方法として従来は、目視や
光学顕微鏡を用いて観察して半導体チップの良否判定を
行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、従来
は、ダイシング時に発生した半導体チップ中の絶縁膜３
６やパッシベーション膜のクラックの発生状況を観察す
る目視や光学顕微鏡による方法では、以下に述べるよう
な問題点があった。（１）目視による良否判定は個人差が生じ、かつクラッ
クの不良箇所を見落とすことがある。（２）光学顕微鏡による方法では、クラックの定性的な
測定はできるが定量的な測定ができない。（３）製品の良否判定に時間がかかる。

【０００６】この発明は、上述した点に鑑みなされたも
のであり、従ってこの発明の目的は、半導体基板上の絶
縁膜及びパッシべーション膜のクラックを短時間で精度
良く検出できる半導体チップ及びクラック検出方法を提
供することにある。

【０００７】

【課題を解決するための手段】この目的の達成を図るた
め、この発明の半導体チップによれば、半導体チップの
それぞれの外周縁の近傍領域であって該外周縁のほぼ全
周に沿い、かつ２つの配線パッド間を電気的に結合する
導電層を具えたことを特徴とする。

【０００８】また、この発明の実施に当たり、好ましく
は、前記導電層は、前記半導体チップを構成する基板の
表面に直交する断面内において屈曲した形状を有する一
層構造とするのが良い。

【０００９】また、この発明の実施に当たり、好ましく
は、前記導電層は、前記半導体チップを構成する基板の
表面に直交する断面内において絶縁層を挟む二層構造と
し、該二層構造の上側層と下側層は電気的に結合されて
いるのが良い。

【００１０】また、この発明の半導体チップのクラック
を検出する方法として、ウエハに形成された複数の半導
体チップの外周縁の近傍領域であってこの外周縁のほぼ
全周に沿って二つの配線パッド間を電気的に結合する導
電層を設ける。そして、このウエハをダイシングした
後、前記導電層を電気的にモニタすることを特徴とす
る。

【００１１】

【作用】この発明の半導体チップによれば、半導体チッ
プの外周縁の近傍領域にこの外周縁のほぼ全周に沿って
二つの配線パッド間を電気的に結合する導電層を具えて
ある。このため、ダイシングによってウエハを切断した
とき半導体チップにクラックが発生すると導電層は切断
または亀裂を生じるので、導電層の抵抗の変化を電気的
にモニタできる。

【００１２】また、この発明の半導体チップに発生した
クラックを検出する方法として、ウエハに形成された複
数の半導体チップの外周縁の近傍領域にこの外周縁のほ
ぼ全周にそって二つの配線パッド間を電気的に結合する
導電層を設けてある。そして、ウエハをダイシングした
後、導電層を電気的にモニタする。このようにしておけ
ば、ダイシングによって発生した導電層のクラック状況
（例えば亀裂または切断した状況）は導電層の抵抗の変
化となって現れるので、二つの配線パッド間を電気的に
モニタすることによって抵抗の変化量として読み取るこ
とができる。

【００１３】

【実施例】以下、図面を参照して、この発明の半導体チ
ップの実施例について説明する。しかしながら、各図
は、この発明が理解できる程度に各構成成分、大きさ及
び配置関係を概略的に示してあるにすぎない。なお、こ
の発明では、ガリウム・ヒ素（ＧａＡｓ）集積回路を例
にとって説明する。

【００１４】図１は、ウエハにスクライブラインを有す
る複数の半導体チップを構成したときの部分平面図であ
る。この発明の実施例では、ウエハ１２にスクライブラ
イン２８と複数の半導体チップ１０を設けてある。そし
て、半導体チップ１０は、外周縁の近傍領域にほぼ全周
に沿って導電層１４を設けてある。また、この導電層１
４は、半導体チップ１０の内部に設けられた配線パッド
２２、２４と電気的に結合している。なお、図１では、
一つの半導体チップ１０のみを用いて各構成部品の説明
をしたがその他の半導体チップも同様の構成になってい
る。

【００１５】１．第１実施例図２の（Ａ）及び（Ｂ）は、この発明の第１実施例の半
導体チップを説明するための透視平面図及びＡ−Ａ線に
沿って切断したときの断面図である。

【００１６】この第１実施例の半導体チップの構成によ
れば、ウエハ１２として、例えばＧａＡｓ基板を用い
る。このウエハ１２上に複数の半導体チップ１０を具え
ている。

【００１７】また、半導体チップ１０は、外周縁の近傍
領域に絶縁膜１６（以下、層間絶縁膜という。）と導電
層１４、１８を設け、層間絶縁膜１６を挟んで二層構造
を有する導電層１４、１８が設けてある。ここでは、層
間絶縁膜１６の下側層として設けられた導電層１４を第
１導電層と称し、上側層として設けた導電層１８を第２
導電層と称する。なお、層間絶縁膜１６の材料を例え
ば、ＳｉＮ膜或いはＳｉＯ₂膜とし、また、第１及び第
２導電層１４、１８の材料を例えば金（Ａｕ）とする。

【００１８】また、層間絶縁層１６には、二つのコンタ
クトホール２６ａ，２６ｂが設けられており、ひとつの
コンタクトホール２６ａを介して第１導電層１４と第２
導電層１８とが電気的に結合され、もう一つのコンタク
トホール２６ｂを介して第１導電層１４と第１配線パッ
ド２２とが結合されている。また、第２導電層１８は、
第２配線パッド２４に接続されている。

【００１９】また、第１配線パッド２２と第２配線パッ
ド２４間は、層間絶縁膜１６を介して絶縁されている。
更に、第１及び第２導電層１４、１８は、層間絶縁膜１
６を挟んで絶縁されており、丁度、第２配線パッド２４
から出発した第２導電層１８の経路はコントクトホール
２６ａを経由して第１導電層１４を経由し、更に、コン
タクトホール２６ｂを経由して第１配線パッド２２に達
するように形成されている。

【００２０】更に、半導体チップ１０の上面には、第２
導電層１８、配線パッド２２、２４及び層間絶縁膜１６
を保護するためのパッシベーション膜２０を具えてい
る。

【００２１】２．第２実施例図３の（Ａ）及び（Ｂ）は、この発明の第２実施例の半
導体チップ構造を説明するための透視平面図及び断面図
である。なお、図３の（Ａ）の透視平面図には、一部を
斜線で表しているがこの斜線は断面を表すものではな
く、図面をわかりやすくするために描いたものである。

【００２２】この発明の第２実施例の半導体チップの構
造は、ＧａＡｓ基板１２上に第１導電層１４を島状に具
えている。なお、第２実施例においても、この第１導電
層１４は、半導体チップの外周縁の近傍領域に設けてあ
る。

【００２３】更に、第１導電層１４上に複数のコンタク
トホールを有する層間絶縁膜１６を設ける。また、この
層間絶縁膜１６上に部分的に第２導電層１８が設けてあ
り、第１導電層１４と第２導電層１８とはそれぞれコン
タクトホール２６を介して屈曲した形状を有する一層構
造を形成している。そして、第２導電層１８間どうしの
離間部分は、層間絶縁膜１６によってそれぞれ絶縁され
ている。

【００２４】また、一つの第２導電層１８ａの部分は、
第１配線パッド２２に結合されており、もう一つの第２
導電層１８ｂの部分は、第２配線パッド２４に結合され
ている。また、第１配線パッド２２及び第２配線パッド
２４との間は、層間絶縁膜１６によって絶縁されてい
る。したがって、第１配線パッド２２から出発した第２
導電層１８及び第１導電層１４の経路は、第１及び第２
導電層を屈曲して最後の第２導電層１８ｂに達して第２
配線パッド２４に至る。

【００２５】次に、一例として上述した第１実施例の半
導体チップを用いてダイシングした後のクラック検出方
法について説明する。

【００２６】ウエハ（ＧａＡｓ基板）１２をスクライブ
ライン２８に沿ってダイシングしたとき、半導体チップ
１０周囲にクラックが発生した場合、半導体チップ１０
のパッシべージョン膜２０、第１及び第２導電層１４、
１８、層間絶縁膜１６及びＧａＡｓ基板１２にクラック
が伝搬する場合がある。

【００２７】このクラックにより、第１及び第２導電層
１４、１８が、切断されるか又は亀裂を生じる結果、第
１及び第２導電層１４、１８の抵抗が当初の抵抗に比べ
て大きくなる。従って、第１配線パッド２２と第２配線
パッド２４間をプローブを用いて導電層の抵抗値として
電気的に測定することができる。このようにパッシベー
ション膜２０及び層間絶縁膜１６に発生するクラックの
発生状況を抵抗の変化に変換して測定できるので、半導
体チップの良否判定は簡単に、かつ短時間で精度よく行
うとができる。なお、この発明の第１及び第２実施例で
は、半導体チップの外周縁の近傍領域に導電層を設けて
あるので、第１及び第２導電層が従来と同様にダイシン
グ時の半導体チップに生じるクラックを抑制する役目も
する。

【００２８】

【発明の効果】上述した説明からも明らかなように、こ
の発明の構成によれば、半導体チップの外周縁の近傍領
域にほぼ外周縁の全周にそって導電層を設けてある。ま
た、この導電層は、二つの配線パッドにそれぞれ電気的
に結合されている。このため、ダイシングによって半導
体チップに発生したクラックは、導電層の抵抗の変化量
を導通チエックという形で電気的にモニタできる。した
がって、従来に比べて瞬時に精度良く半導体チップの良
否判定がモニタできる。従って、半導体チップのクラッ
ク検出に要する検査時間が大幅に短縮される。また、電
気抵抗を定量的に測定できるので、測定精度も向上す
る。また、ウエハ上の半導体チップの外周縁の近傍領域
に導電層を設けてあるので、ダイシングの際の半導体チ
ップのクラックを抑制できるという利点もある。

【図面の簡単な説明】

【図１】この発明のウエハ及び半導体チップの構造を説
明するための概略構成図である。

【図２】（Ａ）及び（Ｂ）は、この発明の第１実施例の
半導体チップの構造を説明するための透視平面図及び断
面図である。

【図３】（Ａ）及び（Ｂ）は、この発明の第２実施例の
半導体チップの構造を説明するための透視平面図及び断
面図である。

【図４】（Ａ）及び（Ｂ）は、従来の半導体チップの構
造を説明するために供する図である。

【符号の説明】

１０：半導体チップ１２：ウエハ（ＧａＡｓ基板）１４：第１導電層１６：絶縁膜（層間絶縁膜）１８：第２導電層２０：パッシベーション膜２２：第１配線パッド２４：第２配線パッド２６ａ、２６ｂ：コンタクトホール２８：スクライブライン

Claims

【特許請求の範囲】

【請求項１】半導体チップのそれぞれの外周縁の近傍
領域であって該外周縁のほぼ全周に沿い、かつ２つの配
線パッド間を電気的に結合する導電層を具えたことを特
徴とする半導体チップ。
【請求項２】請求項１に記載の半導体チップにおい
て、前記導電層は、前記半導体チップを構成する基板の表面
に直交する断面内において屈曲した形状を有する一層構
造としたことを特徴とする半導体チップ。
【請求項３】請求項１に記載の半導体チップにおい
て、前記導電層は、前記半導体チップを構成する基板の表面
に直交する断面内において絶縁層を挟む二層構造とし、
該二層構造の上側層と下側層は電気的に結合されている
ことを特徴とする半導体チップ。
【請求項４】ウエハに形成された複数の半導体チップ
の外周縁の近傍領域であって該外周縁のほぼ全周に沿っ
て二つの配線パッド間を電気的に結合する導電層を設
け、前記ウエハをダイシングした後、前記導電層を電気
的にモニタすることを特徴とするクラック検出方法。