[go: up one dir, main page]

JPH07161909A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH07161909A
JPH07161909A JP30363193A JP30363193A JPH07161909A JP H07161909 A JPH07161909 A JP H07161909A JP 30363193 A JP30363193 A JP 30363193A JP 30363193 A JP30363193 A JP 30363193A JP H07161909 A JPH07161909 A JP H07161909A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin
island
semiconductor device
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30363193A
Other languages
English (en)
Inventor
Seigo Ito
誠悟 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP30363193A priority Critical patent/JPH07161909A/ja
Publication of JPH07161909A publication Critical patent/JPH07161909A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 リフロー半田付けのような熱ストレスが加わ
った場合にも樹脂クラックや半導体素子クラックが生じ
ない樹脂封止型半導体装置を提供しようとするものであ
る。 【構成】 半導体素子と、この半導体素子9を搭載する
アイランドと、前記半導体素子の電極部と電気的に接続
される複数のリード1とを樹脂封止してなる樹脂封止型
半導体装置において、前記アイランドのほぼ中央で前記
半導体素子の裏面下に形成された、前記半導体素子の外
径より小なる開口部と、前記開口部より外径が小で、前
記半導体素子の裏面下に所定の間隔をおいて係止され、
前記樹脂封止中に包含される金属板7とを具備すること
を特徴としている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は樹脂封止型半導体装置
に関し、特に封止樹脂や半導体素子のクラックに対する
耐性を向上させた樹脂封止型半導体装置に関する。
【0002】
【従来の技術】近年電子機器の小型化、高性能化に伴い
実装回路全体としての小型薄型化が進んでいる。これに
伴い半導体パッケージも従来のリード挿入型から表面実
装型が広く使用されるようになってきている。表面実装
型部品のプリント配線板への搭載方法は、一般的にはプ
リント配線板の部品搭載ランドにクリーム半田を印刷等
で供給しておき、部品のリードを位置合わせして搭載
し、プリント配線板の上下より遠赤外線、熱風等で加熱
し、半田を溶融して取り付けるいわゆるリフロー半田付
けが採用されている。
【0003】リフロー半田付けは、従来リード挿入型部
品の半田付けに採用されていたフローソルダリングに比
較して、搭載部品が直接加熱されるため、部品自体の温
度が上昇し、そのため部品に種々の不具合が生じてい
る。例えば樹脂封止型半導体装置の場合は、封止樹脂が
吸湿していると吸湿された水分が気化し、封止樹脂にク
ラックが発生する事がある。また構成部品の熱膨張係数
の差に起因するストレスが発生してパッケージに反り等
を発生させることがある。この間の事情を図5〜図7を
参照して説明する。
【0004】図5は一般的な樹脂封止型半導体装置の構
造を模式的に表した断面図である。21はリードであ
り、アイランド22の上には導電性接着剤23を介して
半導体素子24が搭載されている。リード21と半導体
素子24の電極部(図示せず)との間はボンディングワ
イヤ等の導線25で接続されており、全体が封止樹脂2
6でモールド(封止)されている。
【0005】図6は封止樹脂にクラックが入るメカニズ
ムを説明した断面図である。封止樹脂26内に外気より
侵入した水蒸気は、封止樹脂26とアイランド22の界
面に存在する微少な隙間で毛管凝縮され液化する。この
液化した水がリフロー時の高温下で爆発的に膨張する。
このため封止樹脂26とアイランド22との界面に大き
な水蒸気圧が加わり界面が剥離し間隔27を発生させ
る。封止樹脂26の吸湿量が多ければ界面剥離から樹脂
のクラック28へと至る。
【0006】一方半導体パッケージの薄型化の要求に対
し、半導体素子もしくはリードフレームを覆う樹脂の厚
さは必然的に薄くなってきている。そのため半導体素子
もしくはアイランド、モールド樹脂の間の熱膨張係数の
差に起因するストレスに耐えきれず、半導体素子もしく
はモールド樹脂にクラックが生ずる場合もある。図7は
熱膨張係数の差でパッケージに反りが生じ半導体素子に
クラック29が発生する様子を図示している。
【0007】このためストレス発生を極少化する目的
で、半導体素子の上部の樹脂の厚さと、半導体素子が搭
載されたアイランド下部の樹脂の厚さを等しくしてバラ
ンスをとる等の工夫がされている。
【0008】
【発明が解決しようとする課題】上記のように樹脂封止
型半導体装置にはリフロー半田付けの際、半導体素子も
しくは封止樹脂にクラックが生ずるという不具合があっ
た。本発明はこのような事情に鑑みてなされたもので、
リフロー半田付けのような熱ストレスが加わった場合に
も封止樹脂や半導体素子にクラックが生じない樹脂封止
型半導体装置を提供しようとするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に本発明では、半導体素子と、この半導体素子を搭載す
るアイランドと、前記半導体素子の電極部と電気的に接
続される複数のリードとを樹脂封止してなる樹脂封止型
半導体装置において、前記アイランドのほぼ中央で前記
半導体素子の裏面下に形成された、前記半導体素子の外
径より小なる開口部と、前記開口部より外径が小で前記
半導体素子の裏面下に所定の間隔をおいて係止され、前
記樹脂封止中に包含される金属板とを具備することを特
徴としている。
【0010】
【作用】上記のように本発明では、アイランドのほぼ中
央で半導体素子の裏面下にこの半導体素子の外径より小
なる開口部を設け、さらにこの開口部に半導体素子の裏
面から所定の間隔をおいて前記開口部の外径より小な金
属板を係止しているので、樹脂封止時に樹脂がこの金属
板と半導体素子裏面との間に入り込むと同時に、前記金
属板全体も封止樹脂内に包含される。半導体素子と樹脂
の接着強度は金属板と樹脂との接着強度より強いので、
半導体素子と樹脂の界面に水分が溜まることはない。ア
イランド周縁部と樹脂の間に水分が溜まる可能性はある
が、アイランド中央部が開口され周縁部の面積が小にな
っているのでクラックを発生させるまでには至らない。
【0011】前記金属板の外向主面と樹脂との接着面に
も水分が溜まり樹脂クラックが生ずる可能性はあるが、
前記金属板の面積が従来のアイランドの面積よりも小さ
くなっているため発生応力は小さくなる。
【0012】一方樹脂ー半導体素子ー樹脂ー金属板ー樹
脂の5層構造を梁構造とみて、半導体素子の裏面にかか
る応力をシミュレーションしてみると,図3に示す結果
が得られる。図において横軸は半導体素子裏面と金属板
の距離、縦軸は半導体素子の下に金属板が存在しない場
合の応力を100としたときの相対値を表している。金
属板がFe-Ni 合金、樹脂をエポキシ樹脂とした場合のシ
ミュレーションであるが、金属板を半導体素子の裏面か
ら0.1 mm程度離して設置することにより、半導体素子
裏面の応力を40%程度低減させることができる。以上
のごとき二つの作用が相俟って封止樹脂のクラック、半
導体素子のクラックを防止することができる。
【0013】
【実施例】次に本発明の実施例を図を参照して説明す
る。図1は本発明の実施例に係わるリードフレームの平
面図、図2はこれを用いた半導体装置の断面図である。
図1において1はリードで後にカットされるダムバー2
によって他のリードとフレーム部3に連結されている。
4は後に半導体素子が搭載されるアイランドで、吊りピ
ン5でフレーム部3に連結され、かつ前記吊りピン5を
変形させる形で前記アイランドがディプレスされてい
る。前記アイラアンド4のほぼ中央には吊りピン6によ
って吊られた金属板7が形成されており、前記吊りピン
6を変形させる形で前記金属板7がディプレスされてい
る。即ち図2の半導体装置の断面図(図1のA−A線で
の断面図に相当する)に示されているように、リード1
に対しアイランド4が1段下がり、金属板7がアイラン
ド4より更に1段下がった形に形成されている。
【0014】このリードフレームを用いて図2に示す半
導体装置は次のように製造し得る。すなわち図1のリー
ドフレームのアイランド4の開口部の周縁に導電性接着
剤8をディスペンサ等で供給する。続いて半導体素子9
の周縁を開口部の周縁に重なるように載置し、加熱する
事により前記導電性接着剤8を硬化させる。
【0015】次に前記半導体素子の電極パッド(図示せ
ず)とリード1の間を、よく知られたワイヤボンディン
グ法で接続する。10は導線(ボンディングワイヤ)で
ある。続いてボンディングの済んだリードフレームをモ
ールド金型に装填し、加熱され溶融した樹脂を高圧で送
り込み、いわゆるトランスファモールドを行う。このと
き溶融樹脂は金属板7の周囲を充填し、半導体素子9と
金属板7との間にも入り込む。封止樹脂11が硬化後、
モールド金型より取り出しダムバー2、リード1の先端
をカットしリードフォーミングする。次に吊りピン5を
カットすることにより、図2に示す半導体装置が完成す
る。
【0016】このようにして形成された半導体装置は、
半導体素子9の裏面中央が封止樹脂11と密着してお
り、この界面に水分が溜まることはない。また半導体素
子9の裏面とパッケージ裏面との間に金属板7が介在す
ることにより、半導体素子9の裏面に発生する熱応力も
軽減される。
【0017】具体例として厚さ0.15mmの Fe-Ni合金を
用いて図1のリードフレームを作成した。アイランド4
と金属板7も同一材料、同一厚さで形成されることにな
る。10×8 mmのアイランド4の中央に7 ×5 mmの開
口部を設け、更にその中央に4隅で吊りピン6に吊られ
た5 ×3 mmの金属板7を形成し、この金属板7を 0.1
mmディプレスした。これに9.4 ×7.4 mm、厚さ0.35
mmの半導体素子を銀系の導電性接着剤8を用いてマウ
ントした。硬化後の導電性接着剤8の厚さは0.03mmで
あった。次にワイヤボンディングを行ったのち、封止樹
脂11としてエポキシ樹脂でトランスファモールドを行
って図2に示すごとき半導体装置を作成した。
【0018】上記具体例で図2における厚さ方向の寸法
は下記の如くなる。すなわち半導体素子9上の樹脂厚が
0.235mm、半導体素子9の厚さが0.35mm、半導体素
子9と金属板7との間隔が0.13mm、金属板7の厚さが
0.15 mm、金属板7の下の樹脂厚が0.135 mmであ
り、総厚 1.0mmの半導体装置を実現した。
【0019】このようにして作成した半導体装置を、最
も厳しいリフロー手法として知られるIR(赤外線)リ
フロー(最高温度240℃)に供したが、樹脂クラック
や半導体素子のクラックは発生しなかった。
【0020】以上本発明の実施例を説明したが、本発明
は上記実施例に限られるものではなく、発明の主旨を逸
脱しない範囲で種々の変形を採り得ることはいうまでも
ない。例えば上記実施例では導線10としてボンディン
グワイヤの例を説明したが、TAB(Tape Automated B
onding)方式等の箔状導線であっても良い。
【0021】
【発明の効果】上記の如く本発明ではアイランドのほぼ
中央部に開口部を設け、半導体素子の裏面中央部が樹脂
と密着するようにしたので、アイランド下に溜まる水分
の量を極めて少なくすることができる。このためリフロ
ー時の加熱に起因する水分の気化膨張に基づく樹脂クラ
ックを防止することができる。
【0022】加えて開口部下に所定の距離をおいて金属
板を係止しているので、この金属板が無い場合に比較し
て半導体素子裏面のストレスを40%程度軽減すること
ができ、半導体素子のクラックも防止することができ
る。以上のように本発明の構造は、リフロー時の耐クラ
ック性向上に極めて効果が大なるものである。
【図面の簡単な説明】
【図1】本発明の実施例に係わるリードフレーム1素子
分の要部平面図。
【図2】本発明の実施例に係わる半導体装置の断面図。
【図3】本発明の構造における半導体素子裏面と金属板
との距離と、半導体素子裏面における相対応力の関係を
示した図。
【図4】従来技術に係わるリードフレーム1素子分の要
部平面図。
【図5】従来技術に係わる半導体装置の断面図。
【図6】従来技術における半導体装置の樹脂クラックの
発生メカニズムを説明する断面図。
【図7】従来技術における半導体装置の半導体素子クラ
ックの発生メカニズムを説明した断面図。
【符号の説明】
1 … リード 2 … ダムバー 3 … フレーム部 4 … 吊りピン 5 … アイランド 6 … 吊りピン 7 … 金属板 8 … 導電性接着剤 9 … 半導体素子 10 … 導線(ボンディングワイヤ) 11 … 封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、この半導体素子を搭載す
    るアイランドと、前記半導体素子の電極部と電気的に接
    続される複数のリードとを樹脂封止してなる樹脂封止型
    半導体装置において、前記アイランドのほぼ中央で前記
    半導体素子の裏面下に形成された前記半導体素子の外径
    より小なる開口部と、前記開口部より外径が小で前記半
    導体素子の裏面下に所定の間隔をおいて係止され、前記
    樹脂封止中に包含される金属板とを具備することを特徴
    とする樹脂封止型半導体装置。
JP30363193A 1993-12-03 1993-12-03 樹脂封止型半導体装置 Pending JPH07161909A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30363193A JPH07161909A (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30363193A JPH07161909A (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH07161909A true JPH07161909A (ja) 1995-06-23

Family

ID=17923316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30363193A Pending JPH07161909A (ja) 1993-12-03 1993-12-03 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH07161909A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034416A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034416A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
US7443022B2 (en) Board-on-chip packages
JP2929273B2 (ja) ボールグリッドアレイ半導体パッケージ用ユニットpcbキャリヤフレーム及びこれを用いるボールグリッドアレイ半導体パッケージの製造方法
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US7015593B2 (en) Semiconductor device having contact prevention spacer
JP3420057B2 (ja) 樹脂封止型半導体装置
JPH1154658A (ja) 半導体装置及びその製造方法並びにフレーム構造体
JP2501953B2 (ja) 半導体装置
JP3119649B2 (ja) 両面に放熱構造を具えた半導体装置及びその製造方法
JPH0964244A (ja) 半導体装置およびその製造方法
JPH07161909A (ja) 樹脂封止型半導体装置
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
JP3300525B2 (ja) 半導体装置および半導体装置の製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JPH0870087A (ja) リードフレーム
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JP4175339B2 (ja) 半導体装置の製造方法
JPS6095944A (ja) プラグインパツケ−ジとその製造方法
KR100348862B1 (ko) 반도체 패키지 제조방법
JPS63232452A (ja) 半導体装置
JPH09270435A (ja) 半導体装置の製造方法
JPH09181223A (ja) 半導体装置
JPH01208846A (ja) 半導体装置