JPH0714922Y2 - Surface mount semiconductor device measurement adapter - Google Patents
Surface mount semiconductor device measurement adapterInfo
- Publication number
- JPH0714922Y2 JPH0714922Y2 JP1988007254U JP725488U JPH0714922Y2 JP H0714922 Y2 JPH0714922 Y2 JP H0714922Y2 JP 1988007254 U JP1988007254 U JP 1988007254U JP 725488 U JP725488 U JP 725488U JP H0714922 Y2 JPH0714922 Y2 JP H0714922Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- surface mount
- pitch
- board
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000005259 measurement Methods 0.000 title claims description 20
- 238000007689 inspection Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【考案の詳細な説明】 〔概要〕 インサーキットテスタ(ICT)による検査が容易なサー
フェイスマウント半導体素子1の測定用アダプタに関
し、 フィクスチャの共用が可能なサーフェイスマウント半導
体素子の測定用アダプタを提供することを目的とし、 半導体素子を被冠するケース内に該半導体素子の各リー
ドを受容する端子を収納した本体部と、この本体部の外
に位置し、その上面に上記端子に接続される測定用端子
が設けられた測定用ボードとを有し、前記測定用端子
は、基板上に設定された仮想のグリッドピッチに合致し
たピッチにて、フィクスチャに植設された検査針に対応
可能なピッチで配設されるように構成する。[Detailed Description of the Invention] [Overview] Regarding a measurement adapter for a surface mount semiconductor device 1 that can be easily inspected by an in-circuit tester (ICT), a measurement adapter for a surface mount semiconductor device that can share a fixture is provided. For the purpose of the following, a main body part in which a terminal for receiving each lead of the semiconductor element is housed in a case capped with the semiconductor element, and a main body part which is located outside the main body part and which is connected to the terminal on the upper surface thereof. A measuring board provided with terminals for measurement, the measuring terminals being capable of accommodating the inspection needles implanted in the fixture at a pitch that matches the virtual grid pitch set on the substrate. It is configured to be arranged at a pitch.
本考案は、インサーキットテスタ(ICT)による基板検
査時に使用するサーフェイスマウント半導体素子の測定
用アダプタに関するものである。The present invention relates to a surface mount semiconductor device measurement adapter used when inspecting a board by an in-circuit tester (ICT).
一般的に、プリント基板等に回路を形成する場合、半導
体素子のリードあるいは各種パッドは、基板上の仮想グ
リッド上に配置されて、実装作業の効率化が図られてお
り、基板の検査においても、この点が利用されている。Generally, when forming a circuit on a printed circuit board or the like, the leads or various pads of the semiconductor element are arranged on a virtual grid on the board to improve the efficiency of mounting work, and even in the inspection of the board. , This point is utilized.
しかし、近年、表面実装技術(SMT)の発達とともに、
フラットパック型パッケージ等のサーフェイスマウント
パッケージ半導体素子1が多用されるようになり、これ
らのリードがグリッド上に乗らないために、ICT等を使
用した検査においてもその対応が求められている。However, in recent years, with the development of surface mount technology (SMT),
Surface mount package semiconductor elements 1 such as flat pack type packages have come to be widely used, and since these leads do not ride on the grid, it is required to cope with them even in the inspection using ICT or the like.
従来、ICTを使用して基板の検査を行う場合には、第3
図に示すように、基板8のグリッドピッチpをもって検
査針70を多数進退可能に植設したフィクスチャ7が使用
されており、例えばDIP型半導体素子9を含む基板8を
検査する場合には、被測定箇所のリード90に対応する位
置に形成されたスルーホール等から該検査針70を挿通さ
せたり、あるいは半導体素子1のリードに該検査針70を
直接接触させることが行われていた。Conventionally, when the board is inspected using ICT,
As shown in the figure, a fixture 7 in which a large number of test needles 70 are implanted with a grid pitch p of the substrate 8 is used. For example, when inspecting the substrate 8 including the DIP type semiconductor element 9, The inspection needle 70 has been inserted through a through hole or the like formed at a position corresponding to the lead 90 at the measured position, or the inspection needle 70 has been brought into direct contact with the lead of the semiconductor element 1.
しかし、このような方法でサーフェイスマウント半導体
素子が搭載された基板8を検査する場合には、プロービ
ングポイントがグリッドG上に乗らないために、その度
毎に特別のピッチで検査針70を配列したフィクスチャ7
を使用する必要が生じ、測定コストが上昇し、かつフィ
クスチャ7の製作が困難であるという欠点を有するもの
であった。However, when inspecting the substrate 8 on which the surface mount semiconductor element is mounted by such a method, the probing points do not lie on the grid G, so that the inspection needles 70 are arranged at a special pitch each time. Fixture 7
However, the measurement cost is increased and the fixture 7 is difficult to manufacture.
本考案は、以上の欠点を解消すべくなされたものであっ
て、フィクスチャ7の共用が可能な測定用アダプタを提
供することを目的とする。The present invention has been made to solve the above drawbacks, and an object of the present invention is to provide a measurement adapter capable of sharing the fixture 7.
測定用端子が設けられた測定用ボードとを有し、 前記測定用端子は、 基板上に設定された仮想のグリッドピッチに合致したピ
ッチで、フィクスチャに植設された検査針に対応可能に
配設されたサーフェイスマウント半導体素子の測定用ア
ダプタを提供することによって達成される。And a measurement board provided with a measurement terminal, wherein the measurement terminal has a pitch that matches a virtual grid pitch set on the substrate, and is compatible with an inspection needle implanted in a fixture. This is accomplished by providing an adapter for measuring the surface-mounted semiconductor device provided.
すなわち本考案は、半導体素子1のプロービングポイン
トを測定用ボード6上に展開し、かつ、この測定用ボー
ド6上の測定用端子5を基板8上のグリッドGに対応さ
せることにより、従来のフィクスチャ7による検査を可
能としたものである。That is, according to the present invention, the probing points of the semiconductor element 1 are developed on the measuring board 6 and the measuring terminals 5 on the measuring board 6 are made to correspond to the grid G on the substrate 8 so that the conventional fixture is fixed. The inspection by the cha 7 is possible.
以下、本考案の望ましい実施例を添付図面に基づいて詳
細に説明する。Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
第1図において1はQFP等のサーフェイスマウント半導
体素子、11はこの半導体素子1のリード、4は半導体素
子1を被冠するように着脱自在に装着される本体部を各
々示すものである。In FIG. 1, reference numeral 1 is a surface mount semiconductor element such as QFP, 11 is a lead of the semiconductor element 1, and 4 is a main body which is detachably mounted so as to cover the semiconductor element 1.
本体部4は、合成樹脂等の絶縁材料から形成されたケー
ス2と、このケース2に収容された端子3とから構成さ
れ、ケース2下端縁部に突設された圧入片21を半導体素
子1のリード11間に圧入することにより該半導体素子1
に装着することができるようにされている。The main body portion 4 is composed of a case 2 formed of an insulating material such as synthetic resin and a terminal 3 housed in the case 2, and a press-fitting piece 21 protruding from the lower end edge of the case 2 is provided with the semiconductor element 1. By press-fitting between the leads 11 of the semiconductor element 1,
It is designed to be attached to.
また、端子3は、上記ケース2の内壁部に支持されて配
設される導体で、その先端には、ケース2の装着状態に
おいて半導体素子1の各リード11に圧接するコンタクト
30が形成されている。Further, the terminal 3 is a conductor provided to be supported by the inner wall portion of the case 2, and a contact at its tip end is in pressure contact with each lead 11 of the semiconductor element 1 when the case 2 is mounted.
30 are formed.
6は測定用ボードを示すものであり、その上面には、上
記本体部4の端子3にケーブル61を介して接続された測
定用端子5が埋設され、これら測定用端子5を、基板8
のグリッドピッチpに対応したピッチpで配列すること
により、フィクスチャ7をその上面に当接させるだけで
該フィクスチャ7の検査針70が各測定用端子5に対応す
るように構成されている。Reference numeral 6 denotes a measurement board, on the upper surface of which a measurement terminal 5 connected to the terminal 3 of the main body 4 via a cable 61 is embedded.
By arranging the fixtures 7 at a pitch p corresponding to the grid pitch p, the inspection needles 70 of the fixture 7 are configured to correspond to the respective measuring terminals 5 simply by bringing the fixture 7 into contact with the upper surface thereof. .
従ってこの実施例によれば、DIPタイプ等の半導体素子
9と混在してサーフェイスマウント半導体素子1が搭載
された基板8であっても、サーフェイスマウント半導体
素子1に本体部4を被冠することにより、該半導体素子
1のプロービングポイントは測定用ボード6上に展開さ
れることとなり、従来と同様に、プロービングすること
ができるのである。Therefore, according to this embodiment, even if the substrate 8 on which the surface mount semiconductor element 1 is mounted in a mixed manner with the semiconductor element 9 such as the DIP type, the surface mount semiconductor element 1 is covered with the main body portion 4. The probing points of the semiconductor element 1 are developed on the measurement board 6, and probing can be performed as in the conventional case.
なお、第1図に示した実施例においては、本体部4のケ
ース2に圧入片21を突設しておき、この圧入片21により
本体部4を半導体素子1に被冠する場合を示したが、本
考案はこれに限られるものではなく、例えば第2図に示
すように、ケース2内壁に弾性圧接片22を突設してお
き、この弾性圧接片22により半導体素子1のパッケージ
10を抱え込むようにして装着したり、あるいは、この弾
性圧接片22を導体で形成して、端子3としても利用する
等、種々の変形を加えることができる。In the embodiment shown in FIG. 1, the case 2 of the main body 4 is provided with the press-fitting piece 21 so as to project, and the main body 4 is crowned on the semiconductor element 1 by the press-fitting piece 21. However, the present invention is not limited to this. For example, as shown in FIG. 2, an elastic pressure contact piece 22 is provided on the inner wall of the case 2 in a protruding manner, and the elastic pressure contact piece 22 is used to package the semiconductor element 1.
Various modifications can be made, such as mounting so as to hold 10 or using the elastic pressure contact piece 22 made of a conductor and also used as the terminal 3.
以上の説明から明らかなように、本考案によるサーフェ
イスマウント半導体素子の測定用アダプタによれば、測
定用ボードの測定用端子を、基板上に設定された仮想の
グリッドピッチに合致したピッチで、フィクスチャに植
設された検査針に対応可能に配設し、DIP型半導体素子
が実装された基板の検査を行う場合には、フィクスチャ
を使用し、サーフェイスマウント半導体素子が実装され
た基板の検査を行う場合には、半導体素子に本体部を被
冠させて、本体部の端子に半導体素子の各リードを受容
させ、測定用ボードの測定用端子をフィクスチャの検査
針に当接させることにより、そのプロービングポイント
を基板のグリッドピッチに対応して測定用端子が配列さ
れた測定用ボード上に展開することができるので、ICT
用のフィクスチャ7を特別に作成する必要がなく、その
共用化を図ることができる。As is clear from the above description, according to the measuring adapter for the surface mount semiconductor device of the present invention, the measuring terminals of the measuring board are fixed at a pitch that matches the virtual grid pitch set on the substrate. When inspecting the board on which the DIP type semiconductor element is mounted by arranging so as to be compatible with the inspection needle implanted in the tea, use the fixture to inspect the board on which the surface mount semiconductor element is mounted. In case of performing, by covering the main body part on the semiconductor element, receiving each lead of the semiconductor element on the terminal of the main body part, and contacting the measurement terminal of the measurement board with the inspection needle of the fixture , The probing points can be developed on the measurement board on which the measurement terminals are arranged corresponding to the grid pitch of the board.
The fixture 7 for use does not need to be specially created and can be shared.
第1図は本考案の実施例を示す図、 第2図はケースの変形例を示す説明図、 第3図は従来例を示す説明図である。 第1図において、 1はサーフェイスマウント半導体素子、2はケース、3
は端子、4は本体部、5は測定用端子、6は測定用ボー
ド、7はリードである。FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is an explanatory diagram showing a modified example of the case, and FIG. 3 is an explanatory diagram showing a conventional example. In FIG. 1, 1 is a surface mount semiconductor element, 2 is a case, 3
Is a terminal, 4 is a main body, 5 is a measuring terminal, 6 is a measuring board, and 7 is a lead.
Claims (1)
内に該半導体素子(1)の各リード(11)を受容する端
子(3)を収納した本体部と、 この本体部(4)の外に位置し、その上面に上記端子
(3)に接続される測定用端子(5)が設けられた測定
用ボード(6)とを有し、 前記測定用端子(5)は、 基板(8)上に設定された仮想のグリッドピッチ(P)
に合致したピッチにて、フィクスチャ(7)に植設され
た検査針(70)に対応可能なピッチで配設されたサーフ
ェイスマウント半導体素子の測定用アダプタ。1. A case (2) for covering a semiconductor element (1).
A main body part in which terminals (3) for receiving the respective leads (11) of the semiconductor element (1) are housed, and the main body part (4) is located outside and connected to the terminals (3) on the upper surface thereof. And a measurement board (6) provided with the measurement terminal (5), wherein the measurement terminal (5) is a virtual grid pitch (P) set on the substrate (8).
An adapter for measuring surface mount semiconductor elements arranged at a pitch that matches the inspection needle (70) implanted in the fixture (7) at a pitch that conforms to.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988007254U JPH0714922Y2 (en) | 1988-01-22 | 1988-01-22 | Surface mount semiconductor device measurement adapter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1988007254U JPH0714922Y2 (en) | 1988-01-22 | 1988-01-22 | Surface mount semiconductor device measurement adapter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01112479U JPH01112479U (en) | 1989-07-28 |
JPH0714922Y2 true JPH0714922Y2 (en) | 1995-04-10 |
Family
ID=31212111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1988007254U Expired - Lifetime JPH0714922Y2 (en) | 1988-01-22 | 1988-01-22 | Surface mount semiconductor device measurement adapter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0714922Y2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5877051U (en) * | 1981-11-16 | 1983-05-24 | 富士通株式会社 | IC adapter |
JPS58138078U (en) * | 1982-03-12 | 1983-09-17 | 株式会社明電舎 | IC test terminal device |
-
1988
- 1988-01-22 JP JP1988007254U patent/JPH0714922Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01112479U (en) | 1989-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10116866A (en) | Semiconductor device and method for aligning the semiconductor device with probe card | |
JPS61141163A (en) | Adaptor for lead-free chip carrier and use thereof | |
JPH0714922Y2 (en) | Surface mount semiconductor device measurement adapter | |
US6824395B2 (en) | Semiconductor device-socket | |
JPH0725722Y2 (en) | Socket for electronic parts | |
JPS62223679A (en) | Fixture for in-circuit tester | |
JPS626653B2 (en) | ||
JP4074085B2 (en) | Socket inspection method and socket inspection tool | |
KR20080048695A (en) | Test Unit of Semiconductor Device | |
JPH0442783Y2 (en) | ||
JPH0611462Y2 (en) | Contact probe for board inspection | |
JPS6439743A (en) | Container for integrated circuit | |
JPS635235Y2 (en) | ||
JPH0446220Y2 (en) | ||
JPS63211642A (en) | Apparatus for testing semiconductor | |
JPH04115545A (en) | Probe card | |
JPH06294815A (en) | Inspection method for packaging component | |
JPS5942707Y2 (en) | Handling device electrode | |
JPH0128466Y2 (en) | ||
CN116338419A (en) | Analog sensing point for measuring circuit die | |
JPS617640A (en) | Method and apparatus for testing characteristic of integrated circuit device | |
KR19980024658U (en) | Test jig | |
JPH0252262A (en) | Electric inspecting method for multi-chip package | |
JPH01240880A (en) | Printed circuit board testing method | |
JPS60109326U (en) | Semiconductor pseudo test equipment |