JPH07140487A - Production of liquid crystal display device - Google Patents
Production of liquid crystal display deviceInfo
- Publication number
- JPH07140487A JPH07140487A JP28504593A JP28504593A JPH07140487A JP H07140487 A JPH07140487 A JP H07140487A JP 28504593 A JP28504593 A JP 28504593A JP 28504593 A JP28504593 A JP 28504593A JP H07140487 A JPH07140487 A JP H07140487A
- Authority
- JP
- Japan
- Prior art keywords
- ito
- film
- electrode
- electrodes
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、液晶表示装置の製造方
法に関し、特に、欠陥処理を改善した液晶表示装置の製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device, and more particularly to a method of manufacturing a liquid crystal display device with improved defect processing.
【0002】[0002]
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は精細な動画表示が可能であり、TV
用ディスプレイ等に使用されている。2. Description of the Related Art Liquid crystal display devices have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, an active matrix type using a thin film transistor (hereinafter abbreviated as TFT) as a switching element can display a fine moving image,
It is used in displays for automobiles.
【0003】アクティブマトリクス型液晶表示装置は、
TFTと接続した表示電極がマトリクス状に配置された
基板と、共通電極を有する基板が、液晶層を挟んで貼り
合わされた構造になっている。TFTは、表示電極への
入力データ信号を選択するスイチング素子であり、チャ
ンネル層として、アモルファスシリコンやポリシリコン
を用いたFETである。ゲート電極及びドレイン電極
は、それぞれゲートライン及びドレインラインに接続さ
れており、ソース電極は表示電極に接続されている。表
示電極及び共通電極は、例えば酸化インジウムと酸化ス
ズの混合体(以下、ITOと略する)で形成した透明電
極である。The active matrix type liquid crystal display device is
The structure is such that a substrate on which display electrodes connected to TFTs are arranged in a matrix and a substrate having a common electrode are attached with a liquid crystal layer interposed therebetween. The TFT is a switching element that selects an input data signal to the display electrode, and is a FET that uses amorphous silicon or polysilicon as a channel layer. The gate electrode and the drain electrode are connected to the gate line and the drain line, respectively, and the source electrode is connected to the display electrode. The display electrode and the common electrode are transparent electrodes formed of, for example, a mixture of indium oxide and tin oxide (hereinafter abbreviated as ITO).
【0004】ゲートライン群は線順次に走査されて、同
一行のTFTを全てONにすると同時に、走査信号に同
期したデータ信号が表示電極に入力される。共通電極も
また、走査信号に同期して電位が設定されて、表示電極
との間隙の液晶層へ所望の実効電圧を印加することによ
り液晶を駆動し、画素ごとに光の透過率が調節される。
液晶の駆動状態は、TFTのOFFにより1フレーム期
間、液晶容量に蓄積された電荷によって保持され、次フ
レームで交流反転して書き換えられる。The gate line group is line-sequentially scanned to turn on all the TFTs in the same row, and at the same time, a data signal synchronized with the scanning signal is input to the display electrodes. The potential of the common electrode is also set in synchronization with the scanning signal, and the desired effective voltage is applied to the liquid crystal layer in the gap with the display electrode to drive the liquid crystal, and the light transmittance is adjusted for each pixel. It
The driving state of the liquid crystal is held by the electric charge accumulated in the liquid crystal capacitance for one frame period when the TFT is turned off, and is rewritten by AC inversion in the next frame.
【0005】液晶の駆動状態は、液晶容量と並列に補助
容量を設置し、電荷の保持特性を改善することにより向
上される。補助容量は、表示電極を共通として、独立の
電極を対向配置して共通電極と同電位に設定するか、ゲ
ートラインの一部を延在して重畳配置することにより形
成される。また、補助容量は、TFTの動作時に生ずる
表示電極電位のシフトを抑制する作用がある。即ち、製
造プロセスの制約上余儀なくされるソース・ゲート電極
の重畳部で、TFTのON/OFFにに伴って寄生容量
の発生消失が起こる。そのため、補助容量の並列付加に
よって全容量値を増大させることにより、寄生容量によ
る直流成分の表示電極電位への影響を緩和する。The driving state of the liquid crystal is improved by installing an auxiliary capacitance in parallel with the liquid crystal capacitance to improve the charge retention characteristic. The auxiliary capacitance is formed by setting display electrodes in common and disposing independent electrodes facing each other and setting the same potential as the common electrode, or by extending a part of the gate line and superposing them. Further, the auxiliary capacitance has a function of suppressing the shift of the display electrode potential that occurs when the TFT operates. That is, in the overlapping portion of the source and gate electrodes, which is inevitable due to the limitation of the manufacturing process, the parasitic capacitance is generated and disappears with the ON / OFF of the TFT. Therefore, by increasing the total capacitance value by adding the auxiliary capacitance in parallel, the influence of the DC component on the display electrode potential due to the parasitic capacitance is mitigated.
【0006】[0006]
【発明が解決しようとする課題】補助容量を付加するこ
とにより、誘電層にピンホールなどの膜欠陥があった場
合、両電極が短絡する問題がある。即ち、下側電極、誘
電層、上側電極を順次形成していく際、誘電層に異物が
存在した場合、後に続くフォトエッチ工程で、異物が脱
離してピンホールとなる。この上に上側電極を形成する
と、ピンホール内に電極材料が進入生成されて、上下電
極が短絡する。例えば、上側の表示電極のITOが、下
側の補助容量電極に接続されると、表示電極が共通電極
またはゲート電極と同電位になり、液晶層へ実効電圧を
印加することができず、所望の表示が得られなくなる。By adding the auxiliary capacitance, there is a problem that both electrodes are short-circuited when there is a film defect such as a pinhole in the dielectric layer. That is, when a lower electrode, a dielectric layer, and an upper electrode are sequentially formed and foreign matter is present in the dielectric layer, the foreign matter is detached and becomes a pinhole in a photoetching process that follows. When the upper electrode is formed on this, the electrode material enters and is generated in the pinhole, and the upper and lower electrodes are short-circuited. For example, when the ITO of the upper display electrode is connected to the lower auxiliary capacitance electrode, the display electrode becomes the same potential as the common electrode or the gate electrode, and the effective voltage cannot be applied to the liquid crystal layer. Cannot be displayed.
【0007】[0007]
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、基板上に第1のメタルを積層する工程と、
該第1のメタルをパターニングする工程と、該第1のメ
タルを覆って絶縁膜を形成する工程と、該絶縁膜上に半
導体層を形成する工程と、該半導体層をパターニングす
る工程と、該半導体層を覆って絶縁膜上に透明導電膜を
形成する工程と、該透明導電膜をフォトエッチによりパ
ターニングする工程と、該透明導電膜及び前記半導体層
を覆って前記絶縁膜上に第2のメタルを積層する工程
と、該第2のメタルをパターニングする工程とを有する
液晶表示装置の製造方法において、前記透明導電膜を形
成する工程以降に、露出された前記透明導電膜を、前記
透明導電膜の膜厚の1/4〜1/2のエッチング量でス
ライトエッチする工程が設けられた構成である。The present invention has been made in view of the above-mentioned problems, and includes a step of laminating a first metal on a substrate,
Patterning the first metal, forming an insulating film covering the first metal, forming a semiconductor layer on the insulating film, patterning the semiconductor layer, A step of forming a transparent conductive film on the insulating film so as to cover the semiconductor layer; a step of patterning the transparent conductive film by photoetching; and a second step on the insulating film so as to cover the transparent conductive film and the semiconductor layer. In a method of manufacturing a liquid crystal display device, which comprises a step of laminating a metal and a step of patterning the second metal, after the step of forming the transparent conductive film, the exposed transparent conductive film is replaced with the transparent conductive film. The structure is provided with a step of performing a slight etching with an etching amount of 1/4 to 1/2 of the film thickness of the film.
【0008】[0008]
【作用】一般に、絶縁膜中に異物が存在する場合、続く
パターン形成のエッチングやフォトレジストの剥離の際
に異物が離脱してピンホールとなり、ピンホール内に上
側電極材料が進入生成すると上下電極のショートにつな
がる。補助容量の場合、上側の表示電極であるITO
は、膜厚が500〜1000Å程度に対して、誘電層は
4倍の2000〜4000Å程度である。そのため、ピ
ンホール内では、特に側壁部においてITOは表示電極
部より薄く形成されるので、ITOの成膜後に、ITO
の膜厚の1/4〜1/2のエッチング量でスライトエッ
チングを行うことにより、ピンホール内のITOが除去
されて、表示電極と補助容量電極の接続が断絶される。In general, when a foreign substance is present in the insulating film, the foreign substance is released during the subsequent pattern formation etching or photoresist stripping to form a pinhole, and when the upper electrode material enters and forms in the pinhole, the upper and lower electrodes are formed. Leading to a short circuit. In the case of the auxiliary capacitor, the upper display electrode ITO
Is about 2000 to 4000Å, which is four times as large as the film thickness of about 500 to 1000Å. Therefore, in the pinhole, the ITO is formed thinner than the display electrode portion, especially in the side wall portion.
By performing the slight etching with an etching amount of 1/4 to 1/2 of the film thickness of, the ITO in the pinhole is removed and the connection between the display electrode and the auxiliary capacitance electrode is disconnected.
【0009】[0009]
【実施例】続いて、本発明の実施例を、図1から図6を
用いて説明する。図では特に、本発明の作用効果を明瞭
にするために、補助容量部に異物によるピンホールが生
じた場合を図示している。透明基板(10)上にゲート
メタルとして、例えばCrをスパッタリングなどにより
1500Å程度の厚さに積層し、ゲート配線のパターン
にエッチングすることにより、ゲート電極(11)及び
補助容量電極(12)が形成される(以上、図1参
照)。補助容量電極(12)は独立の電極でも、ゲート
ラインと一体の電極でも良い。次に、ゲート絶縁膜及び
補助容量の誘電膜に共通の絶縁膜(13)として、例え
ばSiNXをプラズマCVDにより2000〜4000
Å程度の厚さに積層する。このとき、補助容量電極(1
2)上に異物(20)が付着したとすると、絶縁膜(1
3)は異物(20)を含んで成長する。引き続き、プラ
ズマCVDでa−Si(14)を1000Å程度、Si
NXを2500Å程度の厚さに順次積層する。a−Si
(14)はTFTのチャンネル層、最上層のSiN Xは
フォトエッチで、ゲート電極(11)に対応する部分に
残すことによりエッチングストッパー(15)となる
(以上、図2参照)。続いて、コンタクト向上のため燐
によりドープされたa−Si(以下、N+a−Siと略
す)(16)をプラズマCVDにより500Å程度の厚
さに積層する。このN+a−Si(16)及びa−Si
(14)を同一マスクによるエッチングでTFT部に残
すことにより、チャンネル・コンタクト層が形成され
る。以上の工程で、SiNXやa−Siのパターニング
の際、不要部分の除去やレジスト膜の剥離により、異物
が脱離して、その部分がピンホール(21)となる(以
上、図3参照)。EXAMPLES Next, examples of the present invention will be described with reference to FIGS.
It demonstrates using. In particular, the effect of the present invention is clear in the figure.
Therefore, a pinhole due to foreign matter is generated in the auxiliary capacitance section.
The figure shows the case of twisting. Gate on transparent substrate (10)
As a metal, for example, Cr is sputtered
Layered to a thickness of about 1500Å, gate wiring pattern
By etching into the gate electrode (11) and
An auxiliary capacitance electrode (12) is formed (see FIG. 1 above).
See). The auxiliary capacitance electrode (12) can be an independent electrode or a gate
It may be an electrode integrated with the line. Next, the gate insulating film and
As an insulating film (13) common to the dielectric film of the auxiliary capacitance, for example,
If SiNX2000-4000 by plasma CVD
Laminate to a thickness of approximately Å. At this time, the auxiliary capacitance electrode (1
2) If a foreign substance (20) is attached on the insulating film (1
3) grows with inclusion of foreign matter (20). Continue to
Z-CVD for a-Si (14) about 1000Å, Si
NXAre sequentially laminated to a thickness of about 2500Å. a-Si
(14) is the channel layer of the TFT, the uppermost SiN XIs
Photoetch to the part corresponding to the gate electrode (11)
If left unetched, it becomes an etching stopper (15).
(For the above, refer to FIG. 2). Next, phosphorus is used to improve contact.
A-Si (hereinafter referred to as N+Abbreviated as a-Si
(16) by plasma CVD to a thickness of about 500Å
Stack it up. This N+a-Si (16) and a-Si
(14) remains in the TFT area by etching with the same mask
Channel contact layer is formed by
It Through the above steps, SiNXAnd a-Si patterning
At the time of removal, unnecessary parts are removed and the resist film is peeled off,
Is detached, and that part becomes a pinhole (21) (below
Above, see FIG. 3).
【0010】次に、透明電極材料としてITO(17)
をスパッタリングなどにより、500〜1000Å程度
の厚さに積層する。この時ピンホール(21)内にもI
TOが生成して、下部の補助容量電極(12)に短絡接
続される(以上、図4参照)。ITO(17)はフォト
エッチによる表示画素のパターニングで表示電極(17
P)に形成される。ITO(17)の成膜後、表示電極
(17P)へのパターニングと別に、ITOのスライト
エッチを、例えばエッチング時間を調整することにより
ITOの膜厚の1/4のエッチング量で行う。これによ
り、ピンホール内に生成したITOを除去して、表示電
極(17P)と補助容量電極(12)の接続が断絶され
る。例えば、ITO(17)の膜厚が1000Åの場
合、スライトエッチにより750Å程度にまで薄くなる
と同時に、ピンホール内のITOは完全に除去される
(以上、図5参照)。スライトエッチのエッチング量
は、表示電極(17P)の機能を損なうことなく、か
つ、ピンホール内のITOを除去する目的で設定するた
め、ITO(17)の膜厚の1/4〜1/2の許容範囲
を有している。本実施例では、絶縁膜(13)の膜厚が
2000〜4000Å程度、ITO(17)の膜厚が5
00〜1000Å程度にされているため、この場合スラ
イトエッチ量は、実験的に1/4が適している。尚、ス
ライトエッチはITO(17)の成膜後の表示電極(1
7P)へのパターニング前に行っても、パターニング後
に行ってもよい。Next, ITO (17) was used as a transparent electrode material.
Is laminated to a thickness of about 500 to 1000Å by sputtering or the like. At this time, I is also inside the pinhole (21).
TO is generated and short-circuited to the auxiliary capacitance electrode (12) below (see FIG. 4). The ITO (17) is formed by patterning display pixels by photo-etching to display electrodes (17).
P). After forming the ITO (17), apart from the patterning on the display electrode (17P), the slight etching of ITO is performed with an etching amount of ¼ of the film thickness of ITO by adjusting the etching time, for example. As a result, the ITO generated in the pinhole is removed, and the connection between the display electrode (17P) and the auxiliary capacitance electrode (12) is cut off. For example, when the film thickness of ITO (17) is 1000 Å, the ITO in the pinhole is completely removed at the same time as it is thinned to about 750 Å by the light etching (see above, FIG. 5). Since the etching amount of the slight etching is set for the purpose of removing the ITO in the pinhole without impairing the function of the display electrode (17P), it is 1/4 to 1/2 of the film thickness of the ITO (17). Has an allowable range of. In this embodiment, the insulating film (13) has a film thickness of about 2000 to 4000Å, and the ITO (17) has a film thickness of 5
Since it is set to about 100 to 1000Å, in this case, the amount of the slight etch is ¼ experimentally suitable. It should be noted that the slight etch is the display electrode (1) after the film formation of ITO (17).
7P) before or after patterning.
【0011】続いて、ソース・ドレインメタルとして、
例えば、上層が7000ÅのAl、下層が1000Åの
Moでなる2層膜を、スパッタリングなどにより積層
し、ソース・ドレイン配線のパターンにエッチングする
ことにより、ソース電極(18)及びドレイン電極(1
9)が形成される。最後に両電極(18,19)をマス
クにN+a−Si(16)のセンター部が除去される
(以上、図6参照)。Then, as source / drain metal,
For example, a source electrode (18) and a drain electrode (1) are formed by stacking a two-layer film made of Al having an upper layer of 7,000 Å and Mo having a lower layer of 1000 Å by sputtering and etching the source / drain wiring pattern.
9) is formed. Finally, the center portion of N + a-Si (16) is removed by using both electrodes (18, 19) as a mask (see FIG. 6 above).
【0012】なお、ITO(17)のスライトエッチン
グは、ソース・ドレインのパターン形成後、表示電極が
露出された状態で行っても、同様の効果がある。It should be noted that the slight etching of ITO (17) has the same effect even if it is performed after the source / drain pattern is formed and the display electrode is exposed.
【0013】[0013]
【発明の効果】以上の説明から明らかな如く、ITOの
成膜後に、ITOの膜厚の1/4〜1/2のスライトエ
ッチングを行うことにより、誘電層中にピンホールが存
在しても、ピンホール内のITOが除去されて、表示電
極と補助容量電極の短絡が切断される。As is apparent from the above description, after the ITO film is formed, a slight etching of 1/4 to 1/2 of the ITO film thickness is performed, so that even if pinholes exist in the dielectric layer. , The ITO in the pinhole is removed, and the short circuit between the display electrode and the auxiliary capacitance electrode is cut off.
【図1】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 1 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
【図2】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
【図3】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 3 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
【図4】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 4 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
【図5】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 5 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
【図6】本発明の実施例である液晶表示装置の製造方法
を説明する断面図である。FIG. 6 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device that is an embodiment of the present invention.
10 透明基板 11 ゲート電極 12 補助容量電極 13 絶縁膜i 14 a−Si 15 エッチングストッパー 16 N+a−Si 17 ITO 18 ソース電極 19 ドレイン電極 20 異物 21 ピンホール10 Transparent Substrate 11 Gate Electrode 12 Auxiliary Capacitance Electrode 13 Insulating Film i 14 a-Si 15 Etching Stopper 16 N + a-Si 17 ITO 18 Source Electrode 19 Drain Electrode 20 Foreign Material 21 Pinhole
Claims (2)
と、該第1のメタルをパターニングする工程と、該第1
のメタルを覆って絶縁膜を形成する工程と、該絶縁膜上
に半導体層を形成する工程と、該半導体層をパターニン
グする工程と、該半導体膜を覆って前記絶縁膜上に透明
導電膜を形成する工程と、該透明導電膜をフォトエッチ
によりパターニングする工程と、該透明導電膜及び前記
半導体膜を覆って前記絶縁膜上に第2のメタルを積層す
る工程と、該第2のメタルをパターニングする工程とを
有する液晶表示装置の製造方法において、 前記透明導電膜を形成する工程以降に、前記透明導電膜
のエッチャントで露出した前期透明導電膜の表面をスラ
イトエッチングする工程が設けられたことを特徴とする
液晶表示装置の製造方法。1. A step of depositing a first metal on a substrate, a step of patterning the first metal, and a step of patterning the first metal.
A step of forming an insulating film over the metal, a step of forming a semiconductor layer on the insulating film, a step of patterning the semiconductor layer, and a transparent conductive film over the insulating film and covering the semiconductor film. A step of forming, a step of patterning the transparent conductive film by photoetching, a step of laminating a second metal on the insulating film to cover the transparent conductive film and the semiconductor film, and a step of depositing the second metal. In the method for manufacturing a liquid crystal display device, which comprises a step of patterning, a step of slightly etching a surface of the transparent conductive film exposed by an etchant of the transparent conductive film is provided after the step of forming the transparent conductive film. A method for manufacturing a liquid crystal display device, comprising:
電膜の膜厚の1/4〜1/2のエッチング量で行われる
ことを特徴とする請求項1記載の液晶表示装置の製造方
法。2. The method of manufacturing a liquid crystal display device according to claim 1, wherein the slight etching is performed with an etching amount of 1/4 to 1/2 of a film thickness of the transparent conductive film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28504593A JPH07140487A (en) | 1993-11-15 | 1993-11-15 | Production of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28504593A JPH07140487A (en) | 1993-11-15 | 1993-11-15 | Production of liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07140487A true JPH07140487A (en) | 1995-06-02 |
Family
ID=17686457
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28504593A Pending JPH07140487A (en) | 1993-11-15 | 1993-11-15 | Production of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07140487A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100546960B1 (en) * | 2001-12-29 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and manufacturing method thereof |
US8307549B2 (en) * | 2001-11-20 | 2012-11-13 | Touchsensor Technologies, Llc | Method of making an electrical circuit |
-
1993
- 1993-11-15 JP JP28504593A patent/JPH07140487A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8307549B2 (en) * | 2001-11-20 | 2012-11-13 | Touchsensor Technologies, Llc | Method of making an electrical circuit |
KR100546960B1 (en) * | 2001-12-29 | 2006-01-26 | 엘지.필립스 엘시디 주식회사 | Array substrate for liquid crystal display device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708637B2 (en) | Liquid crystal display device | |
JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
US6636279B2 (en) | Display device and method of manufacturing the same | |
JP2008275937A (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP3152193B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JPH1117188A (en) | Active matrix substrate | |
JP2780673B2 (en) | Active matrix type liquid crystal display device and manufacturing method thereof | |
KR100264757B1 (en) | Active matrix lcd and method of producing the same | |
JPH06281956A (en) | Active matrix wiring board | |
JP3270361B2 (en) | Thin film transistor array and method of manufacturing the same | |
US20030117535A1 (en) | Liquid crystal display device and fabricating method thereof | |
JPH04372934A (en) | Manufacture of array substrate for liquid crystal display device | |
JPH11242241A (en) | Liquid crystal display device, manufacture therefor, tft array substrate used for liquid crystal display device and manufacture therefor | |
JPH07140487A (en) | Production of liquid crystal display device | |
JP2002182245A (en) | Manufacturing method for active matrix substrate | |
JP2003215635A (en) | Liquid crystal display device and its manufacturing method | |
JPH01102525A (en) | Thin film transistor array and liquid crystal device using said array | |
JPH06252171A (en) | Manufacturing method of active matrix panel | |
JPH0822029A (en) | Liquid crystal display device and manufacturing method thereof | |
JPH09101542A (en) | Array substrate for display device and its production | |
KR100242946B1 (en) | Thin film transistor and its manufacturing method | |
JPH07325314A (en) | Liquid crystal display device | |
JP2000305111A (en) | Liquid crystal display device | |
JPH07325321A (en) | Production of liquid crystal display device |