JPH07123247B2 - デイジタルデ−タ伝送方法 - Google Patents
デイジタルデ−タ伝送方法Info
- Publication number
- JPH07123247B2 JPH07123247B2 JP61173248A JP17324886A JPH07123247B2 JP H07123247 B2 JPH07123247 B2 JP H07123247B2 JP 61173248 A JP61173248 A JP 61173248A JP 17324886 A JP17324886 A JP 17324886A JP H07123247 B2 JPH07123247 B2 JP H07123247B2
- Authority
- JP
- Japan
- Prior art keywords
- transmitted
- transmission
- frame
- envelope
- envelopes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 title claims description 69
- 238000000034 method Methods 0.000 title claims description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 7
- 230000001934 delay Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000009432 framing Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信網におけるディジタルデータ
伝送方法に関する。
伝送方法に関する。
本発明は、チャネル単位で制御信号およびデータ信号を
エンベロープに組み込んでこれを多重化して並列伝送す
るディジタル通信網におけるディジタルデータ伝送方法
において、 同一伝送路で伝送される複数個のエンベロープを用いて
マルチフレームを組み、このマルチフレーム中の特定の
エンベロープ内のステータスビットを用いて個々のエン
ベロープ間の相対的な伝送路遅延を識別するマルチフレ
ームパターンを伝送することにより、 相対遅延が異なる伝送路で同一信号を分割して伝送でき
るようにしたものである。
エンベロープに組み込んでこれを多重化して並列伝送す
るディジタル通信網におけるディジタルデータ伝送方法
において、 同一伝送路で伝送される複数個のエンベロープを用いて
マルチフレームを組み、このマルチフレーム中の特定の
エンベロープ内のステータスビットを用いて個々のエン
ベロープ間の相対的な伝送路遅延を識別するマルチフレ
ームパターンを伝送することにより、 相対遅延が異なる伝送路で同一信号を分割して伝送でき
るようにしたものである。
ディジタル通信網では、端末からのデータ信号および制
御信号は、多重化装置によりフレームビットが付加さ
れ、時分割多重されてエンベロープの単位で伝送され
る。
御信号は、多重化装置によりフレームビットが付加さ
れ、時分割多重されてエンベロープの単位で伝送され
る。
第3図はこのエンベロープを示した図である。Fがフレ
ーミングビット、D1〜D6がデータビット、Sが制御信号
をサンプリングしたステータスビットである。
ーミングビット、D1〜D6がデータビット、Sが制御信号
をサンプリングしたステータスビットである。
局間を伝送される場合には、2.4kb/sデータ用のエンベ
ロープであれば20チャネル、4.8kb/sデータのエンベロ
ープであれば10チャネル、9.6kb/sデータ用のエンベロ
ープであれば5チャネルが、それぞれ64kb/sのディジタ
ル0次群信号に多重化されて伝送される。
ロープであれば20チャネル、4.8kb/sデータのエンベロ
ープであれば10チャネル、9.6kb/sデータ用のエンベロ
ープであれば5チャネルが、それぞれ64kb/sのディジタ
ル0次群信号に多重化されて伝送される。
第4図は、0次群伝送路のフレーム構成を説明する図で
ある。第5図は、0次群伝送路で用いるフレームパター
ンを説明する図である。
ある。第5図は、0次群伝送路で用いるフレームパター
ンを説明する図である。
第4図(b)は64kb/sの次群フレーム構成であり、ここ
では第4図(c)、(d)にそれぞれ示す2.4kb/sデー
タ用のエンベロープが20チャネル多重化されるようにな
っている。第4図(c)、(d)におけるF′は、0次
群伝送路に多重化される場合には、第5図に示すCCITT
規格X.50のフレームパターンに付け替えられる。したが
って、このF′は空ビットである。第4図(a)は多重
化される各チャネルのビット配列を示し、Fがフレーミ
ングビットである。このフレーミングFに第5図に示し
たフレーム番号と対応したX.50のフレームパターンが挿
入される。なお、第5図のAは対局警報ビットである。
では第4図(c)、(d)にそれぞれ示す2.4kb/sデー
タ用のエンベロープが20チャネル多重化されるようにな
っている。第4図(c)、(d)におけるF′は、0次
群伝送路に多重化される場合には、第5図に示すCCITT
規格X.50のフレームパターンに付け替えられる。したが
って、このF′は空ビットである。第4図(a)は多重
化される各チャネルのビット配列を示し、Fがフレーミ
ングビットである。このフレーミングFに第5図に示し
たフレーム番号と対応したX.50のフレームパターンが挿
入される。なお、第5図のAは対局警報ビットである。
このようにX.50のフレームパターンを用いた0次群伝送
路で伝送を行う場合には、その端末速度は、2.4kb/s、
4.8kb/s、9.6kb/sのみである。特に4.8kb/s、9.6kb/sの
端末速度の場合では、同一の0次群のエンベロープを4.
8kb/sの場合は2個、9.6kb/sの場合は4個用いて伝送し
なければならない。
路で伝送を行う場合には、その端末速度は、2.4kb/s、
4.8kb/s、9.6kb/sのみである。特に4.8kb/s、9.6kb/sの
端末速度の場合では、同一の0次群のエンベロープを4.
8kb/sの場合は2個、9.6kb/sの場合は4個用いて伝送し
なければならない。
仮に、異なる0次群のエンベロープ2個を用いて4.8kb/
sのデータを伝送すると、0次群伝送路の遅延が異なっ
た場合には、エンベロープの到達時間に差が生ずるため
データの連続性が保てなくなる欠点がある。
sのデータを伝送すると、0次群伝送路の遅延が異なっ
た場合には、エンベロープの到達時間に差が生ずるため
データの連続性が保てなくなる欠点がある。
第6図は、従来のディジタルデータ伝送方式の欠点を説
明する図である。第6図(s)が伝送する4.8kb/sデー
タ、第6図(t)、(u)が相対遅延が異なる0次群伝
送路に送出するエンベロープ、第6図(t′)、
(u′)がその伝送路を用いて伝送されたエンベロー
プ、第6図(s′)が伝送した結果のデータである。こ
こでは、0次群伝送路の異なる相対遅延が(t′)に対
して(u′)が1エンベロープ大きい場合を示す。この
ように伝送すべきデータ(s)と伝送された結果
(s′)では、ビットの並びが異なっており、正常な伝
送が行われていないことがわかる。
明する図である。第6図(s)が伝送する4.8kb/sデー
タ、第6図(t)、(u)が相対遅延が異なる0次群伝
送路に送出するエンベロープ、第6図(t′)、
(u′)がその伝送路を用いて伝送されたエンベロー
プ、第6図(s′)が伝送した結果のデータである。こ
こでは、0次群伝送路の異なる相対遅延が(t′)に対
して(u′)が1エンベロープ大きい場合を示す。この
ように伝送すべきデータ(s)と伝送された結果
(s′)では、ビットの並びが異なっており、正常な伝
送が行われていないことがわかる。
また、同一のデータを伝送する場合には、かならず同じ
次群伝送路を用いなければならないとすると、0次群伝
送路の中に2.4kb/sの信号を19チャネル収容すると残り
のエンベロープは1個となり、2.4kb/sの信号しか収容
できない。さらに、0次群伝送路が複数あった場合にお
いても、余ったエンベロープの数は4.8kb/sの伝送に見
合うだけあっても、これを用いて4.8kb/sの伝送を行う
ことはできない。
次群伝送路を用いなければならないとすると、0次群伝
送路の中に2.4kb/sの信号を19チャネル収容すると残り
のエンベロープは1個となり、2.4kb/sの信号しか収容
できない。さらに、0次群伝送路が複数あった場合にお
いても、余ったエンベロープの数は4.8kb/sの伝送に見
合うだけあっても、これを用いて4.8kb/sの伝送を行う
ことはできない。
本発明は、伝送路の相対遅延が異なる複数の伝送路を用
いて、同一のデータを分割して伝送することを可能にす
るディジタルデータ伝送方法を提供することを目的とす
る。
いて、同一のデータを分割して伝送することを可能にす
るディジタルデータ伝送方法を提供することを目的とす
る。
本発明は、低速チャネル信号をチャネル単位に制御信号
およびデータ信号でエンベロープを組み、このエンベロ
ープをCCITT勧告X.50の多重化系列に従って多重化し高
速な信号形態として伝送するディジタルデータ伝送方法
であって、複数の伝送路を組み合わせて同一チャネルの
信号を並列伝送するディジタルデータ伝送方法におい
て、上記一つの伝送路で伝送されるエンベロープを複数
n個組み合わせてマルチフレームとし、このn個のエン
ベロープのうちの特定のエンベロープについてその制御
信号が挿入されるステータスビットに上記マルチフレー
ムを識別するためのマルチフレームパターンのビットを
挿入してそれぞれの伝送路で伝送し、受信側で、それぞ
れの伝送路ごとにこのマルチフレームパターンを検出し
て複数伝送路間の伝送遅延差を認識し伝送遅延差を補正
して伝送されたデータを再編成することを特徴とする。
およびデータ信号でエンベロープを組み、このエンベロ
ープをCCITT勧告X.50の多重化系列に従って多重化し高
速な信号形態として伝送するディジタルデータ伝送方法
であって、複数の伝送路を組み合わせて同一チャネルの
信号を並列伝送するディジタルデータ伝送方法におい
て、上記一つの伝送路で伝送されるエンベロープを複数
n個組み合わせてマルチフレームとし、このn個のエン
ベロープのうちの特定のエンベロープについてその制御
信号が挿入されるステータスビットに上記マルチフレー
ムを識別するためのマルチフレームパターンのビットを
挿入してそれぞれの伝送路で伝送し、受信側で、それぞ
れの伝送路ごとにこのマルチフレームパターンを検出し
て複数伝送路間の伝送遅延差を認識し伝送遅延差を補正
して伝送されたデータを再編成することを特徴とする。
一般に0次群伝送路の相対遅延差は有限であり、エンベ
ロープの数に換算して数エンベロープである。
ロープの数に換算して数エンベロープである。
本発明では、たとえばこの相対遅延差の2倍のマルチフ
レームをエンベロープ中のステータスビットを用いて組
み、制御情報を伝送するとともに、マルチフレーム情報
を伝送する。このマルチフレーム情報から複数個のエン
ベロープの相対遅延差を検出しその相対遅延差を補正し
た後に、分割されて伝送されたデータを再編成すること
により、相対遅延差の異なる複数の伝送路を用いたディ
ジタルデータ伝送を可能にする。
レームをエンベロープ中のステータスビットを用いて組
み、制御情報を伝送するとともに、マルチフレーム情報
を伝送する。このマルチフレーム情報から複数個のエン
ベロープの相対遅延差を検出しその相対遅延差を補正し
た後に、分割されて伝送されたデータを再編成すること
により、相対遅延差の異なる複数の伝送路を用いたディ
ジタルデータ伝送を可能にする。
以下、本発明の実施例方式を図面に基づいて説明する。
第1図は、本発明のディジタルデータ伝送方法を実現す
る装置の一実施例を示すブロック構成図である。
る装置の一実施例を示すブロック構成図である。
第2図は、本発明方式の信号の伝達過程を説明する図で
ある。
ある。
第1図において、データ信号(s)および制御信号RS
は、それらの信号をエンベロープに多重化するエンベロ
ープ作成回路101および102に入力される。各エンベロー
プ作成回路101、102で組まれたエンベロープ(t)、
(u)は、それぞれマルチフレーム作成回路103、104に
入力され、8エンベロープを1マルチフレームとするマ
ルチフレーム信号(v)、(w)となり、それぞれ0次
群伝送路105、106に送出される。この0次群伝送路10
5、106をそれぞれ伝送されたマルチフレーム信号
(v′)、(w′)は、それぞれエラスティックメモリ
107、108およびマルチフレーム同期検出回路109、110に
入力される。エラスティックメモリ107、108からマルチ
フレーム番号を一致させて読み出されるマルチフレーム
信号(t′)、(u′)は、それぞれエンベロープ分解
回路111、112に入力され、ここでそれぞれデータ信号
(e)および(f)と制御信号(g)および(h)とに
分離される。
は、それらの信号をエンベロープに多重化するエンベロ
ープ作成回路101および102に入力される。各エンベロー
プ作成回路101、102で組まれたエンベロープ(t)、
(u)は、それぞれマルチフレーム作成回路103、104に
入力され、8エンベロープを1マルチフレームとするマ
ルチフレーム信号(v)、(w)となり、それぞれ0次
群伝送路105、106に送出される。この0次群伝送路10
5、106をそれぞれ伝送されたマルチフレーム信号
(v′)、(w′)は、それぞれエラスティックメモリ
107、108およびマルチフレーム同期検出回路109、110に
入力される。エラスティックメモリ107、108からマルチ
フレーム番号を一致させて読み出されるマルチフレーム
信号(t′)、(u′)は、それぞれエンベロープ分解
回路111、112に入力され、ここでそれぞれデータ信号
(e)および(f)と制御信号(g)および(h)とに
分離される。
マルチフレーム同期検出回路109から出力される基準信
号(x)は、各エラスティックメモリ107、108に入力さ
れ、マルチフレーム同期検出回路109および110からそれ
ぞれ出力されるマルチフレーム情報(y)、(z)は、
それぞれエラスティックメモリ107、108およびエンベロ
ープ分解回路111、112に入力される。
号(x)は、各エラスティックメモリ107、108に入力さ
れ、マルチフレーム同期検出回路109および110からそれ
ぞれ出力されるマルチフレーム情報(y)、(z)は、
それぞれエラスティックメモリ107、108およびエンベロ
ープ分解回路111、112に入力される。
データ信号(e)および(f)は、データ組立回路113
に入力され、伝送されたデータ信号(s′)が組み立て
られて出力される。また、制御信号(g)および(h)
はオアゲート114に接続され、オアゲート114から制御信
号CDとして出力される。
に入力され、伝送されたデータ信号(s′)が組み立て
られて出力される。また、制御信号(g)および(h)
はオアゲート114に接続され、オアゲート114から制御信
号CDとして出力される。
0次群伝送路105、106のフレーム構成は、第4図に示す
フレーム構成であり、さらに第5図に示すフレームパタ
ーンを用いている。したがって、0次群伝送路105、106
の入力部および出力部でのエンベロープビット位置
(F′、D1〜D6、S)は既知である。
フレーム構成であり、さらに第5図に示すフレームパタ
ーンを用いている。したがって、0次群伝送路105、106
の入力部および出力部でのエンベロープビット位置
(F′、D1〜D6、S)は既知である。
エンベロープ作成回路101、102では、データ信号(s)
は6ビットごとに制御信号RSとエンベロープ(t)、
(u)が組まれる。このように組まれたエンベロープ
(t)、(u)は、マルチフレーム作成回路103、104
で、8エンベロープを1マルチフレームとし、そのSビ
ットに4回に1回の割りでマルチフレームパターン(こ
こでは1/0の交番パターン)が挿入され、マルチフレー
ム信号(v)、(w)となる。マルチフレーム信号
(v)、(w)は、0次群伝送路105、106をそれぞれ伝
送されることにより、マルチフレーム信号(v′)、
(w′)になる。本実施例では、0次群伝送路106は0
次群伝送路105に対して24エンベロープ分遅延が大きい
伝送路である。
は6ビットごとに制御信号RSとエンベロープ(t)、
(u)が組まれる。このように組まれたエンベロープ
(t)、(u)は、マルチフレーム作成回路103、104
で、8エンベロープを1マルチフレームとし、そのSビ
ットに4回に1回の割りでマルチフレームパターン(こ
こでは1/0の交番パターン)が挿入され、マルチフレー
ム信号(v)、(w)となる。マルチフレーム信号
(v)、(w)は、0次群伝送路105、106をそれぞれ伝
送されることにより、マルチフレーム信号(v′)、
(w′)になる。本実施例では、0次群伝送路106は0
次群伝送路105に対して24エンベロープ分遅延が大きい
伝送路である。
マルチフレーム同期検出回路109、110では、それぞれ1/
0交番パターンを見つけてマルチフレーム番号を検出
し、エラスティックメモリ107、108にそのマルチフレー
ム番号のとおりに書き込む。
0交番パターンを見つけてマルチフレーム番号を検出
し、エラスティックメモリ107、108にそのマルチフレー
ム番号のとおりに書き込む。
エラスティックメモリ107、108からの読み出しは、基準
信号(x)によりマルチフレーム信号(v′)のマルチ
フレームの中央(マルチフレーム番号5)、基準とし
て、それぞれマルチフレーム番号1から順番に行われ
る。
信号(x)によりマルチフレーム信号(v′)のマルチ
フレームの中央(マルチフレーム番号5)、基準とし
て、それぞれマルチフレーム番号1から順番に行われ
る。
このようにマルチフレーム番号を一致させて読み出され
たマルチフレーム信号(t′)、(u′)は、エンベロ
ープ分解回路111、112でデータ信号(e)、(f)と制
御信号(g)、(h)に分離される。分離されたデータ
信号(e)、(f)は、データ組立回路113でエンベロ
ープ内のデータ6ビット単位に、データ信号(e)、
(f)の順番に並べ替えられ、伝送前のデータ信号
(s)が復元されデータ信号(s′)として出力され
る。
たマルチフレーム信号(t′)、(u′)は、エンベロ
ープ分解回路111、112でデータ信号(e)、(f)と制
御信号(g)、(h)に分離される。分離されたデータ
信号(e)、(f)は、データ組立回路113でエンベロ
ープ内のデータ6ビット単位に、データ信号(e)、
(f)の順番に並べ替えられ、伝送前のデータ信号
(s)が復元されデータ信号(s′)として出力され
る。
一方、エンベロープ分解回路111、112では、マルチフレ
ーム情報(y)、(z)を用いてマルチフレームパター
ンを除き、このマルチフレームパターンの除去で抜けた
ビットは、直前のSによりうめられて制御信号(g)、
(h)を出力する。この制御信号(g)、(h)は、2
系統の伝送路に分けて伝送された信号であり、オアゲー
ト114でその論理和をとることにより制御信号CDとして
出力される。すなわち、送信側の制御信号RSが受信側で
制御信号CDとして再構成される。
ーム情報(y)、(z)を用いてマルチフレームパター
ンを除き、このマルチフレームパターンの除去で抜けた
ビットは、直前のSによりうめられて制御信号(g)、
(h)を出力する。この制御信号(g)、(h)は、2
系統の伝送路に分けて伝送された信号であり、オアゲー
ト114でその論理和をとることにより制御信号CDとして
出力される。すなわち、送信側の制御信号RSが受信側で
制御信号CDとして再構成される。
本発明は、以上説明したように、制御信号とともに伝送
路の相対位相差情報を伝送し、受信側でこのマルチフレ
ームより相対位相差情報を取り出し相対遅延差を補正す
ることにより、相対遅延差の異なる伝送路を用いて同一
信号を分割したデータ伝送を行うことができる。
路の相対位相差情報を伝送し、受信側でこのマルチフレ
ームより相対位相差情報を取り出し相対遅延差を補正す
ることにより、相対遅延差の異なる伝送路を用いて同一
信号を分割したデータ伝送を行うことができる。
すなわち、同一データを並列的に伝送することにより、
複数の0次群伝送路を有効に利用でき、経済的なデータ
伝送網を構築することができる効果がある。
複数の0次群伝送路を有効に利用でき、経済的なデータ
伝送網を構築することができる効果がある。
第1図は本発明のディジタルデータ伝送方法を実現する
装置の一実施例を示すブロック構成図。 第2図は本発明方法による信号の伝達過程を説明する
図。 第3図はエンベロープの説明図。 第4図は0次群伝送路のフレーム構成を説明する図。 第5図は0次群伝送路で用いるフレームパターンを説明
する図。 第6図は従来のディジタルデータ伝送方式の欠点を説明
する図。 101、102……エンベロープ作成回路、103、104……マル
チフレーム作成回路、105、106……0次群伝送路、10
7、108……エラスティックメモリ、109、110……マルチ
フレーム同期検出回路、111、112……エンベロープ分解
回路、113……データ組立回路。
装置の一実施例を示すブロック構成図。 第2図は本発明方法による信号の伝達過程を説明する
図。 第3図はエンベロープの説明図。 第4図は0次群伝送路のフレーム構成を説明する図。 第5図は0次群伝送路で用いるフレームパターンを説明
する図。 第6図は従来のディジタルデータ伝送方式の欠点を説明
する図。 101、102……エンベロープ作成回路、103、104……マル
チフレーム作成回路、105、106……0次群伝送路、10
7、108……エラスティックメモリ、109、110……マルチ
フレーム同期検出回路、111、112……エンベロープ分解
回路、113……データ組立回路。
Claims (2)
- 【請求項1】低速チャネル信号をチャネル単位に制御信
号およびデータ信号でエンベロープを組み、このエンベ
ロープをCCITT勧告X.50の多重化系列に従って多重化し
高速な信号形態として伝送するディジタルデータ伝送方
法であって、複数の伝送路を組み合わせて同一チャネル
の信号を並列伝送するディジタルデータ伝送方法におい
て、 上記一つの伝送路で伝送されるエンベロープを複数n個
組み合わせてマルチフレームとし、このn個のエンベロ
ープのうちの特定のエンベロープについてその制御信号
が挿入されるステータスビットに上記マルチフレームを
識別するためのマルチフレームパターンのビットを挿入
してそれぞれの伝送路で伝送し、 受信側で、それぞれの伝送路ごとにこのマルチフレーム
パターンを検出して複数伝送路間の伝送遅延差を認識し
伝送遅延差を補正して伝送されたデータを再編成する ことを特徴とするディジタルデータ伝送方法。 - 【請求項2】マルチフレームは、伝送路間の相対遅延差
の少なくとも2倍の個数のエンベロープで構成される特
許請求の範囲第(1)項記載のディジタルデータ伝送方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173248A JPH07123247B2 (ja) | 1986-07-22 | 1986-07-22 | デイジタルデ−タ伝送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61173248A JPH07123247B2 (ja) | 1986-07-22 | 1986-07-22 | デイジタルデ−タ伝送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6330035A JPS6330035A (ja) | 1988-02-08 |
JPH07123247B2 true JPH07123247B2 (ja) | 1995-12-25 |
Family
ID=15956911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61173248A Expired - Lifetime JPH07123247B2 (ja) | 1986-07-22 | 1986-07-22 | デイジタルデ−タ伝送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07123247B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077949B2 (ja) * | 1988-03-08 | 1995-01-30 | 日本電気株式会社 | ディジタル伝送方式 |
JPH0222942A (ja) * | 1988-07-12 | 1990-01-25 | Nec Corp | デジタル伝送方式 |
JPH02192240A (ja) * | 1988-10-17 | 1990-07-30 | Fujitsu Ltd | 伝送遅延補正方式 |
JP5359202B2 (ja) * | 2008-11-06 | 2013-12-04 | 富士通株式会社 | フレーム生成装置、光伝送システム、フレーム生成方法および光伝送方法 |
CN114675790B (zh) * | 2022-05-24 | 2022-08-23 | 华中科技大学 | 一种多通道并行采样系统数据同步存储的自校正方法 |
-
1986
- 1986-07-22 JP JP61173248A patent/JPH07123247B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6330035A (ja) | 1988-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5113395A (en) | Frame phase aligning system using a buffer memory with a reduced capacity | |
KR910001744B1 (ko) | 디지탈 전송 시스템용 멀티 플렉싱 장치 | |
EP0356012A3 (en) | Tdm demultiplexer | |
DE3272409D1 (en) | Method for transmitting time-division multiplexed data | |
GB1517750A (en) | Reframing circuit for a time division multiplex system | |
JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
US4785464A (en) | Method and device for regenerating the integrity of the bit rate in a plesiosynchronous system | |
US4504944A (en) | Bridging channel port module | |
JPH0712159B2 (ja) | 高次デイジタル伝送システム | |
JP2545538B2 (ja) | 時分割多重化伝送方法 | |
JP3158758B2 (ja) | 端末アダプタ装置とデータ伝送方法 | |
JPH0629952A (ja) | 時分割多重回線のcrcチェック方式 | |
JPH0244423B2 (ja) | ||
JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
JPS61147628A (ja) | 伝送誤り保護方式 | |
JP2693785B2 (ja) | 回線切替方式 | |
JPH088556B2 (ja) | 時分割多重化装置 | |
JPH01320831A (ja) | 遅延等化回路 | |
JP2856470B2 (ja) | 2重化構成切り替え方式 | |
JPS60157350A (ja) | デイジタル加入者線搬送方式 | |
JPH0530336B2 (ja) | ||
JPS62265829A (ja) | スタツフ同期方式 | |
JPH0712163B2 (ja) | 多重化マルチフレ−ム同期回路 | |
JPS61125240A (ja) | Pcm通信におけるシステムの分割方式 |