JP2856470B2 - ２重化構成切り替え方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ伝送における信頼性確保のために、
データ通信の２重化部を２重化構成とした２重化構成切
り替え方式に関する。

〔従来の技術〕

従来、データ通信において、２重化部を２つ設けて２
重化構成としたときに、２重化構成の一方から他方への
切り替えは、リレー，セレクタ等により切り替える切り
替え方式である。

〔発明が解決しようとする課題〕

上述した従来の切り替え方式では、２重化部の切り替
えに対し、２重化部の相対遅延量差、並びに切り替え応
答時間により、切り替えの時点での誤りが生じるという
欠点がある。

本発明の目的は、このような欠点を除去し、２重化部
の切り替えに際して、誤りなく切り替えのできる２重化
構成切り替え方式を提供することにある。

〔課題を解決するための手段〕

本発明は、２系統の２重化部を備える２重化構成切り
替え方式であって、 ２系統の２重化部へのデータをフレーム構成で送り、
２重化部から送られるフレーム構成のデータからデータ
を分離し、この分離したデータをフレーム位相と相関し
一義的な対応となるように定められたアドレスでそれぞ
れ記憶し、記憶したそれぞれのデータを選択して送り出
すそれぞれの切り替え部を有することを特徴としてい
る。

また、本発明において、それぞれの切り替え部は、 ２系統の２重化部へフレーム構成でデータを送る送出
手段と、 一方の２重化部から送られるフレーム構成のデータか
らデータを分離する第１の分離手段と、 前記第１の分離手段からのデータをフレーム位相と相
関し一義的な対応となるように定められたアドレスで記
憶する第１の記憶手段と、 他方の２重化部から送られるフレーム構成のデータか
らデータを分離する第２の分離手段と、 前記第２の分離手段からのデータをフレーム位相と相
関し一義的な対応となるように定められたアドレスで記
憶する第２の記憶手段と、 前記第１および第２の記憶手段から読み出されるデー
タを選択して送り出す選択手段とをのが好適である。

さらに、本発明において、それぞれの切り替え部は、 フレーム同期パターを発生する同期パターン発生回路
と、 ２重化部へ送るデータに対して前記同期パターン発生
回路からのフレーム同期パターンを挿入してそれぞれの
２重化部へ送る同期パターン挿入回路と、 一方の２重化部から送られるフレーム構成のデータか
らフレーム同期パターンを検出して同期をとる第１の同
期回路と、 一方の２重化部から送られるフレーム構成のデータか
ら、前記第１の同期回路に従いデータを分離する第１の
分離回路と、 前記第１の同期回路で検出したフレーム位相と相関し
一義的な対応となるように定められたアドレスで前記第
１の分離回路からのデータを記憶する第１のバッファ回
路と、 他方の２重化部から送られるフレーム構成のデータか
らフレーム同期パターンを検出して同期をとる第２の同
期回路と、 他方の２重化部から送られるフレーム構成のデータか
ら、前記第２の同期回路に従いデータを分離する第２の
分離回路と、 前記第２の同期回路で検出したフレーム位相と相関し
一義的な対応となるように定められたアドレスで前記第
２の分離回路からのデータを記憶する第２のバッファ回
路と、 データを読み出すためのアドレスを作成して前記第１
および第２のバッファ回路に送る読み出しアドレス作成
回路と、 前記第１および第２のバッファ回路から読み出される
データを選択して送り出す選択回路とを有するのが好適
である。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は、本発明に係る２重化構成切り替え方式の概
念図である。この２重化構成切り替え方式は、切り替え
部1A,1Bと、２重化部2A,2Bとを備えている。

また、切り替え部1Aは、第２図に示されるように、同
期パターン発生回路11と、同期パターン挿入回路12と、
同期回路21A,21Bと、分離回路22A,22Bと、バッファ回路
23A,23Bと、読み出しアドレス作成回路24と、選択回路2
5とを備えている。

このような２重化構成切り替え方式は、２系統の２重
化部をはさんで切り替え部1A,1Bを有する、いわゆる２
重化構成を示す。

切り替え部1A,1Bは、２重化部2A,2Bへ同一回路からの
出力を送出し、２重化部2A,2Bからの入力は回路を２重
化部それぞれに対して有し、切り替え制御信号により一
方の回路出力を選択出力とする。

切り替え部1A,1Bは、それぞれ第２図に示されるよう
な構成となっている。２重化部2A,2Bへの出力側に、同
期パターンを生成する同期パターン発生回路11と、この
同期パターン発生回路11の出力をフレーム同期パターン
とし入力データと多重化する同期パターン挿入回路12
と、２重化部2A,2Bからの入力データ列から先に述べた
同期パターンを検出してフレーム同期をとる同期回路21
A,21Bと、２重化部2A,2Bからの入力データ列からこの同
期パターンを除きデータを出力する分離回路22A,22B
と、分離回路22A,22Bからのデータを記憶するバッファ
回路23A,23Bと、バッファ回路23A,23Bの読み出しアドレ
ス作成回路24と、２重化部2A,2Bの切り替え制御信号に
より２系統の２重化部2A,2Bからの入力データのうち１
系統を選択する選択回路25とを有している。

次に、この２重化構成切り替え方式の動作について説
明する。

切り替え部1Aには、ｎビットの入力データが送られ
る。切り替え部1Aは、第２図に示されるように、この入
力データｎビットに対し、同期パターン発生回路11で発
生したパターンをフレーム同期パターンとして同期パタ
ーン挿入回路12で付加し、２重化部2A,2Bへの出力とす
る。すなわち、フレーム構成としたデータが２重化部2
A,2Bへ出力として送られる。

一方、２重化部2Aからの、フレーム構成の入力である
入力データ列が、同期回路21Aと分離回路22Aとに加えら
れる。また、２重化部2Bからの入力である入力データ列
が、同期回路21Bと分離回路22Bとに加えられる。

同期回路21Aは、２重化部2Aからの入力データ列から
同期パターンを検出することにより同期をとり、これに
従い、分離回路22Aは、入力データ列に相当するデータ
列を分離出力する。このデータ列は、同期回路21Aで検
出したフレーム位相と相関し一義的な対応となるように
定めたバッファ回路23Aのアドレスに書き込む。すなわ
ち、バッファ回路23Aにての書き込みアドレスは、フレ
ーム位相と相関し一義的な対応となるように定められて
いる。ここで、フレーム長およびバッファ容量は２重化
部相互の遅延量の差並びに切り替えに係る不確定な時間
長以上である。

同様にして、２重化部2Bからの入力である入力データ
列が同期回路21B,分離回路22Bによりデータ列となり、
このデータ列がバッファ回路23Bに書き込まれる。

読み出しアドレス作成回路24は、２重化部からの入力
データに同期し巡回的にアドレスを作成する。２重化部
2A,2Bからのデータ列共にこの読み出しアドレスに従っ
て、バッファ回路23A,23Bのデータを読み出す。この読
み出したデータは、選択回路25で切り替え制御信号によ
り選択され、出力データとして出力される。

ここで例えば、２重化部2Aからのデータが選択回路25
で選択され出力データとなっていたとする。２重化部2A
から２重化部2Bに切り替え制御信号で切り替えた場合、
バッファ回路23A,23Bの書き込みアドレスはフレーム位
相と相関し一義的な対応となるよう定めたものであり、
一方、読み出しアドレスは２重化部2A,2Bによらず一意
であることにより、選択切り替え時に誤りは生じない。

このような動作は、切り替え部1Bでも同様となってい
る。

このように、本実施例である２重化構成切り替え方式
は、２重化部への出力側に、同期パターン発生回路と、
この同期パターン発生回路の出力をフレーム同期パター
ンとし入力データと多重化する同期パターン挿入回路と
を有し、２重化部からの入力側に、この同期パターンを
検出してフレーム同期をとる同期回路と２重化部からの
入力データ列からこの同期パターンを除きデータを出力
する分離回路とバッファ回路とを２組有し、かつバッフ
ァ回路の読み出しアドレス作成回路と、２重化部の切り
替え制御信号により２系統の２重化部からの入力データ
のうち１系統を選択する選択回路とを有している。

これにより、２重化部との送受データをフレーム構成
とし、バッファ回路にての書き込みアドレスをフレーム
位相と相関して一義的な対応となるように定め、一方、
読み出しアドレスは２重化部のいずれにもよらず一意と
することにより、誤りなく切り替えを行うことができ
る。

〔発明の効果〕

以上説明したように本発明は、２重化部との送受デー
タをフレーム構成とし、データ記憶のための書き込みア
ドレスをフレーム位相と相関し一義的な対応となるよう
定め、一方、読み出しアドレスは２重化部のいずれにも
よらず一意とすることになり、誤りなく切り替えを行う
ことができる効果がある。

【図面の簡単な説明】

第１図は、本発明に係る２重化構成切り替え方式の一実
施例を示す概念図、 第２図は、第１図の切り替え部の一例を示すブロック図
である。 1A,1B……切り替え部 2A,2B……２重化部 11……同期パターン発生回路 12……同期パターン挿入回路 21A,21B……同期回路 22A,22B……分離回路 23A,23B……バッファ回路 24……読み出しアドレス作成回路 25……選択回路

フロントページの続き (72)発明者 北村 仁 東京都港区西新橋３丁目20番４号 日本 電気エンジニアリング株式会社内 (56)参考文献 特開 平１−125139（ＪＰ，Ａ) 特開 昭63−90237（ＪＰ，Ａ) 特開 昭60−134532（ＪＰ，Ａ) 特開 昭60−125031（ＪＰ，Ａ) 特開 昭61−89728（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】２系統の２重化部を備える２重化構成切り
   替え方式であって、 前記２系統の２重化部へのデータをフレーム構成で送
   り、前記２系統の２重化部から送られるフレーム構成の
   データからデータを分離し、この分離したデータをフレ
   ーム位相と相関し一義的な対応となるように定められた
   アドレスでそれぞれ記憶し、記憶したそれぞれのデータ
   を共通の読み出しアドレス信号で読み出したデータのう
   ち一方を選択して送り出す切り替え部を有することを特
   徴とする２重化構成切り替え方式。
2. 【請求項２】前記切り替え部は、 ２系統の２重化部へフレーム構成でデータを送る送出手
   段と、 一方の２重化部から送られるフレーム構成のデータから
   データを分離する第１の分離手段と、 前記第１の分離手段からのデータをフレーム位相と相関
   し一義的な対応となるように定められたアドレスで記憶
   する第１の記憶手段と、 他方の２重化部から送られるフレーム構成のデータから
   データを分離する第２の分離手段と、 前記第２の分離手段からのデータをフレーム位相と相関
   し一義的な対応となるように定められたアドレスで記憶
   する第２の記憶手段と、 前記第１および第２の記憶手段から共通の読み出しアド
   レス信号で読み出されるデータのうち一方を選択して送
   り出す選択手段とを有することを特徴とする請求項１記
   載の２重化構成切り替え方式。
3. 【請求項３】前記切り替え部は、 フレーム同期パターンを発生する同期パターン発生回路
   と、 ２重化部へ送るデータに対して前記同期パターン発生回
   路からのフレーム同期パターンを挿入してそれぞれの２
   重化部へ送る同期パターン挿入回路と、 一方の２重化部から送られるフレーム構成のデータから
   フレーム同期パターンを検出して同期をとる第１の同期
   回路と、 一方の２重化部から送られるフレーム構成のデータか
   ら、前記第１の同期回路に従いデータを分離する第１の
   分離回路と、 前記第１の同期回路で検出したフレーム位相と相関し一
   義的な対応となるように定められたアドレスで前記第１
   の分離回路からのデータを記憶する第１のバッファ回路
   と、 他方の２重化部から送られるフレーム構成のデータから
   フレーム同期パターンを検出して同期をとる第２の同期
   回路と、 他方の２重化部から送られるフレーム構成のデータか
   ら、前記第２の同期回路に従いデータを分離する第２の
   分離回路と、 前記第２の同期回路で検出したフレーム位相と相関し一
   義的な対応となるように定められたアドレスで前記第２
   の分離回路からのデータを記憶する第２のバッファ回路
   と、 データを読み出すためのアドレスを作成して前記第１お
   よび第２のバッファ回路に送る読み出しアドレス作成回
   路と、 前記第１および第２のバッファ回路から前記読み出しア
   ドレス作成回路から供給される共通の読み出しアドレス
   信号を用いて読み出されるデータのうち一方を選択して
   送り出す選択回路とを有することを特徴とする請求項１
   記載の２重化構成切り替え方式。