[go: up one dir, main page]

JPH07118488B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07118488B2
JPH07118488B2 JP25583191A JP25583191A JPH07118488B2 JP H07118488 B2 JPH07118488 B2 JP H07118488B2 JP 25583191 A JP25583191 A JP 25583191A JP 25583191 A JP25583191 A JP 25583191A JP H07118488 B2 JPH07118488 B2 JP H07118488B2
Authority
JP
Japan
Prior art keywords
electrode
insulating layer
semiconductor device
radial
soldered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25583191A
Other languages
English (en)
Other versions
JPH0567638A (ja
Inventor
豊二 安田
茂 岡本
嘉明 小室
俊秀 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansha Electric Manufacturing Co Ltd
Original Assignee
Sansha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansha Electric Manufacturing Co Ltd filed Critical Sansha Electric Manufacturing Co Ltd
Priority to JP25583191A priority Critical patent/JPH07118488B2/ja
Publication of JPH0567638A publication Critical patent/JPH0567638A/ja
Publication of JPH07118488B2 publication Critical patent/JPH07118488B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体装置用回路基板
に対する半導体チップあるいは端子部材の取り付けを改
良した半導体装置に関するものである。
【0002】
【従来の技術】従来、半導体装置用回路基板としては、
金属基板11上に絶縁層12、電極13を順次設け、こ
の電極13の周囲に絶縁層14を形成し、中央部の露出
した電極13上に半導体チップあるいは端子部材(以
下、部材という)15を半田付け16した図3に断面図
として示す構造のものがある。このような回路基板にお
いて、電極13上の絶縁層14は図4に示すように、電
極13の上面中央部に半田付け等によって取り付ける部
材15の位置決めのために電極13の周囲に用いられる
もので、電極13上の部材15取り付け位置をマスキン
グしたのち、該電極13上にエポキシ樹脂のような絶縁
材を塗布して形成するか、電極13上の全面に絶縁層を
形成したのち、部材15の取り付け位置の絶縁層14の
みをエッチング等にて除去して電極13面を露出させ、
この露出した電極13上面に部材15が半田付けされて
いる。
【0003】
【発明が解決しようとする課題】しかしながら、上記し
たような電極13の上面に部材15が半田付けされる構
成では、半田付け中に半田内に含有されているフラック
スがガスを発生し、半田付け後このガスが半田内に残存
したりすると、半田層に空洞が生じ、部材と電極との接
触抵抗および熱抵抗値が増加するという問題がある。ま
た、上記した従来の絶縁層14による部材の位置決めに
おいては、電極13上への部材の半田付け時に半田の表
面張力によって部材が傾いたりしてその取り付け位置が
所定の位置よりずれるという問題があった。
【0004】
【課題を解決するための手段】この発明は、半導体装置
用回路基板の電極上面所定位置への半導体チップ等の取
り付け時における上記した従来の問題点を解消すべく検
討の結果、得られたものである。
【0005】即ち、この発明は金属基板上に絶縁層と電
極を有してなる半導体装置用回路基板の電極上面への半
導体チップあるいは端子部材の取り付けに際し、前記電
極の上面中央部に放射状の絶縁層と、さらに上面外周に
複数の凸部を有する絶縁層を設けた半導体装置を提供す
るものである。
【0006】
【作用】この発明は、半導体装置用回路基板の電極の上
面中央部に放射状の絶縁層を設けることによって、部材
の電極上への半田付け時に発生するガスをこの放射状の
絶縁層を通して除去することができ、これにより電極と
部材を精度よく半田付けすることができる。また、さら
に電極の上面外周に複数の凸部を有する絶縁層を設ける
ことによって、部材の電極上への適正な位置決めを行う
ことができるのである。
【0007】この発明において、金属基板としてはAl、
CuあるいはFeなどの素材が用いられ、また絶縁層を形成
する絶縁材料としては、エポキシ樹脂、ポリイミド樹脂
などの耐熱性樹脂が用いられる。
【0008】
【実施例】以下、この発明をその一実施例を示す図によ
り詳細に説明する。図1は、この発明の半導体装置の断
面図であり、図2はその部分拡大平面図である。図にお
いて、1は上面に絶縁層2および電極3を設けた金属基
板である。4は電極3の上面中央部に放射状に設けた絶
縁層であり、5は電極3の上面外周に設けた内側に複数
の凸部6を有する絶縁層である。放射状の絶縁層4は電
極3の上面中央部を該放射状の形状となるようにマスク
して、その上からエポキシ樹脂等の絶縁材料を塗布し、
硬化させることにより得られる。
【0009】次いで、複数の凸部6を有する絶縁層5
は、放射状絶縁層4を含む電極3上に該形状を得るよう
にマスクしてエポキシ樹脂を塗布することにより、電極
3の上面中央部は放射状の絶縁層を除いて電極3を露出
させ、同時に電極3の外周を囲むようにして得ることが
できる。その後、放射状絶縁層4を含めて露出した電極
3上に部材7を半田付け8することによりこの発明の半
導体装置が得られる。
【0010】なお、放射状の絶縁層4と複数の凸部6を
有する絶縁層5は、その厚みを異にし、前者はその上に
部材7を半田付けする際に、部材のズレをなくして精度
よく取り付けるためにも出来るだけ薄いことが好まし
い。また、後者、即ち複数の凸部6を有する絶縁層5
は、電極3の外周を囲むようにして電極3上への部材7
の適正な位置決めを行うものであるから、かなり厚く形
成することが必要である。
【0011】
【発明の効果】以上説明したように、この発明は半導体
装置用回路基板の電極の上面中央部に放射状の絶縁層を
形成し、さらに複数の凸部を有する絶縁層を電極上面の
外周を囲むように形成したことにより、放射状絶縁層を
含む露出した電極上面に部材を半田付けにて取り付ける
際に、溶融した半田から発生するガスをこの放射状絶縁
層間を通して排除することが可能となり、電極と部材を
精度よく半田付けすることができるとともに、電極3上
面外周を囲むように形成した複数の凸部を有する絶縁層
によって、電極上への部材の適正な位置決めが行えるの
であり、従って品質の高い半導体装置を得ることができ
るのである。
【図面の簡単な説明】
【図1】この発明の半導体装置の断面図である。
【図2】この発明の一実施例を示す半導体装置の部分拡
大平面図である。
【図3】従来の半導体装置の断面図である。
【図4】従来の半導体装置における絶縁層の斜視図であ
る。
【符号の説明】
1 金属基板 2 絶縁層 3 電極 4 放射状絶縁層 5 絶縁層 6 絶縁層の凸部 7 部材 8 半田

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 金属基板上に絶縁層と電極を有してなる
    半導体装置用回路基板の電極上面への半導体チップある
    いは端子部材の取り付けに際し、前記電極の上面中央部
    に放射状の絶縁層と、さらに上面外周に複数の凸部を有
    する絶縁層を設けたことを特徴とする半導体装置。
JP25583191A 1991-09-06 1991-09-06 半導体装置 Expired - Fee Related JPH07118488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25583191A JPH07118488B2 (ja) 1991-09-06 1991-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25583191A JPH07118488B2 (ja) 1991-09-06 1991-09-06 半導体装置

Publications (2)

Publication Number Publication Date
JPH0567638A JPH0567638A (ja) 1993-03-19
JPH07118488B2 true JPH07118488B2 (ja) 1995-12-18

Family

ID=17284214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25583191A Expired - Fee Related JPH07118488B2 (ja) 1991-09-06 1991-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH07118488B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1219285B1 (en) 2000-12-28 2007-03-28 Kao Corporation Hair bleach composition and hair dye composition

Also Published As

Publication number Publication date
JPH0567638A (ja) 1993-03-19

Similar Documents

Publication Publication Date Title
US4967313A (en) Electronic circuit and method of production thereof
JPH04355933A (ja) フリツプチツプの実装構造
US4466181A (en) Method for mounting conjoined devices
JP2002280468A (ja) 高周波モジュールおよびその製造方法
JP4761662B2 (ja) 回路装置の製造方法
TW200845350A (en) Dual or multiple row package
US6372620B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US20040078963A1 (en) Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
JPH11176885A (ja) 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器
JP2003218278A (ja) ウェーハレベル・チップスケール・パッケージの製造方法
JPH07118488B2 (ja) 半導体装置
JPH07118487B2 (ja) 半導体装置
JPH0888295A (ja) 半導体装置
JPH10321651A (ja) 半導体装置
KR20010021782A (ko) 반도체 디바이스와 그 제조 방법
JPS58157147A (ja) 混成集積回路基板
JPH04223307A (ja) シールド付チップ型コイル
JPH11111737A (ja) 半導体装置
JPH0837204A (ja) 半導体装置および半導体装置の製造方法
JPH02267941A (ja) 突起電極の形成方法
JP2001358253A (ja) Bga型半導体装置
JP2003188333A (ja) 半導体装置およびその製造方法
JP3404586B2 (ja) 半導体装置およびその製造方法
JP4817548B2 (ja) 半導体装置およびその接続構造
JP3586988B2 (ja) 半導体素子搭載用基板とその製造方法および半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960604

LAPS Cancellation because of no payment of annual fees