JPH07107076A - No-hit data switching device - Google Patents
No-hit data switching deviceInfo
- Publication number
- JPH07107076A JPH07107076A JP5276104A JP27610493A JPH07107076A JP H07107076 A JPH07107076 A JP H07107076A JP 5276104 A JP5276104 A JP 5276104A JP 27610493 A JP27610493 A JP 27610493A JP H07107076 A JPH07107076 A JP H07107076A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- switching
- unit
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は無瞬断データ切替装置に
関し、特にシリアルデータの切替装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hitless data switching device, and more particularly to a serial data switching device.
【0002】[0002]
【従来の技術】従来、この種の切替装置においては、図
2に示すように、シリアルまたはパラレルのデータ及
びデータをデータ切替部6で切替えている。ここで、
データ切替部6には機械的リレーまたは電子的リレーが
用いられている。2. Description of the Related Art Conventionally, in a switching device of this type, as shown in FIG. 2, serial or parallel data and data are switched by a data switching unit 6. here,
The data switching unit 6 uses a mechanical relay or an electronic relay.
【0003】尚、データ切替部6におけるデータの切替
指示は外部切替制御信号によって制御している。例え
ば、データ切替部6でデータが選択されている時に外
部切替制御信号が入力されると、データ切替部6で機械
的リレーまたは電子的リレーが動作してデータに切替
えられる。An instruction to switch data in the data switching section 6 is controlled by an external switching control signal. For example, when an external switching control signal is input while data is selected by the data switching unit 6, a mechanical relay or an electronic relay operates in the data switching unit 6 to switch to data.
【0004】[0004]
【発明が解決しようとする課題】上述した従来の切替装
置では、機械的リレーまたは電子的リレーでデータの切
替えを行っているので、連続したデータに関しては必ず
スイッチングシーケンスの間にデータ欠損が生じてい
る。In the above-mentioned conventional switching device, data is switched by a mechanical relay or an electronic relay, so that continuous data always suffers data loss during the switching sequence. There is.
【0005】また、このデータ欠損を検知してから外部
切替制御信号によってデータの切替えが行われるため、
データ欠損の時間が長くなり、高信頼度が要求されるシ
ステムをデータ冗長にした意味が半減してしまうという
問題がある。Further, since the data switching is performed by the external switching control signal after detecting the data loss,
There is a problem that the time of data loss becomes long and the meaning of making data redundant in a system that requires high reliability is halved.
【0006】そこで、本発明の目的は上記問題点を解消
し、高信頼度が要求されるシステムにおけるデータの冗
長切替えをデータ欠損なく行うことができる無瞬断デー
タ切替装置を提供することにある。Therefore, an object of the present invention is to solve the above problems and provide a non-interruptive data switching device capable of performing redundant switching of data in a system requiring high reliability without data loss. .
【0007】[0007]
【課題を解決するための手段】本発明による無瞬断デー
タ切替装置は、外部からのシリアルデータをパラレルデ
ータに変換して記憶する第1及び第2の記憶手段と、前
記第1及び第2の記憶手段のうちの一方のパラレルデー
タを選択して出力する切替手段と、前記第1及び第2の
記憶手段のうちの一方への前記シリアルデータの障害が
検出されたときに前記第1及び第2の記憶手段のうちの
他方に当該障害が生じる以前のアドレスを指示するアド
レス指示手段と、前記アドレス指示手段によって指示さ
れたアドレスを基に前記第1及び第2の記憶手段のうち
の他方から出力されるパラレルデータを選択するよう前
記切替手段に指示する切替指示手段とを備えている。A hitless data switching device according to the present invention comprises first and second storage means for converting serial data from the outside into parallel data and storing the parallel data, and the first and second storage means. Switching means for selecting and outputting parallel data from one of the storage means, and the first and second storage means when a failure of the serial data to one of the first and second storage means is detected. Based on the address designated by the address before the failure occurs in the other of the second storages, and the other of the first and second storages based on the address designated by the address designator. Switching instruction means for instructing the switching means to select the parallel data output from.
【0008】[0008]
【実施例】次に、本発明の一実施例について図面を参照
して説明する。An embodiment of the present invention will be described with reference to the drawings.
【0009】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、データ記憶部1,2のシリ
アル−パラレル変換部10,20は入力されたデータ
,のシリアルパラレル変換を行ってメモリ11,2
1に出力する。メモリ11,21はシリアル−パラレル
変換部10,20から送られてくるパラレルデータを一
時記憶する。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, the serial-parallel conversion units 10 and 20 of the data storage units 1 and 2 perform serial-parallel conversion of the input data and execute the memory 11 and 2.
Output to 1. The memories 11 and 21 temporarily store the parallel data sent from the serial-parallel converters 10 and 20.
【0010】アドレスカウンタ12,22はシリアル−
パラレル変換部10,20でシリアルパラレル変換が行
われる毎にカウントアップし、そのカウント値をアドレ
スとしてデータ読出し制御部13,23とアドレス制御
部4のデータ欠損検出部40及びアドレスバックデート
部41,42に出力する。The address counters 12 and 22 are serial-
Each time the serial-parallel conversion is performed by the parallel conversion units 10 and 20, the count-up is performed, and the count value is used as an address, the data read control units 13 and 23, the data loss detection unit 40 and the address backdate unit 41 of the address control unit 4, To 42.
【0011】データ読出し制御部13,23はアドレス
カウンタ12,22及びアドレスバックデート部41,
42からのアドレスを基にメモリ11,21からのパラ
レルデータの読出しを制御する。The data read control units 13 and 23 have address counters 12 and 22 and an address back date unit 41,
Based on the address from 42, reading of parallel data from the memories 11 and 21 is controlled.
【0012】データ切替部3はアドレス制御部4の切替
制御部45からの切替指示に応じてデータ記憶部1,2
のメモリ11,21からのパラレルデータの切替えを行
い、選択したパラレルデータをデータ出力部5に出力す
る。The data switching unit 3 is responsive to a switching instruction from the switching control unit 45 of the address control unit 4 to store data in the data storage units 1 and 2.
The parallel data is switched from the memories 11 and 21 and the selected parallel data is output to the data output unit 5.
【0013】アドレス制御部4のデータ欠損検出部40
はデータ記憶部1,2のアドレスカウンタ12,22か
らのカレントアドレスを基にデータ記憶部1,2に入力
されるデータ,におけるデータ欠損を検出する。す
なわち、データ欠損検出部40はアドレスカウンタ1
2,22におけるアドレスのカウントアップを監視し、
データ欠損状況を判断する。A data loss detecting section 40 of the address control section 4
Detects the data loss in the data input to the data storage units 1 and 2 based on the current addresses from the address counters 12 and 22 of the data storage units 1 and 2. That is, the data loss detection unit 40 uses the address counter 1
Monitor the count-up of addresses at 2, 22,
Determine the data loss situation.
【0014】アドレスバックデート部41,42はオア
ゲート43,44からの障害情報に応じてアドレスカウ
ンタ12,22からのカレントアドレスをバックデート
し、バックデートしたアドレスをデータ読出し制御部1
3,23に出力する。The address backdate units 41 and 42 backdate the current addresses from the address counters 12 and 22 according to the fault information from the OR gates 43 and 44, and the backdated addresses are read from the data read control unit 1.
It outputs to 3,23.
【0015】すなわち、アドレスバックデート部41,
42はアドレスカウンタ12,22からのカレントアド
レスのバックデートによってデータ記憶部1,2におけ
る障害発生以前のアドレスを生成し、その障害発生以前
のアドレスをデータ読出し制御部13,23に出力す
る。That is, the address backdate unit 41,
Reference numeral 42 generates an address before failure occurrence in the data storage units 1 and 2 by backdate of the current address from the address counters 12 and 22, and outputs the address before failure occurrence to the data read control units 13 and 23.
【0016】オアゲート43,44はデータ欠損検出部
40からのデータ欠損検出信号と外部からの障害ステー
タスとの論理和をとり、その演算結果を障害情報として
アドレスバックデート部41,42に出力する。The OR gates 43 and 44 take the logical sum of the data loss detection signal from the data loss detection unit 40 and the fault status from the outside, and output the operation result as fault information to the address backdate units 41 and 42.
【0017】切替制御部45はアドレスバックデート部
41,42からのバックデート情報に応じて切替指示を
生成し、その切替指示をデータ切替部3に出力する。つ
まり、切替制御部45はアドレスバックデート部41,
42からバックデートを行ったことを示す情報が入力さ
れると、バックデートを行ったアドレスバックデート部
41,42に対応するデータ記憶部1,2からのパラレ
ルデータに切替えるようデータ切替部3に切替指示を出
力する。The switching control unit 45 generates a switching instruction according to the backdate information from the address backdate units 41 and 42, and outputs the switching instruction to the data switching unit 3. That is, the switching control unit 45 uses the address backdate unit 41,
When the information indicating that the backdating is performed is input from 42, the data switching unit 3 is switched to switch to the parallel data from the data storage units 1 and 2 corresponding to the address backdating units 41 and 42 that performed the backdating. Output the switching instruction.
【0018】データ出力部5はデータ切替部3で選択さ
れたデータ記憶部1,2からのパラレルデータをシリア
ルデータに変換し、そのシリアルデータ(SELECT
EDDATA)を外部に出力する。The data output unit 5 converts the parallel data from the data storage units 1 and 2 selected by the data switching unit 3 into serial data, and outputs the serial data (SELECT).
EDDATA) is output to the outside.
【0019】この図1を用いて本発明の一実施例の動作
について具体的に説明する。以下、データ切替部3がデ
ータ記憶部1からのパラレルデータを選択しているとき
にデータ記憶部1に入力されているデータにデータ欠
損が生じた場合について説明する。The operation of the embodiment of the present invention will be described in detail with reference to FIG. Hereinafter, a case where data loss occurs in the data input to the data storage unit 1 while the data switching unit 3 is selecting the parallel data from the data storage unit 1 will be described.
【0020】データ欠損検出部40はアドレスカウンタ
12が100番地でカウントアップを停止したことを検
出し、データのデータ欠損と判断すると、データ欠損
検出信号をオアゲート44を介してアドレスバックデー
ト部42に出力する。The data loss detection section 40 detects that the address counter 12 has stopped counting up at address 100, and if it judges that the data is lost, the data loss detection signal is sent to the address backdate section 42 via the OR gate 44. Output.
【0021】このとき、アドレスカウンタ22ではカウ
ントアップが停止されることなく続行されていたとする
と、アドレスバックデート部42はアドレスカウンタ2
2からのカレントアドレスをバックデートし、データ欠
損以前のアドレスをデータ読出し制御部23に出力す
る。At this time, if the address counter 22 continues counting up without being stopped, the address backdate unit 42 determines that
Backdate the current address from 2 and output the address before the data loss to the data read control unit 23.
【0022】この場合、アドレスカウンタ22はアドレ
スカウンタ12と同様に100番地を出力していたとす
ると、アドレスバックデート部42は100番地のデー
タの3つ前のデータにバックデートするために、100
番地から3番地を減算して97番地をデータ読出し制御
部23に出力する。In this case, if the address counter 22 outputs the address 100, as in the case of the address counter 12, the address backdate unit 42 backdates the data three addresses before the address 100, and the address backdate unit 42 outputs 100.
The third address is subtracted from the address and the 97th address is output to the data read control unit 23.
【0023】切替制御部45はアドレスバックデート部
42からの情報によってデータ記憶部2からのデータが
3つ前のデータにバックデートされたことを知ると、デ
ータ切替部3にデータ記憶部1のデータからデータ記憶
部2のデータに切替えるよう指示する。When the switching control unit 45 learns from the information from the address backdate unit 42 that the data from the data storage unit 2 has been backdated to the previous data, the data switching unit 3 stores the data stored in the data storage unit 1. It is instructed to switch from the data to the data in the data storage unit 2.
【0024】データ読出し制御部23はアドレスバック
デート部42からデータ欠損以前のアドレスである97
番地が入力されると、メモリ21の97番地からデータ
を読出してデータ切替部3に出力するよう制御する。The data read control unit 23 is the address from the address backdate unit 42 before the data loss 97.
When the address is input, the data is controlled to be read from the address 97 of the memory 21 and output to the data switching unit 3.
【0025】データ切替部3は切替制御部45からの指
示によって、97番地のデータをデータ出力部5に出力
するときにデータ記憶部2からのデータを選択するよう
に動作する。In response to an instruction from the switching control unit 45, the data switching unit 3 operates so as to select the data from the data storage unit 2 when outputting the data at address 97 to the data output unit 5.
【0026】これによって、データ記憶部1の100番
地に入力されるデータにデータ欠損が生じても、この
データ欠損以前の97番地からはデータ記憶部2に入力
されたデータがデータ切替部3で選択されることにな
る。As a result, even if the data input to the address 100 of the data storage unit 1 is lost, the data input to the data storage unit 2 from the address 97 before the data loss is transferred to the data switching unit 3. Will be selected.
【0027】尚、上述した処理動作ではデータ欠損検出
部40でデータ記憶部1,2に入力されるデータ,
にデータ欠損が検出された場合の処理動作である。これ
に対し、データ出力部5からのシリアルデータによって
障害が発生したことが外部で検出されてアドレス制御部
4に外部から障害ステータスが入力された場合にもデー
タの読出し先がデータ切替部3で切替えられる。その場
合の制御は上述した処理動作と同様なので、その説明は
省略する。In the processing operation described above, the data input to the data storage units 1 and 2 in the data loss detection unit 40,
This is a processing operation when a data loss is detected in. On the other hand, even when a failure is detected by the serial data from the data output section 5 and the failure status is input to the address control section 4 from the outside, the data read destination is the data switching section 3. Can be switched. The control in that case is the same as the above-mentioned processing operation, and therefore its explanation is omitted.
【0028】また、データ欠損や障害発生が生じない場
合には、データ切替部3で選択されているデータ記憶部
1のデータまたはデータ記憶部2のデータが連続して外
部に出力される。If no data loss or failure occurs, the data in the data storage unit 1 or the data in the data storage unit 2 selected by the data switching unit 3 is continuously output to the outside.
【0029】このように、2系統のシリアルデータをシ
リアル−パラレル変換部10,20で変換してからメモ
リ11,21に一時記憶し、このときのアドレスカウン
タ13,23におけるカウントアップからデータ欠損が
データ欠損検出部40で検出されるか、あるいは外部か
らの障害ステータスによってデータ記憶部1,2へのデ
ータ,による障害が通知されたとき、アドレスバッ
クデート部41,42で生成された障害発生以前のアド
レスを基に正常なデータ記憶部1,2から読出されたデ
ータにデータ切替部3で切替えて出力することによっ
て、データ欠損を自動的に検出して欠損した期間のデー
タを他系から読出して送出することができる。よって、
高信頼度を要求されるシステムにおける連続したデータ
の冗長切替えをデータ欠損なく行うことができる。As described above, the two systems of serial data are converted by the serial-parallel converters 10 and 20 and then temporarily stored in the memories 11 and 21. Before the occurrence of the fault generated by the address backdate units 41 and 42, when the fault is detected by the data loss detecting unit 40 or the fault due to the data to the data storage units 1 and 2 is notified by the fault status from outside Data loss is automatically detected by switching the data read from the normal data storage units 1 and 2 to the data read out from the normal data storage units 1 and 2 by the data switching unit 3 and reading the data in the lost period from the other system. Can be sent out. Therefore,
Redundant switching of continuous data in a system that requires high reliability can be performed without data loss.
【0030】[0030]
【発明の効果】以上説明したように本発明によれば、外
部からのシリアルデータをパラレルデータに変換して第
1及び第2の記憶手段に一時記憶し、第1及び第2の記
憶手段のうちの一方へのシリアルデータ障害が検出され
たときに第1及び第2の記憶手段のうちの他方に当該障
害が生じる以前のアドレスを指示するとともに、この指
示されたアドレスを基に第1及び第2の記憶手段のうち
の他方から出力されるパラレルデータに切替えることに
よって、高信頼度が要求されるシステムにおけるデータ
の冗長切替えをデータ欠損なく行うことができるという
効果がある。As explained above, according to the present invention, serial data from the outside is converted into parallel data and temporarily stored in the first and second storage means, and the first and second storage means are stored. When a serial data failure to one of them is detected, the other of the first and second storage means is instructed of the address before the failure occurs, and the first and second addresses are based on this instructed address. By switching to the parallel data output from the other of the second storage means, it is possible to perform redundant switching of data in a system requiring high reliability without data loss.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図2】従来例の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a conventional example.
【符号の説明】 1,2 データ記憶部 3 データ切替部 4 アドレス制御部 5 データ出力部 10,20 シリアル−パラレル変換部 11,21 メモリ 12,22 アドレスカウンタ 13,23 データ読出し制御部 40 データ欠損検出部 41,42 アドレスバックデート部 45 切替制御部[Explanation of reference numerals] 1, data storage unit 3 data switching unit 4 address control unit 5 data output unit 10, 20 serial-parallel conversion unit 11, 21 memory 12, 22 address counter 13, 23 data read control unit 40 data loss Detection unit 41, 42 Address back date unit 45 Switching control unit
Claims (3)
ータに変換して記憶する第1及び第2の記憶手段と、前
記第1及び第2の記憶手段のうちの一方のパラレルデー
タを選択して出力する切替手段と、前記第1及び第2の
記憶手段のうちの一方への前記シリアルデータの障害が
検出されたときに前記第1及び第2の記憶手段のうちの
他方に当該障害が生じる以前のアドレスを指示するアド
レス指示手段と、前記アドレス指示手段によって指示さ
れたアドレスを基に前記第1及び第2の記憶手段のうち
の他方から出力されるパラレルデータを選択するよう前
記切替手段に指示する切替指示手段とを有することを特
徴とする無瞬断データ切替装置。1. A first and second storage means for converting serial data from the outside into parallel data and storing the parallel data, and one of the first and second storage means for selecting and outputting the parallel data. The switching means and the failure of the serial data to one of the first and second storage means before the failure of the other of the first and second storage means occurs. Address instructing means for instructing the address, and instructing the switching means for selecting the parallel data output from the other of the first and second storage means based on the address instructed by the address instructing means. A non-instantaneous-interruption-data switching device having a switching instruction means for performing the switching.
データにおけるデータ欠損の検出と外部からの障害情報
とのうち少なくとも一方に応じて障害発生以前のアドレ
スを前記第1及び第2の記憶手段のうちの他方に指示す
るよう構成されたことを特徴とする請求項1記載の無瞬
断データ切替装置。2. The address instructing means sets an address before the occurrence of a failure in the first and second storage means in accordance with at least one of detection of data loss in the serial data and failure information from the outside. 2. The hitless data switching device according to claim 1, wherein the device is configured to instruct the other.
リアルデータの入力状態を判断して前記シリアルデータ
におけるデータ欠損を検出する判断手段を含むことを特
徴とする請求項1または請求項2記載の無瞬断データ切
替装置。3. The method according to claim 1, further comprising a determining unit that determines the input state of the serial data to the first and second storage units and detects a data loss in the serial data. 2. No interruption data switching device described in 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276104A JP2586804B2 (en) | 1993-10-06 | 1993-10-06 | Data switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5276104A JP2586804B2 (en) | 1993-10-06 | 1993-10-06 | Data switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07107076A true JPH07107076A (en) | 1995-04-21 |
JP2586804B2 JP2586804B2 (en) | 1997-03-05 |
Family
ID=17564861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5276104A Expired - Lifetime JP2586804B2 (en) | 1993-10-06 | 1993-10-06 | Data switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2586804B2 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698033A (en) * | 1979-12-30 | 1981-08-07 | Fujitsu Ltd | Switching system of standby transmission line |
JPS60254846A (en) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | CDT equipment line switching method |
JPH02224531A (en) * | 1989-02-27 | 1990-09-06 | Nec Corp | Transmission line switching system |
JPH0454738A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Receiving end switching transmission system |
JPH0563683A (en) * | 1991-08-31 | 1993-03-12 | Nec Corp | Redundancy system switching device for digital transmission |
-
1993
- 1993-10-06 JP JP5276104A patent/JP2586804B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698033A (en) * | 1979-12-30 | 1981-08-07 | Fujitsu Ltd | Switching system of standby transmission line |
JPS60254846A (en) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | CDT equipment line switching method |
JPH02224531A (en) * | 1989-02-27 | 1990-09-06 | Nec Corp | Transmission line switching system |
JPH0454738A (en) * | 1990-06-22 | 1992-02-21 | Nippon Telegr & Teleph Corp <Ntt> | Receiving end switching transmission system |
JPH0563683A (en) * | 1991-08-31 | 1993-03-12 | Nec Corp | Redundancy system switching device for digital transmission |
Also Published As
Publication number | Publication date |
---|---|
JP2586804B2 (en) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0778039A (en) | Clock selection control method | |
JPH09162782A (en) | Unit changeover device | |
JPH07107076A (en) | No-hit data switching device | |
JPS6027041B2 (en) | How to switch lower control devices in Hiaraki control system | |
JPH0563683A (en) | Redundancy system switching device for digital transmission | |
JPH07321795A (en) | Buffer address management method | |
JP2634962B2 (en) | Logic circuit backup method | |
JP2946541B2 (en) | Redundant control system | |
JP2713222B2 (en) | Memory monitoring device | |
JP2698449B2 (en) | Failure notification unit | |
JPH10135961A (en) | Memory supervisory and controlling system for main signal by odd/even number alternate check | |
JP2576287B2 (en) | Data processing device | |
JPH0567045A (en) | Data transfer device | |
JPH10112713A (en) | Shared type buffer address monitoring circuit | |
JPH01219923A (en) | Sector buffer control system | |
JPS5841496A (en) | Storage controller | |
JPH05274169A (en) | Computer | |
JPH01277951A (en) | Data transfer equipment | |
JPS6172455A (en) | Current failure switching method of T1-S-T2 switch | |
JPH0581140A (en) | Data processor | |
JPH05152993A (en) | Switching system for redundant structure transmission line | |
JPH07271626A (en) | Digital control system | |
JPH05289896A (en) | Fault tolerant computer | |
JPH05235887A (en) | Uninterruptible clock changeover device | |
JPH01228229A (en) | Frame synchronizing system |