JPH0681127U - 差動増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】 高周波における同相利得を増大させずに動作
点や温度補償等の直流特性のばらつきを最も抑制できる
ような構成となるＩＣ化に適した差動増幅回路を提供す
ること。 【構成】 差動増幅回路の差動トランジスタ対のバイア
ス電流を決める定電流源をカスコード接続をした２つの
トランジスタによって構成し、差動トランジスタ対と接
続する定電流源側のトランジスタを第１のトランジス
タ、カスコード接続をしたもう一方のトランジスタを第
２のトランジスタとすると、第１のトランジスタよりも
第２のトランジスタの方が等価的なコレクタ−基板間容
量もしくはエミッタ領域の面積が大きくなるような構成
とする。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は差動増幅回路一般に係り、特にＩＣ用回路に関するものである。

【０００２】

【従来の技術】

一般に、差動対を構成する２つのトランジスタの特性は揃っていることが必要 である。ＩＣ化するとこのようなことは容易に実現できるため、差動対を用いる 回路はＩＣ化に適した回路であるとされている。 差動対を用いた差動増幅回路として図２に示した回路が一般に知られている。 （例えば「Analysis and Design of Analog Integrated Circuits」 Gray Meyer; John Wiley & sons(１９８３)の図８，４３等に類似の回路が示されている）。 図２に示した回路では、入力端子１，２に加えられた入力信号電圧Ｖ_iをトラ ンジスタＱ１，Ｑ２と抵抗Ｒｅより成る差動回路によって信号電流に変換し、負 荷抵抗Ｒ_Lにより出力電圧Ｖ_Oを得ている。 差動増幅回路のバイアス電流は、トランジスタＱ３，Ｑ４、抵抗Ｒ_EE，Ｒ_B1， Ｒ_B2によって成る一般的なミラ−回路により決まっている。 ダイオード接続にしたトランジスタＱ４と抵抗Ｒ_B1，Ｒ_B2により、電流値Ｉ_ref が決まり、ＩＣ化した場合トランジスタＱ３とＱ４の特性および各抵抗の比は揃 うので、Ｒ_EE＝Ｒ_B2とすればそのバイアス電流Ｉ_C3はＩ_refとほぼ等しくなる。

【０００３】

【考案が解決しようとする課題】

この差動増幅回路の重要な特性の一つに同相利得Ａcmがあり、（１）式のよう に表わされ、小さい程良いとされている。 Ａcm ≒ −Ｒ_L（１＋ｊωｒ_oＣ_E）／２ｒ_o ………………（１） ここで、ｒ_oは電流源の出力抵抗であり、図２ではトランジスタＱ３の出力抵抗 ｒ_o3に等しい。Ｃ_Eは寄生容量であり、主にトランジスタＱ３のコレクタ・基板 間容量である。ωは２πｆであり、ｆは周波数、ｊは複素数である。 （１）式から直流的にはｒ_oが大きい程、交流的にはＣ_Eが小さい程良いことがわ かる。図３には同相利得の周波数特性を示す。ｆ＝１／（２πｒ_oＣ_E）を境にし てオクターブ当り６ｄＢで利得が増加し、さらに非常に高い周波数になると再び その他の容量の影響で利得は減少する。

【０００４】 ところで、ＩＣ回路においては各回路のバイアス電流の比が重要になることが 多い。これは、ＩＣ化した場合、抵抗の絶対値が±２０％もばらつく一方、抵抗 の相対値およびトランジスタの特性を良く揃えることができるようになるためで ある。ＩＣ用回路ではこのような性質を使って利得、動作点、温度補償のばらつ きを抑制する。図２においてＩ_C3をＩ_refの例えば３倍にしたい場合は、抵抗比 やトランジスタ特性をそろえるために、Ｒ_EEをＲ_B2と同じ抵抗、トランジスタＱ ３をＱ４と同じトランジスタとし、それぞれ３個を並列に接続して構成すること になる。Ｑ３において単位トランジスタ１個当たりのコレクタ電流を揃えること は、ベース・エミッタ間電圧Ｖ_BEを揃えてＲ_EEとＲ_B2の比をとりやすくすること の他に、Ｖ_BEの温度補償の点からも必要である。 しかしこのように他の回路とのバイアス電流の比をとり、動作点のばらつきや その温度補償を考慮したＩＣの構成にするとＣ_Eが約３倍になり、(１）式や図３ からわかるように高周波における同相利得が増大してしまう。 本考案の目的は高周波における同相利得を増大させずに、直流特性のばらつき を最も抑制できるような構成となるＩＣ化に適した差動増幅回路を提供すること にある。

【０００５】

【課題を解決するための手段】

本考案は上記の目的を達成するため、カスコード接続をした２つのトランジス タによって定電流源を構成し、差動対と接続する定電流源側のトランジスタを第 １のトランジスタ、カスコード接続をしたもう一方のトランジスタを第２のトラ ンジスタとすると、第１のトランジスタよりも第２のトランジスタの方が等価的 なコレクタ・基板間容量もしくはエミッタ領域の面積が大きくなるようにしたも のである。

【０００６】

【作用】

その結果、第２のトランジスタのコレクタ・基板間容量は、同相利得の周波数 特性に影響を与えないため、他の回路とのバイアス電流の比のばらつきが少なく なるように第２のトランジスタを構成することが可能となる。

【０００７】

【実施例】

以下、一実施例を用いて本考案を説明する。 図１は本考案の差動増幅回路を示した回路図である。 トランジスタＱ１とＱ２によって差動対を構成し、入力端子１と２の間に印加さ れた入力電圧Ｖ_iは信号電流に変換され、それが負荷抵抗Ｒ_Lによって電圧に変換 され、出力Ｖ_bを得るようになっている。この差動対のバイアス電流は、トラン ジスタＱＢ，Ｑ３，Ｑ４、抵抗Ｒ_EE，Ｒ_B1，Ｒ_B2によって成るミラー回路により 決まっている。トランジスタＱＢ，Ｑ３をカスコード接続にしている定電流源の 電流は、トランジスタＱ３のベース電圧と抵抗Ｒ_EEによって決まり、各々のトラ ンジスタが飽和領域で動作することがない限り、トランジスタＱＢのベース電圧 Ｖ_Bに依存しない。 ＩＣ化した場合、各々のトランジスタの特性および抵抗の相対値を揃えること ができるようになる。特にチップ上に近接して配置したトランジスタは、差動対 のペア・トランジスタとして最適である。ＩＣ用回路ではこの性質を利用してバ イアス電流の比を確保し、利得、動作点、温度補償等のばらつきを抑制できるよ うな構成としている。図１の定電流源の電流値をトランジスタＱ４のコレクタ電 流の２倍にしたい時は、トランジスタＱ３を２個並列接続することによって構成 し、抵抗Ｒ_EEはＲ_B2と同じ抵抗を２個並列に接続したものとするのが特性ばらつ きの最も少ない方法である。

【０００８】 このようにすると、トランジスタＱ３のコレクタ・基板間容量が増大するが、 前述の(１）式に示した寄生容量Ｃ_Eは変化しない。すなわち、同相利得の高周波 側の特性は同じである。むしろバイアス電流の比を考慮する必要がないのでトラ ンジスタＱＢは、コレクタ・基板間容量が最も小さくなるようなトランジスタ構 成とした方が良く、図３で示したような高周波における同相利得の増大を抑制で きるようになる。 さらにカスコード接続にするため定電流源の出力抵抗ｒ_oは増大する。ＱＢ， Ｑ３が同じトランジスタであった場合の出力抵抗ｒ_oは、トランジスタＱＢを追 加してカスコード接続になる前のトランジスタＱ３の出力抵抗をｒ_o3、電流増幅 率をβとすると、（２）式のようになることが知られている。 ｒ_o ＝ β・ｒ₀₃／２ ……………（２）

【０００９】 したがって、この定電流源の形にすることによって前述（１）式からわかるよう に、低周波側の同相利得は１／２・β倍改善される。βは通常１００程度なので ５０倍改善されることになる。 以上、本考案の実施例をＮＰＮトランジスタ構成において説明したが、ＰＮＰ トランジスタやＦＥＴを用いても本考案は構成できる。通常トランジスタのエミ ッタ面積が大きい程、同じコレクタ電流の時のベース−エミッタ間電圧は小さく なるので、エミッタ面積だけをトランジスタＱＢよりもＱ３の方が大きくなるよ うに構成してもよい。また本考案はＩＣ用の全ての差動増幅回路や可変利得増幅 回路の差動部分等に適用可能であることは言うまでもない。

【００１０】

【考案の効果】

以上説明したように、従来においてはＩＣ用トランジスタや抵抗の性質を利用 して各回路のバイアス電流の比を確保し、動作点や温度補償等の直流特性のばら つきを最も抑制できるような構成にすると、前述の(１）式に示した寄生容量Ｃ_E が増大して差動増幅回路の重要な特性の一つである同相利得の周波数特性が高周 波側で悪化してしまうのに対して、本考案によれば高周波側の同相利得を悪化さ せることなく構成でき、低周波側では１／２・β倍改善される。また、図１のト ランジスタＱＢの選定にはバイアス電流の比を考慮する必要がないので、コレク タ・基板間容量が最も小さくなるような構成にして高周波側の同相利得を改善す ることができるようになる。

【図面の簡単な説明】

【図１】本考案の差動増幅回路の一実施例を示す回路
図。

【図２】従来の差動増幅回路の例を示す回路図。

【図３】差動増幅回路の同相利得の周波数特性を示すグ
ラフ。

【符号の説明】

Ｑ１，Ｑ２，Ｑ３，Ｑ４，ＱＢ トランジスタ Ｒ_L，Ｒ_e，Ｒ_EE，Ｒ_B1，Ｒ_B2 抵抗

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 対を成す２つのトランジスタ（以下、差
   動対という）と、定電流源を構成するトランジスタのコ
   レクタとを相互接続し、前記差動対の各ベース間に入力
   信号を印加し、該差動対の少なくとも一方のトランジス
   タのコレクタから出力信号を得られるように負荷をその
   コレクタに接続して成る差動増幅回路において、カスコ
   ード接続をした２つのトランジスタによって前記定電流
   源を構成し、前記差動対と接続する定電流源側のトラン
   ジスタを第１のトランジスタ、前記カスコード接続をし
   たもう一方のトランジスタを第２のトランジスタとし、
   該第１のトランジスタよりも第２のトランジスタの方が
   等価的なコレクタ・基板間容量もしくはエミッタ領域の
   面積が大きいことを特徴とする差動増幅回路。
2. 【請求項２】 請求項１記載の差動増幅回路において、
   前記第１のトランジスタと特性の揃ったトランジスタを
   複数個並列接続して前記第２のトランジスタを構成した
   ことを特徴とする差動増幅回路。