JPH0681016B2 - 同期パルス発生回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子回路分野に利用される。

本発明は、同期パルス発生回路に関し、特に、ガラスス
ケールをレーザ走査して発生する２値化パルス信号の繰
り返し周波数を2^M倍（Ｍは自然数）した繰り返し周波数
を有す同期パルス信号を得るために用いる同期パルス発
生回路に関する。

〔概要〕

本発明は、入力された２値化パルス信号の繰り返し周波
数の整数倍の繰り返し周波数を有する同期パルス信号を
発生する同期パルス発生回路において、 入力された２値化パルス信号をその一つのパルスに対し
てそれぞれ二つのパルスを対応させた２重化パルス信号
を形成し、この二つのパルスのパルス幅を順次そのパル
ス幅ずつ大きくして行き、前記２値化パルス信号の２倍
の繰り返し周波数を有する負の２値化パルス信号を形成
し、それを反転することにより繰り返し周波数が２倍化
された２値化パルス信号を発生させる。そしてこの操作
をＭ回（Ｍは自然数）繰り返すことにより所望の同期パ
ルス信号を形成することにより、 入力される２値化パルス信号にタイミングむらがあって
も正しく2^M倍された同期パルス信号を発生できるように
したものである。

〔従来の技術〕

従来例を第６図、第７図および第８図（ａ）、（ｂ）に
より説明する。第６図は同期パルス発生回路を用いるレ
ーザ走査系を示すブロック構成図、第７図は従来の同期
パルス発生回路を示すブロック構成図、第８図（ａ）お
よび（ｂ）はその動作を示すタイムチャートである。

第６図において、１はレーザ光源、２は回転多面鏡、３
は集光レンズ（ｆθレンズ）、４はガラススケール、５
はグラスファイバ束、６はホトマルチプライヤ、７は２
値化信号発生器および９は同期パルス発生回路である。

レーザ光源１から放射されたレーザ光を回転多面鏡２で
走査して集光レンズ３により、黒白半分ずつの格子模様
を設けたガラススケール４に集光する。レーザ光源１と
集光レンズ３の間に回転多面鏡２を配置してレーザ光源
の反射角を変えることにより、レーザ光をガラススケー
ル４上を走査させる。ガラススケール４を透過したレー
ザ光を、グラスファイバ束５で採光し、ホトマルチプラ
イヤ６で検出する。その信号を２値化信号発生器７で２
値化し、２値化パルス信号８を出力する。同期パルス発
生回路９は２値化パルス信号８を入力し、同期パルス信
号10を出力する。

この２値化パルス信号８はその周期が30％近く変動する
ため、その同期パルスを得るために周波数可変発振器11
を必要とした。

第７図に示す従来の同期パルス発生回路９において、11
は周波数可変発振器および12は位相比較器である。周波
数可変発振器11は２値化パルス信号８の整数倍の周波数
のパルス号を発振する手段であり、フィードバック信号
13により発振する周波数を変える。周波数可変発振器11
により発生した同期パルス信号10は、２値化パルス信号
８とともに位相比較器12に入力される。そして、同期パ
ルス信号10と２値化パルス信号８との位相が比較され、
その差すなわち両者のタイミングのずれに応じた電圧を
周波数可変発振器11のフィードバック信号13として出力
される。これにより周波数可変発振器11の発生する同期
パルス信号10の繰り返し周波数を第８図（ａ）の時刻t₁
およびt₂における矢印で示すように制御して同期パルス
信号10の位相を２値化パルス信号８の位相と一致させ
る。

従来は、このようにして２値化パルス信号８の繰り返し
周波数を整数倍した同期パルス信号10を発生させてい
た。そして、この同期パルスをカウントしてガラススケ
ールを走査するレーザ光線の位置をガラススケールの目
盛の数倍の細かさで把握していた。

〔発明が解決しようとする問題点〕

前述した従来の同期パルス発生回路では、２値化パルス
信号の繰り返し周波数を整数倍した細かい周期の多くの
同期パルス信号10を得ようとするときに、ガラススケー
ル４の格子模様のピッチむらにより２値化パルス信号８
のパルスのタイミングが同期パルスの半パルス以上ずれ
る場合がある。このとき、第８図（ｂ）の時刻t₃の場合
に示すように同期パルスの遅速操作ができないので同期
しない欠点があった。このため、ガラススケールの目盛
の10倍以上細かくすることが困難であった。

本発明の目的は、前記の欠点を除去することにより、入
力される２値化パルス信号にタイミングむらがあっても
正しく2^M倍（Ｍは自然数）された同期パルス信号を発生
できる同期パルス発生回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、入力された２値化パルス信号の繰り返し周波
数の2^M倍（Ｍは自然数）の繰り返し周波数を有する同期
パルス信号を発生する同期パルス発生回路において、入
力された２値化パルス信号の繰り返し周波数を２倍にす
るパルス２倍化回路がＭ段縦続に接続され、この各パル
ス２倍化回路にクロックパルス信号を供給するクロック
発生回路を備え、前記パルス２倍化パルス回路は、前記
クロックパルス信号に基づき入力された２値化パルス信
号の一つのパルスからそれぞれ二つのパルスを発生させ
た２重化パルス信号を出力するパルス２重化回路と、前
記２重化パルス信号を入力しその二つのパルスのパルス
幅を前記クロックパルス信号に基づいて増加させ負のパ
ルスが入力された２値化パルス信号の繰り返し周波数の
２倍の繰り返し周波数を有する負の２倍化パルス信号を
出力する論理演算部と、前記負の２倍化パルス信号を正
の２倍化パルス信号に変換して出力する反転回路とを含
むことを特徴とする。

また本発明は、パルス２重化回路は、入力された２値化
パルス信号を３ビットシフトさせる３ビットシフトレジ
スタと、その第一、第二および第三ビットの出力パルス
について所定の論理演算を行い二重化パルス信号を出力
する論理ゲート回路を含んで構成することができる。

また本発明は、パルス２重化回路は、フリップフロップ
とアンドゲートと、計数回路と、オアゲートとを含み、
前記フリップフロップの入力には２値化パルス信号およ
び前記計数回路の出力が接続されその出力は前記アンド
ゲートの他方の入力および前記計数回路のリセット端子
にそれぞれ接続され、前記アンドゲートの一方の入力は
クロックパルス信号が接続され、前記オアゲートの入力
は２値化パルス信号および前記計数回路の出力がそれぞ
れ接続されて構成することができる。

また本発明は、論理演算部は、入力された２倍化パルス
信号を４ビットシフトさせる４ビットシフトレジスタ
と、その第一、第二、第三および第四ビットの出力パル
スについて所定の論理演算を行い前記入力された２倍化
パルス信号のパルス幅をそのパルス幅だけ大きくしたパ
ルス幅を有する２値化パルス信号を出力する論理ユニッ
トを所定の個数縦続に接続して構成することができる。

〔作用〕

パルス２重化回路は、入力される２値化パルス信号を例
えばクロック信号によりシフトするシフトレジスタによ
り３ビットのシフトを行いそれら各ビットの論理演算を
行うことにより、二つのパルスが１クロックパルス幅で
隔てられた２重化パルス信号を形成する。そして論理演
算部ではこの２重化パルス信号を、例えば４ビットのシ
フトレジスタにより４ビットのシフトを行いそれから各
ビットの論理演算を行うことにより、その各パルスのパ
ルス幅を順次前記クロックパルス信号のパルス幅ずつ大
きくして行き、最後に隣り合う二つのパルス同士が１ク
ロックパルス幅で隔てられ、前記パルス２重化回路に入
力された２値化パルス信号の２倍の繰り返し周波数を有
する負の２倍化パルス信号を形成する。そしてこれを反
転回路により反転することにより、正の２倍化パルス信
号が得られる。

すなわち、入力される２値化パルス信号はパルス２倍化
回路を１段通すごとに入力された２値化パルス信号の繰
り返し周波数を２倍にした２倍化パルス信号が得られ、
これをＭ段通すことにより、2^M倍の繰り返し周波数を有
する同期パルス信号が得られる。

前述の同期パルス信号の形成は、入力された２値化パル
ス信号の各パルスの谷間（間隔）を均等に時間をおいて
１ビットのパルスとすることにより行われることにな
り、たとえ入力される２値化パルス信号のパルスのタイ
ミングずれがあっても安定に２倍化パルス信号を得るこ
とができ、その結果として繰り返し周波数を2^M倍した正
確な同期パルス信号を得ることが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック構成図で、本
発明の基本的な構成を示す。また第２図はそのパルス２
倍化回路の一例を示す回路図である。

本実施例は、入力された２値化パルス信号８をその一つ
のパルスに対してそれぞれ二つのパルスを対応させた２
重化パルス信号を出力するパルス２重化回路18と、前記
２重化パルス信号を入力し入力された２値化パルス信号
８の繰り返し周波数の２倍の繰り返し周波数を有する負
の２倍化パルス信号を出力する論理演算部としての論理
ユニット19−ｉ（ｉ＝１〜Ｎ）と、前記負の２倍化パル
ス信号を正の２倍化パルス信号に変換する反転回路20と
を含みＭ個縦続に接続されたパルス２倍化回路14−ｉ
（ｉ＝１〜Ｍ）と、このパルス２倍化回路14−ｉにクロ
ックパルス信号28を供給するクロック発生回路15とを含
んでいる。

第１図において、クロック発生回路15には入力する２値
化パルス信号８のパルス幅よりも狭いパルス幅のクロッ
クパルス信号28を発生させる。さらにこの周波数は最終
的に生成する同期パルス10の４倍以上の周波数にする。
そして２値化パルス信号８をパルス２倍化回路14−１へ
入力すると、パルス２倍化回路14−Ｍからはその２のＭ
乗倍（Ｍは自然数）の繰り返し周波数の同期パルス信号
10が出力される。

第２図によると、パルス２倍化回路14−ｉ（ｉ＝１〜
Ｍ）は、３ビットシフトレジスタ16とパルス２重化ゲー
ト回路17とからなるパルス２重化回路18と、Ｎ個の論理
ユニット19−１から19−Ｎと、反転回路20とを縦続に接
続して構成される。

そして、パルス２重化ゲート回路17は、３ビットシフト
レジスタ16の３ビットシフトされた第三ビットが一方の
入力に入力されたアンドゲート17aと、第二のビットを
反転させアンドゲート17aの他方の入力に入力する反転
回路17bと、一方の入力にアンドゲート17aの出力、他方
の入力に第一ビットをそれぞ入力し２重化パルス信号29
を出力するオアゲート17cとを含み構成される。

また論理ユニット19−ｉ（ｉ＝１〜Ｎ）は、２重化パル
ス信号29とクロックパルス信号28とを入力し、２重化パ
ルス信号29を４ビットシフトさせる４ビットシフトレジ
スタ21と、シフトされ各ビットについて所定の論理演算
を行う論理ゲート回路22とを含み、論理ゲート回路22
は、シフトされた４ビットの第四ビットを反転する反転
回路22aと、第三ビットを反転する反転回路22bと、第一
ビットを反転する反転回路22cと、反転回路22aおよび反
転回路22bの出力と第一ビットとがそれぞれ入力された
アンドゲート22dと、第三ビットおよび反転回路22cの出
力がそれぞれ入力されたアンドゲート22eと、第二ビッ
トとアンドゲート22dおよび22eの出力とがそれぞれ入力
され論理ユニット出力30−ｉ（ｉ＝１〜Ｎ）を出力する
オアゲート22fとを含んでいる。

本発明の特徴は、第１図および第２図において、第２図
に一例を示したパルス２倍化回路14−ｉ（ｉ＝１〜Ｎ）
と、クロック発生回路15とを設けたことにある。

次に、本実施例の動作について、第３図（ａ）〜（ｇ）
に示すパルス２倍化回路のタイミング図を参照して説明
する。

パルス２重化回路18において、２値化パルス信号８を３
ビットシフトレジスタ16の入力端子に入力する。パルス
２重化ゲート回路17は３ビットシフトレジスタ16の３ビ
ット出力端子の各ビットについて第１表に示す論理演算
表の通り演算し２重化パルス信号29を出力する。

即ち、パルス２重化回路18は、２値化パルス信号８に１
クロックのパルス幅で隔てた１クロックパルスを加え
る。例えば、２値化パルス信号８に第３図（ｂ）に示す
タイミングで入力するとき、パルス二つが対になって２
重になった同図（ｃ）に示す２重化パルス信号29が出力
される。

次に、論理ユニット19−１の動作について説明する。な
お、論理ユニット19−１〜19−Ｎは全て同じ回路であ
る。パルス２重化ゲート17から出力される２重化パルス
信号29を４ビットシフトレジスタ21の入力端子に入力す
る。論理ゲート回路22は４ビットシフトレジスタ21の４
ビットの出力端子の各ビットについて、第２表に示す論
理演算表の通り演算し論理ユニット出力30−１を出力す
る。

即ち、論理ユニット19−ｉは、パルスの幅を１クロック
のパルス幅で増加させるが、隣り合うパルス同士は必ず
１クロックのパルス幅で隔てる。そのため、全ての隣り
合うパルス同士を１クロックのパルス幅のみで隔てた信
号はそれ以上変形しない。例えば、第３図（ｃ）に示す
２値化パルス信号29は、論理ユニット19−１によりパル
ス間の谷間を消さずにパルス幅を単位のパルス幅だけ広
げて同図（ｄ）に示す論理ユニット出力信号30−１とな
る。この論理ユニット出力信号30−１は論理ユニット19
−２によりさらにパルス幅を単位のパルス幅だけ広げて
同図（ｅ）に示す論理ユニット出力信号30−２となる。
同様に論理ユニット19−３から19−Ｎによりそのパルス
幅が単位のパルス幅ずつ広げられて結局、パルス間の谷
間が１ビットのみ残った同図（ｆ）に示す論理ユニット
出力信号30−Ｎになる（なお図はＮ＝３の場合を示
す）。これを反転回路20により反転して同図（ｇ）に示
す２倍化パルス信号10−１が得られる。なお、同図
（ａ）はクロックパルス信号28を示す。

このように第３図（ｂ）に示す２値化パルス信号８のタ
イミングにむらがあっても同図（ｇ）のように均等に安
定にその繰り返し周波数が２倍化された２倍化パルス信
号を発生するパルス２倍化回路14−ｉが得られる。

クロック発生回路15に同期パルス信号10の４倍の周波数
のクロックパルス信号28を発生させた場合、パルス２倍
化回路14−１では、論理ユニット19の数N₁を N₁＝2^M+1−２ とする。パルス２倍化回路14−２では論理ユニット19の
数N₂を N₂＝2^M−２ とする。そして順に、パルス２倍化回路14−Ｍでは論理
ユニット19の数N_Mは、 N_M＝２ とする。

以上により、パルス２倍化回路14をＭ個縦続に接続して
構成される同期パルス発生回路9aでは、２値化パルス信
号８から２のＭ乗倍した繰り返し周波数の同期パルス信
号10を出力することができる。

第４図はパルス２倍化回路の他の例を示す回路図であ
る。本実施例のパルス２倍化回路14a−ｉ（ｉ＝１〜
Ｍ）は、第２図に示したパルス２倍化回路14−ｉにおい
て、パルス２重化回路18をパルス２重化回路18aで置換
したものである。ここで論理ユニット19は第一実施例と
同じ構成である。

そしてパルス２重化回路18aは、JK型のフリップフロッ
プ（F/F）23と、アンドゲート24と、計数回路25と、オ
アゲート27とを含み、フリップフロップ23の入力には２
値化パルス信号８および計数回路25の出力が接続され、
そのクロック端子にはクロックパルス信号28が接続さ
れ、その出力はアンドゲート24の他方の入力および計数
回路25のリセット端子にそれぞれ接続され、アンドゲー
ト24の一方の入力にはクロックパルス信号28が接続さ
れ、オアゲート27の入力には２値化パルス信号８および
計数回路25の出力がそれぞれ接続されて構成される。

次に、このパルス２倍化回路14a−ｉの動作について第
５図に示すタイミング図を参照して説明する。２値化パ
ルス信号８がフリップフロップ23のＫ端子に入力され、
その出力が計数回路25のリセット端子Ｒに入力され
る。２値化パルス信号８が「１」レベルになると計数回
路25をリセットする。計数回路25にはクロック発生回路
15からのクロックパルス信号28がアンドゲート24を介し
て入力され、そのクロックパルス数が計数され、所定数
になると計数回路出力信号26を発生する。第５図（ｂ）
に示すような２値化パルス信号８が入力されると、オア
ゲート27の出力から同図（ｃ）に示すように、２値化パ
ルス信号８を２重化した２重化パルス信号29aが出力さ
れる。この２重化パルス信号29aを論理ユニット19−１
に入力すると、同図（ｄ）のごとくパルス幅が広がった
論理ユニット出力信号30a−１を出力する。同じく論理
ユニット19−２から19−Ｎの順に通すと、結局、パルス
間の谷間が１ビットのみ残った同図（ｅ）に示す論理ユ
ニット出力信号30a−Ｎになる（なお図はＮ＝２の場合
を示す）。これを反転回路20により反転して同図（ｆ）
のように同図（ｂ）の２値化パルス信号８を均等にそ
の、繰り返し周波数を２倍化した２倍化パルス信号10−
１が得られる。

ここで計数回路25の出力端子に計数回路出力信号26を発
生させる計数値を２値化パルス信号８のパルス間時間ク
ロック数の半分とし、ガラススケールの格子模様のピッ
チのむらにより２値化パルス信号８のタイミングがＲク
ロックずれるものとし、さらに、クロックパルス信号28
の繰り返し周波数は同期パルス信号10の４倍とする。こ
のとき、パルス２倍化回路14a−１では論理ユニット19
の数N₁を N₁＝2^M＋Ｒ としパルス２倍化回路14a−２では論理ユニット19の数N
₂を、 N₂＝2^M-1＋Ｒ とし、パルス２倍化回路14a−Ｍでは論理ユニットの数N
_Mを、 N_M＝２＋Ｒ とする。

〔発明の効果〕

以上説明したように、本発明は、ガラススケール４の格
子模様のピッチにむらがあっても、その２値化パルス信
号のタイミングのむらに対応して、各時刻でのパルスの
間を２のＭ乗倍（Ｍは自然数）に均等に分割することに
より、同期ずれを無くした安定な同期パルスを得ること
ができる効果がある。

これによりＭを４以上にすることによりガラススケール
の目盛りの16倍以上の細かさでレーザ光線の位置を読取
ることができ、その効果は大である。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。 第２図はそのパルス２倍化回路の一例を示す回路図。 第３図（ａ）〜（ｇ）は第２図のパルス２倍化回路のタ
イミング図。 第４図はパルス２倍化回路の他の例を示す回路図。 第５図（ａ）〜（ｆ）は第４図のパルス２倍化回路のタ
イミング図。 第６図は同期パルス発生回路を用いたレーザ走査系のブ
ロック構成図。 第７図は従来例を示すブロック構成図。 第８図は従来例のタイミング図。 １……レーザ光源、２……回転多面鏡、３……集光レン
ズ、４……ガラススケール、５……グラスファイバ束、
６……ホトマルチプライヤ、７……２値化信号発生器、
８……２値化パルス信号、９、9a……同期パルス発生回
路、10……同期パルス信号、10−１……２倍化パルス信
号、11……周波数可変発振器、12……位相比較器、13…
…フィードバック信号、14−ｉ（ｉ＝１〜Ｎ）、14a−
ｉ（ｉ＝１〜Ｎ）……パルス２倍化回路、15……クロッ
ク発生回路、16……３ビットシフトレジスタ、17……パ
ルス２重化ゲート回路、17a、22d、22e、24……アンド
ゲート、17b、20、22a〜22c……反転回路、17c、22f、2
7……オアゲート、18……パルス２重化回路、19−１〜1
9−Ｎ……論理ユニット、21……４ビットシフトレジス
タ、22……論理ゲート回路、23……フリップフロップ
（F/F）、25……計数回路、26……計数回路出力信号、2
8……クロックパルス信号、29、29a……２重化パルス信
号、30−１〜30−Ｎ、30a−１〜30a−Ｎ……論理ユニッ
ト出力信号。

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力された２値化パルス信号の繰り返し周
   波数の2^M倍（Ｍは自然数）の繰り返し周波数を有する同
   期パルス信号を発生する同期パルス発生回路において、 入力された２値化パルス信号の繰り返し周波数を２倍に
   するパルス２倍化回路がＭ段縦続に接続され、 この各パルス２倍化回路にクロックパルス信号を供給す
   るクロック発生回路を備え、 前記パルス２倍化パルス回路は、 前記クロックパルス信号に基づき入力された２値化パル
   ス信号の一つのパルスからそれぞれ二つのパルスを発生
   させた２重化パルス信号を出力するパルス２重化回路
   と、 前記２重化パルス信号を入力しその二つのパルスのパル
   ス幅を前記クロックパルス信号に基づいて増加させ負の
   パルスが入力された２値化パルス信号の繰り返し周波数
   の２倍の繰り返し周波数を有する負の２倍化パルス信号
   を出力する論理演算部と、 前記負の２倍化パルス信号を正の２倍化パルス信号に変
   換して出力する反転回路と を含むことを特徴とする同期パルス発生回路。
2. 【請求項２】パルス２重化回路は、入力された２値化パ
   ルス信号を３ビットシフトさせる３ビットシフトレジス
   タと、その第一、第二および第三ビットの出力パルスに
   ついて所定の論理演算を行い二重化パルス信号を出力す
   る論理ゲート回路を含んで構成される特許請求の範囲第
   （１）項記載の同期パルス発生回路。
3. 【請求項３】パルス２重化回路は、フリップフロップと
   アンドゲートと、計数回路と、オアゲートとを含み、前
   記フリップフロップの入力には２値化パルス信号および
   前記計数回路の出力が接続されその出力は前記アンドゲ
   ートの他方の入力および前記計数回路のリセット端子に
   それぞれ接続され、前記アンドゲートの一方の入力はク
   ロックパルス信号が接続され、前記オアゲートの入力は
   ２値化パルス信号および前記計数回路の出力がそれぞれ
   接続されて構成される特許請求の範囲第（１）項記載の
   同期パルス発生回路。
4. 【請求項４】論理演算部は、入力された２倍化パルス信
   号を４ビットシフトさせる４ビットシフトレジスタと、
   その第一、第二、第三および第四ビットの出力パルスに
   ついて所定の論理演算を行い前記入力された２倍化パル
   ス信号のパルス幅をそのパルス幅だけ大きくしたパルス
   幅を有する２値化パルス信号を出力する論理ユニットを
   所定の個数縦続に接続して構成された特許請求の範囲第
   （１）項、第（２）項または第（３）項記載の同期パル
   ス発生回路。