JPH0666940B2 - ビデオデイスク再生装置 - Google Patents

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例 Ｇ−1.一実施例の概略構成 Ｇ−2.具体的構成例および動作 Ｇ−3.他の実施例 H.発明の効果 A.産業上の利用分野 本発明は、ビデオデイスク再生装置に関し、特に、いわ
ゆるCLV（一定線速度）タイプあるいは長時間タイプの
ビデオデイスクのように、隣り合うトラツク間の同期信
号位置が一致していないデイスクを変速再生し得るよう
なものである。

B.発明の概要 本発明は、隣り合うトラツク間の同期信号位置が一致し
ていないビデオデイスクをトラツクジヤンプしながら変
速再生するビデオデイスク再生装置において、トラツク
ジヤンプ後の安定状態にある再生ビデオ信号をフイール
ドメモリに書き込み、一定の基準となる同期信号に同期
してフイールドメモリからビデオ信号を読み出すことに
より、トラツクジヤンプによる画像の乱れの低減された
良好な再生画像を得るようにしたものである。

C.従来の技術 一般家庭用の光学式ビデオデイスクには、デイスク上の
１周分のトラツクに１フレーム（２フイールド）分のビ
デオ信号が記録された標準デイスクあるいはCAV（一定
角速度）デイスクと、トラツクに対する線速度が一定で
１周分のトラツクに記録されるフレーム数が内周から外
周に向う間に１〜３フレームと変化する長時間デイスク
あるいはCLV（一定線速度）デイスクとがある。

D.発明が解決しようとする問題点 ここで第４図は上記CAVデイスク41を、第５図は上記CLV
デイスク42をそれぞれ概略的に示している。これらの図
からも明らかなように、CAVデイスク41の場合には、隣
り合うトラツク43間の垂直同期信号（Ｖ信号）記録位置
44が一致しており、光学的ピツクアツプヘツドがトラツ
クジヤンプを行つても再生ビデオ信号の同期の乱れがな
く、トラツクジヤンプを伴う変速再生、例えばスロー、
スチル、早送り、逆送り再生等が、略画像の乱れなく行
える。これに対して、CLVデイスク42の場合には、隣り
合うトラツク43間の垂直同期信号（Ｖ信号）記録位置44
が不一致であるため、ヘツドがトラツクジヤンプを行う
と再生ビデオ信号の同期が乱れ、再生画像が大幅に乱れ
てしまい、実用に耐え得ない。

本発明は、このような実情に鑑みてなされたものであ
り、トラツクジヤンプを伴う変速再生時の画像の乱れを
有効に防止し得るようなビデオデイスク再生装置の提供
を目的とする。

E.問題点を解決するための手段 本発明のビデオデイスク再生装置は、隣り合うビデオト
ラツク間の同期信号記録位置が一致していないビデオデ
イスクに対し、ピツクアツプヘツドがトラツクジヤンプ
しながら再生動作を行うビデオデイスク再生装置におい
て、上記ヘツドからの再生ビデオ信号の少なくとも１フ
イールド分を記憶するフイールドメモリと、上記トラツ
クジヤンプのジヤンプ駆動信号に応じ、ジヤンプ後の上
記再生ビデオ信号の安定している部分を再生垂直同期信
号に同期したタイミングで上記フイールドメモリに書き
込むとともに、この書き込まれたビデオ信号を、上記ト
ラツクジヤンプに無関係の基準となる垂直同期信号に同
期したタイミングで読み出す手段とを備えて成ることを
特徴としている。

F.作用 フイールドメモリから読み出されるビデオ信号は、トラ
ツクジヤンプとは無関係に連続的に出力される基準同期
信号に対して同期のとれたものとなつているため、出力
ビデオ信号の同期の乱れが無く、再生画像の乱れが有効
に防止される。

G.実施例 Ｇ−1.一実施例の概略構成 第１図は本発明の一実施例を説明するためのブロツク図
である。

この第１図において、デイスク再生機構部１は、光学式
ビデオデイスクを再生するための機構、システムコント
ローラおよび再生回路の一部より成るものであり、出力
端子２からは再生ビデオ信号S_PBが出力されている。こ
の再生ビデオ信号S_PBは、フイールドメモリ装置３の入
力端子に供給されるとともに、第１の切換スイツチ４に
供給されている。フイールドメモリ装置３からのビデオ
出力信号は、第２の切換スイツチ５に送られている。こ
こで、第１の切換スイツチ４、第２の切換スイツチ５お
よび第３の切換スイツチ６の出力端は共通接続され、ア
ンプ７を介して出力端子８に接続されており、これらの
スイツチ4,5,6は、後述するアナログスイツチコントロ
ール回路９からのスイツチ切換信号X1,X2,X3に応じて択
一的にON（導通）状態に制御される。

また、デイスク再生機構部１からは、上記再生ビデオ信
号S_PBの水平同期パルス（いわゆるＨパルス）H_PBが端子
11を介して、垂直同期パルス（いわゆるＶパルス）V_PB
が端子12を介してそれぞれ出力されており、この他制御
信号として、ジヤンプパルスJP、再生／スチル切換制御
信号SQおよび再生ランプ信号PBLが、それぞれ端子13,14
および15を介して出力されている。

端子11からの周波数f_Hの再生ＨパルスH_PBは、PLL回路21
に送られて、この再生ＨパルスH_PBに同期がとられ、周
波数が例えば1365f_Hの高速パルス信号に変換され、１／
２分周器22を介してBPF（バンドパスフイルタ）23を介
して周波数が3fsc（fscはカラーサブキヤリア周波数、N
TSC方式の場合 のクロツクパルス信号となつて、フイールドメモリ装置
３のクロツク入力端子に送られている。また、PLL回路2
1からは、例えば上記1365f_Hの高速パルス信号を１／136
4分周すること等によつて得られる基準となるＨパルス
信号HPが端子16を介し出力され、この基準ＨパルスHP
は、複合同期信号（コンポジツト・シンク）発生回路25
および１／525分周器26に送られている。この１／525分
周器26からは、基準となるフレームパルスFPおよびＶパ
ルスVPが出力され、基準フレームパルスFPはシーケンス
コントロール回路30に、基準ＶパルスVPは複合同期信号
発生回路25にそれぞれ送られている。端子12からの再生
ＶパルスV_PBは、１／２分周器27およびシーケンスコン
トロール回路30に送られており、１／２分周器27からの
再生フレームパルスF_PBは、スイツチ28を介して１／525
分周器26の例えばクリア端子に送られている。

次に、端子13からのジヤンプパルスJPはシーケンスコト
ロール回路30に送られており、端子14からの切換制御信
号SQおよび端子15からの再生ランプ信号PBLはいずれも
機能モードデコーダ29に送られている。

ここで、ジヤンプパルスJPは、デイスク再生機構部１の
光学ピツクアツプヘツドにトラツクジヤンプを行わせる
ためのジヤンプ駆動信号であり、再生／スチル切換制御
信号SQは、スチル以外の変速再生および標準速度再生を
含む再生動作と、スチル（静止）動作とを切換制御する
信号であり、また、再生ランプ信号PBLは、通常の標準
再生モードを表示するランプを点灯駆動するための信号
である。そして、機能モードデコーダ29においては、こ
れらの再生／スチル切換信号SQと再生ランプ信号PBLと
に基いて、各機能モード（フアンクシヨンモード）を判
別し、例えばスチル以外の変速再生モード（早送りや逆
戻しモード等）を指示する信号等を出力する。この機能
モードデコーダ29からの出力信号は、アナログスイツチ
コントロール信号９およびシーケンスコトロール回路30
に送られ、また、スイツチ28に切換制御信号として送ら
れている。

シーケンスコントロール回路30からは、上記フイールド
メモリ装置３へのクロツク信号入力を一時停止させるた
めのクロツク停止信号INHを、例えば上記１／２分周器2
2に送るとともに、アドレスリセツトパルスP_ARおよび書
き込み／読み出し切換制御信号P_{W ／ Ｒ}を、フイールドメ
モリ装置３のアドレスリセツト端子ARおよび書き込み／
読み出し制御端子Ｗ／Ｒにそれぞれ送つている。アナロ
グスイツチコントロール回路９は、上記機能モードデコ
ーダ29からの出力信号およびシーケンスコントロール回
路30からの出力信号に応じて、上記各スイツチ4,5,6を
切換制御するためのスイツチ切換制御信号X1,X2,X3を出
力する。また、複合同期信号発生回路25からの複合同期
信号（コンポジツト・シンク）CSは、上記第３の切換ス
イツチ６に送られている。

Ｇ−2.具体的構成例および動作 ここで、第１図のシーケンスコントロール回路30および
その周辺回路の具体例としては、第２図に示すような構
成が考えられ、これらの第１図および第２図の各部動作
波形の一例を第３図に示す。

この第３図は、トラツクジヤンプを伴つた変速再生モー
ド時、例えば早送りモードや巻戻し（逆送り）モード時
の動作波形を示している。このとき、例えば100〜120ms
程度の周期でトラツクジヤンプが間欠的に行われ、この
各トラツクジヤンプの間に再生されたビデオ信号の比較
的安定している画像（例えば１フイールド分）を上記フ
イールドメモリ装置３に書き込み、次のトラツクジヤン
プ後に書き込みされるまで繰り返し読み出すわけであ
る。このとき、フイールドメモリ装置３への書き込みに
ついては、再生ビデオ信号S_PBのＶ同期信号V_PBに同期し
たタイミングで行う必要があり、また、読み出しについ
ては、トラツクジヤンプによる再生Ｖ同期の乱れとは無
関係に一定の連続した基準とされるＶ同期パルスVPに同
期したタイミングで行う必要がある。このような、再生
ＶパルスV_PBに同期した書き込み、および基準となるＶ
パルスVPに同期した読み出しを行うために、シーケンス
コトロール回路30およびその周辺回路が用いられてい
る。

なお第３図のジヤンプパルスJPおよび再生ビデオ信号S
_PBの破線は、上記デイスク再生機構部１の機種の違い等
によるトラツクジヤンプ周期の下限を示している。

以下、動作を説明する。

第２図の機能モードデコーダ29には、例えば２−４ライ
ンデコーダや３−８ラインデコーダ等のTTLICが用いら
れ、端子14からの信号SQと端子15からの信号PBLとがデ
コーダ29の入力端子A,Bにそれぞれ入力されることによ
り、次表の各フアンクシヨンに対応した出力FM₀〜FM₃が
得られる。

この第１表中の出力Y₂のときのフアンクシヨンは、前述
した早送りや巻戻し（逆送り）モードのようなトラツク
ジヤンプを伴う変速再生モード（ただしスチルは含ま
ず）に対応するものである。デコーダ29からは反転出力
（いわゆるローアクテイブ出力）_０〜_３が取り
出され、出力_０および_２は、それぞれ上記アナ
ログスイツチコントロール回路９の否定入力アンドゲー
ト（機能的にはNORゲート）9aおよび9bに送られてい
る。また、機能モードデコーダ29からの出力_２は、
インバータで反転されてFM₂となり、シーケンスコント
ロール回路30の一部となるセレクタ（切換スイツチ）32
の切換制御端子SLおよびアンドゲート33に送られてい
る。セレクタ32には、２入力１出力タイプの切換スイツ
チを少なくとも３組含むTTL ICが用いられ、上記出力FM
₂が“1"（または“H"、ハイレベル）、すなわち上記変
速再生モードのとき、各Ａ、B2入力のうちのＢ端子が選
択されて各出力端子Ｙにそれぞれ接続される。

ここで、上記変速再生モード時において、端子13には第
３図に示すように100〜120ms程度の繰り返し周期のジヤ
ンプパルスJPが供給され、このジヤンプパルスJPに応じ
て上記デイスク再生機能部１のピツクアツプヘツドがト
ラツクジヤンプを行うことにより、ジヤンプしている時
間t₁〜t₃間は再生ビデオ信号S_PBはほとんど得られなく
なる。このジヤンプパルスJPは、シーケンスコントロー
ル回路30内のタイミングパルス発生回路31の例えばD₁端
子および上記アンドゲート33に送られている。タイミン
グパルス発生回路31は、例えばＤ型フリツプフロツプを
少なくとも４個含むTTLIC等により構成されるものであ
り、クリア端子CLにアンドゲート33からの出力が反転さ
れて供給されるとともに、クロツク端子CKに端子12から
の上記再生ＶパルスV_PBが供給されている。

次に、タイミングパルス発生回路31内の４個のＤ型フリ
ツプフロツプは継続接続されており、各フリツプフロツ
プのＱ出力は、第３図のP1〜P4のようになる。すなわ
ち、ジヤンプパルスJPが立上つた時点t₁にて全てのタイ
ミングパルスP1〜P4が立下り、ジヤンプパルスJPが立下
つた時点t₃の直後の最初の再生ＶパルスV_PBの入力時点t
₄にて最初のフリツプフロツプのQ₁出力であるパスルP1
が立上り、以下順次再生ＶパルスV_PBの入力時点t₅,t₆,t
₇毎に各Q₂,Q₃,Q₄出力であるパルスP2,P3,P4がそれぞれ
立上る。

タイミングパルス発生回路31からは、各Q₁〜Q₄の反転出
力である_１〜_４も取り出されるようになつており、
Q₁出力と_２出力とがNANDゲート34aに、Q₂出力と_３
出力とがNANDゲート34bに、またQ₃出力と_４出力とがN
ANDゲート34cにそれぞれ送られている。したがつて、こ
れらのNANDゲート34a,34bおよび34cからの各出力パルス
は、それぞれ第３図のP5,P6およびP7のようになる。す
なわち、これらのパルスは、再生ＶパルスV_PBに同期が
とられ、それぞれ１フイールド間t₄〜t₅,t₅〜t₆およびt
₆〜t₇だけ“0"（すなわち“L"、ローレベル）となるパ
ルス信号であり、上記再生ビデオ信号S_PBのフイールド
メモリ装置３への書き込みを、上記再生ＶパルスV_PBに
同期し、かつ上記トラツクジヤンプ後の再生信号が比較
的安定したタイミングで行わせるために形成されたもの
である。例えば、後述する条件の下に、パルスP6は上記
アドレスリセツトパルスP_AR（の反転パルス として、またパルスP7は上記書き込み／読み出しパルス
P_{W ／ Ｒ}としてそれぞれ用いられる。これらのパルスP5,P
6およびP7は、３否定入力NORゲート（機能的にはANDゲ
ート）35に送られることにより、第３図のパルスP8が形
成される。このパルスP8は、上記アドレスリセツトパル
スP_ARを出力するためのセレクタ36の切換制御端子SLお
よび否定入力NORゲート（ANDゲート）37に送られてい
る。

セレクタ36は、NANDゲート34bからの出力パルスP6が反
転されて被選択端子Ａに、また、上記１／525分周器26
からのフレームパルスFPが被選択端子Ｂにそれぞれ供給
されており、切換制御信号である上記パルスP8が“0"
（すなわち“L"、ローレベル）のときＡ入力、“1"のと
きＢ入力がそれぞれ選択されて、出力端子Ｙより取り出
される。このＹ出力は、上記フイールドメモリ装置３へ
のアドレスリセツトパルスP_ARとして用いられる。

次に、端子12からの再生ＶパルスV_PBは、例えばＤ型フ
リツプフロツプの出力をデータ入力端子Ｄに帰還する
構成の１／２分周器27のクロツク入力端子CKに供給され
ることによつて、再生フレームパルスF_PBとなり、この
再生フレームパルスF_PBは上記セレクタ32の被選択入力
端子A₃に供給されている。セレクタ32の被選択端子B₃に
は“1"（すなわちハイレベル）に対応する＋5Vが供給さ
れており、これらのA₃,B₃入力のいずれか一方が切換選
択されて端子Y₃より取り出され、上記１／525分周器26
のクリア端子CLに供給されている。すなわち、セレクタ
32内の端子A₃,B₃および端子Y₃に対応する第３の切換ス
イツチが上記第１図のスイツチ28に相当しており、上記
変速再生モード時にはB₃入力の“1"が常に１／525分周
器26のクリア端子CLに供給され、これ以上のモードのと
きに、A₃入力の上記再生フレームパルスF_PBが１／525分
周器26のクリア端子CLに供給されることになる。したが
つて、１／525分周器26は、上記変速再生モード以外の
モードのとき、再生フレームパルスF_PBに同期のとられ
たフレームパルスFPやＶパルスVPを出力するのに対し、
上記変速再生モードのときには、基準となるＨパルスHP
を機械的に順次１／525分周したフレームパルスFP等を
出力することになる。

すなわち、第３図のような変速再生モード時には、再生
ＶパルスV_PBとは無関係に、時間的に連続した（ジヤン
プによつて乱れることのない）基準となるフレームパル
スFPやＶパルスVPが得られる。このフレームパルスFP
は、上記タイミングパルスP8が“1"のとき、セレクタ36
を介して上記フイールドメモリ装置３にアドレスリセツ
トパルスP_ARとして供給され、例えば第３図の時刻t₀,t₂
等のパルスの立上りタイミングでメモリのアドレスを０
リセツトする。したがつて、フイールドメモリ装置３か
らは、基準フレームパルスFPに同期したタイミングでビ
デオ信号S_MOが読み出される。このビデオ信号S_MOは、時
刻t₀以前においてフイールドメモリ装置３に記憶されて
いる例えば１フイールド分のビデオ信号を、偶、奇フイ
ールドのインターレースを考慮しながら繰り返し読み出
すことにより得られるものであり、第３図中では１フレ
ーム毎に破線で区切つて示している。

また、上記端子16からの基準となるＨパルスHPおよび１
／525分周器26からの上記基準となるＶパルスVPは、複
合同期信号発生回路25に送られることにより、これらＨ
パルスHPやＶパルスVPに同期した複合同期信号CSが生成
され、この信号CSはスイツチ６に送られている。

ここで、上記アナログスイツチ制御信号X2は、上記セレ
クタ32からのY₂出力がそのまま用いられており、上記変
速再生モード時には、B₂入力であるゲート37からの出力
が選択されたものとなる。このゲート37からの出力は、
Ｄ型フリツプフロツプ38およびNANDゲート39により作ら
れた上記クロツク禁止信号INHと、上記パルスP8とを論
理積して得られたものであるから、信号X2は第３図のよ
うになる。また、アナログスイツチ制御信号X3は、コン
トロール回路９の否定入力AND回路9bから出力されてお
り、このAND回路9bには上記_２およびX2が供給され
ていることにより、上記変速再生モード時には、上記信
号X2を反転した信号となる。そして、これらの信号X2,X
3が“0"のとき、第１図の各スイツチ5,6がそれぞれON状
態に制御される。したがつて、信号X2の立上り時刻t₄に
おいて、スイツチ５がOFFし、スイツチ６がONすること
によつて、この時刻t₄から時刻t₈までは、回路25からの
複合同期信号CSが出力端子８から出力される。この信号
CSも上述のように基準となるフレームパルスFPに同期し
ている。

次に、上記パルスP8が“0"の時刻t₄〜t₇間においては、
セレクタ36のＡ入力が選択されてアドレスリセツトパル
スP_ARとなるから、上記パルスP6の立下り（反転された
パルスの立上り）時点t₅において上記フイールドメモリ
装置３のアドレスが０リセツトされ、再生ＶパルスV_PB
に同期したアドレスカウント動作が行われるようにな
る。このとき、上記パルスP7がセレクタ32のB₁入力を介
しY₁出力より取り出されて、上記書き込み／読み出し切
換制御信号P_{W ／ Ｒ}としてフイールドメモリ装置３に送ら
れるから、このパルスP7が“0"となる１フイールド期間
（t₆〜t₇間）だけフイールドメモリ装置３が書き込み状
態となる。したがつて、フイールドメモリ装置３には、
上記再生ＶパルスV_PBに同期したタイミングで１フイー
ルド期間（t₆〜t₇間）の再生ビデオ信号S_PBが書き込ま
れる。

次に、フイールドメモリ装置３からのビデオ信号の読み
出しを基準となるＶパルスVPに同期したタイミングで行
うために、クロツク停止あるいは禁止信号INHにより時
刻t₇〜t₈間だけアドレスカウント用のクロツクを停止さ
せている。このクロツク停止信号INHは、Ｄ型フリツプ
フロツプ38のデータ入力端子Ｄに上記パルスP7を送ると
ともに、クロツク端子CKに１／525分周器26からのＶパ
ルスVPを反転して送り、このＤ型フリツプフロツプ38の
出力と上記パルスP7とをNAND回路39にて演算して得る
ことができる。この信号INHにより、上記フイールドメ
モリ装置３のアドレスがカウントアツプした（最終アド
レスに達した）時点t₇より、次のＶパルスVPの立下り時
点t₈まで、アドレスカウント動作が停止され、この時刻
t₈からは初期値０からのアドレスカウンタ動作が開始さ
れるため、基準となるＶパルスVPに同期したタイミング
で読み出しが行える。このとき読み出されるビデオ信号
S_M1は、上記時刻t₆〜t₇間に書き込まれた１フイールド
分の再生ビデオ信号であることは勿論である。また、こ
の時刻t₈にて上記スイツチ５がONに、スイツチ６がOFF
にそれぞれ切り換わるため、出力端子８からの出力ビデ
オ信号S_OUTは上記読み出されたビデオ信号S_M1となる。

したがつて、出力端子８から取り出される出力ビデオ信
号S_OUTは、時刻t₄までが上記ビデオ信号S_MO、時刻t₄〜t
₈間が上記複合同期信号CS、時刻t₈以降が上記ビデオ信
号S_M1となり、これらの信号はいずれも基準となるＶパ
ルスVPやフレームパルスFPに同期のとられたものである
ため、出力ビデオ信号S_OUTの同期の乱れがなく、再生画
像の乱れを有効に防止できる。なお、時刻t₄〜t₈間は同
期信号のみが出力され、画面は無表示の黒（ブラツク）
状態となるが、２〜３フイールド程度と極めて端時間で
あるため、人間の視覚上ほとんど問題とならない。

以上は変速再生モード時の動作の説明であるが、標準再
生モード時にはセレクタ32内の各切換スイツチのいずれ
も端子Ａ側が選択され、この切換スイツチの端子A₁,A₂
には再生／スチル切換制御信号SQが入力されていること
により、フイールドメモリ装置３の書き込み／読み出し
切換制御信号P_{W ／ Ｒ}およびスイツチ切換制御信号X2は、
いずれも上記信号SQに等しいものとなる。また、セレク
タ32の端子A₃に供給される上記再生フレームパルスF_PB
が１／525分周器26のクリア端子CLに送られることによ
り、ＶパルスVPやフレームパルスFPは再生同期信号（Ｖ
パルスV_PBやフレームパルスF_PB）に同期したものとな
る。したがつて、フイールドメモリ装置３のアドレスリ
セツトパルスP_ARとなるフレームパルスFPは、再生フレ
ームパルスF_PBに同期のとられたものとなり、上記標準
再生中のスチル切換動作時には、Ｖ同期やフレーム同期
の乱れなく（再生同期信号に常に同期のとられた状態
で）フイールドメモリ装置３に対する書き込み／読み出
しが行われることになる。さらに、標準再生モード時に
は、機能モードデコーダ29の出力_０が“0"となつ
て、アナログスイツチコントロール回路９のゲート9a側
が動作可能状態となるから、再生／スチル切換に応じて
スイツチ切換制御信号のX1とX2とが相補的なものとな
り、スイツチ４と５とが選択的に切換えられる（スイツ
チ６は常にOFF）ことになる。したがつて、再生時には
再生ビデオ信号S_PBがそのまま出力ビデオ信号S_OUTとな
り、スチル時にはフイールドメモリ装置３から読み出さ
れた信号が出力ビデオ信号S_OUTとなり、これらの信号の
切り換え時に同時の乱れは生じず、画像の乱れのない再
生が行える。

Ｇ−3.他の実施例 なお、本発明は、上述の実施例のみに限定されるもので
はなく、例えば再生ビデオ信号S_PBのフイールドメモリ
への書き込みは、１回のトラツクジヤンプにつき１回の
割合で行つているが、２回以上のトラツクジヤンプにつ
き１回の割合で書き込むようにしてもよい。また、フイ
ールドメモリへの書き込みタイミングとしては、トラツ
クジヤンプ後の約３〜４フイールド目の再生ビデオ信号
を書き込むようにしているが、トラツクジヤンプ後の再
生ビデオ信号の比較的安定しているフイールドであれば
何フイールド目であつてもよい。さらに、フレームメモ
リを用いて１フレーム（２フイールド）分のビデオ信号
を書き込み、読み出すようにしてもよい。またさらに、
いわゆる時間軸補正装置（タイムベースコレクタ）を導
入して、より完全な画像の乱れ防止を図るようにしても
よい。

H.発明の効果 トラツクジヤンプを伴う変速再生時には、トラツクジヤ
ンプ後の再生ビデオ信号の比較的安定した１フイールド
分がフイールドメモリに書き込まれ、一定の基準となる
垂直同期信号（ＶパルスVP）に同期したタイミングでフ
イールドメモリからビデオ信号を読み出しており、出力
ビデオ信号の垂直同期信号の同期性が一定に保たれてい
るから、再生画像の乱れを有効に抑えることができ、変
速再生時にも実用的な画像モニタが可能となる。また、
上記書き込み中やその前後においては、上記基準となる
垂直同期信号に同期のとられた複合同期信号（コンポジ
ツトシンク）が切り換えられて出力されるため、CRT
（陰極線管）モニタ装置等における走査信号が安定に保
たれ、切換表示される再生画像をより安定に保つことが
できる。さらに、標準再生モード中のスチル画再生も容
易かつ画像乱れなく良好に行える。

【図面の簡単な説明】

第１図は本発明の一実施例の概略構成を示すブロツク回
路図、第２図は第１図中のシーケンスコントロール回路
およびその周辺回路の具体的な構成の一例を示す回路
図、第３図は動作説明のためのタイムチヤート、第４図
はCAV（標準）デイスクの概略平面図、第５図はCLV（長
時間）デイスクの概略平面図である。 １……デイスク再生機構部 ３……フイールドメモリ装置 4,5,6……スイツチ 25……複合同期信号発生回路 29……機能モードデコーダ 30……シーケンスコントロール回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】隣り合うビデオトラツク間の同期信号記録
   位置が一致していないビデオデイスクに対し、ピツクア
   ツプヘツドがトラツクジヤンプしながら再生動作を行う
   ビデオデイスク再生装置において、 上記ヘツドからの再生ビデオ信号の少なくとも１フイー
   ルド分を記憶するフイールドメモリと、 上記トラツクジヤンプのジヤンプ駆動信号に応じ、ジヤ
   ンプ後の上記再生ビデオ信号の安定している部分を再生
   垂直同期信号に同期したタイミングで上記フイールドメ
   モリに書き込むとともに、この書き込まれたビデオ信号
   を、上記トラツクジヤンプに無関係の基準となる垂直同
   期信号に同期したタイミングで読み出す手段とを備えて
   成ることを特徴とするビデオデイスク再生装置。