JPH0666038U - 半導体の面実装パッケージ - Google Patents

Abstract

(57)【要約】 【目的】ディップはんだにより配線基板にパッケージを
搭載する際にリード電極のはんだ付け不良が生じ難くさ
れた半導体の面実装パッケージを提供すること。 【構成】モールド基体１２に取着された所定本のリード
電極１５が上記モールド基体１２の側面１２ａ，１２ｂ
上部から横方向に張り出した後に下向きに折り曲げられ
ていることを特徴としている。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、プリント配線基板等に表面実装すべく、モールド基体に所定本のリ ード電極が取着されて構成される、半導体の面実装パッケージに関する。

【０００２】

【従来の技術】

この種の面実装パッケージは、従来図５に示される如くの構造となっている。 図５の面実装パッケージ５０は、ＥＩＡＪ（社団法人日本電子工業界）で規定さ れているもので、６端子ミニモールドタイプと呼ばれ、６本のリード電極５５が モールド基体５２の側面５２ａ，５２ｂの上部からその側面５２ａ，５２ｂに沿 って垂下され、モールド基体５２の底面５２ｃよりやや下方に突き出た位置で横 方向に折り曲げられている。

【０００３】 このような構成の面実装パッケージ５０をプリント配線基板６０に実装するに あたっては、図に示されるように接着剤６２でモールド基体５２を基板６０のレ ジスト６４上に固定する。このとき、リード電極５５の横向きの下部５５ａが基 板６０上に形成された銅泊等からなる導電性配線パターン６６に接触せしめられ る。

【０００４】 しかる後、上記のように基板６０にパッケージ５０を搭載した状態を反転して 、図６に示すように、面実装パッケージ５０が固定された基板６０全体をディッ プはんだ湯７０内に浸し、リード電極５５と配線パターン６６とをはんだ付けす る。

【０００５】

【考案が解決しようとする課題】

しかしながら、ディップはんだでは、はんだ湯７０の表面張力が高いため、は んだ湯７０とモールド基体５２との間に、配線パターン６６部分を上辺としモー ルド基体５２の側面５２ａ，５２ｂを側辺とし、かつはんだ湯７０の内周面７０ ａを斜辺とする断面倒概略直角三角形状の隙間Ｓが生じて、はんだ湯７０とリー ド電極５５とが接触し難くなり、リード電極５５と配線パターン６６との接触部 分にはんだ湯７０が流れ込まず、リード電極のはんだ付け不良が発生し易いとい う問題を生じていた。

【０００６】 かかる点に鑑み本考案は、ディップはんだにより配線基板に面実装パッケージ を搭載する際にリード電極のはんだ付け不良が生じ難くされた半導体の面実装パ ッケージを提供することを目的とする。

【０００７】

【課題を解決するための手段】

上述の目的を達成すべく、本考案に係る半導体の面実装パッケージは、モール ド基体に取着された所定本のリード電極が上記モールド基体の側面上部から横方 向に張り出した後に下向きに折り曲げられていることを特徴としている。

【０００８】

【作用】

上述の如くの構成とされた本考案に係る半導体の面実装パッケージにおいては 、リード電極がモールド基体の側面上部から横方向に張り出しているので、ディ ップはんだの際、はんだ湯とモールド基体との間に、配線パターン部分を上辺と しモールド基体の側面を側辺とし、かつはんだ湯の内周面を斜辺とする断面概略 三角形状の隙間が生じていても、上記リード電極の張り出し部分がはんだ湯に接 触することになる。

【０００９】 そのため、はんだ湯はリード電極の張り出し部分から下向きに折り曲げられた 下部分を通じて、リード電極５５と配線パターン６６との接触部分に流れ込み、 それらのはんだ付けが良好に行われることになる。

【００１０】

【実施例】

以下、本考案の実施例を図面を参照しつつ説明する。 図１〜図３は、本考案に係る半導体の面実装パッケージの一実施例を示してお り、本実施例の面実装パッケージ１０は、逆Ｌ字形の６本のリード電極１５がモ ールド基体１２の側面１２ａ，１２ｂの上部に取着されるとともに、そこから横 方向に張り出した後に下向きに折り曲げられてその下端がモールド基体１２の底 面１２ｃからやや下方に突き出している。

【００１１】 このような構成の面実装パッケージ１０をプリント配線基板６０に実装するに あたっては、図１に示されるように接着剤６２でモールド基体１２を基板６０の レジスト６４上に固定する。このとき、リード電極１５の下垂部１５ａの下端が 基板６０上に形成された銅泊等からなる導電性配線パターン６６に接触せしめら れる。 に接触せしめられる。

【００１２】 しかる後、上記のように基板６０にパッケージ１０を搭載した状態を反転して 、図２に示すように、面実装パッケージ１０が固定された基板６０全体をディッ プはんだ湯７０内に浸し、リード電極１５と配線パターン６６とをはんだ付けす る。

【００１３】 この場合、リード電極１５がモールド基体１２の側面１２ａ，１２ｂ上部から 横方向に張り出しているので、ディップはんだの際、上記リード電極１５の張り 出し部分１５ｂがはんだ湯７０に接触することになる。

【００１４】 そのため、はんだ湯７０とリード電極１５の間には隙間が生じず、リード電極 １５と配線パターン６６とのはんだ付けが良好に行われることになる。

【００１５】 なお、リード電極１５の下垂部１５ａの端部をモールド基体１２方向に更に折 り曲げて構成し（図示せず）、配線パターン６６との接触面積を大きく形成する ことにより、はんだ付けを更に良好にできることは説明するまでもない。

【００１６】 また、リード電極１５の張り出し部分１５ｂの張り出し長さは、前述の従来例 によるリード電極５５の横向きの下部５５ａと同じ長さに形成することにより、 平面視即ち基板６０にパッケージ１０を搭載する実質面積を換えることなく、良 好にはんだ付けできることとなる。

【００１７】 なお、リード電極１５の形状は必ずしも上記のような逆Ｌ字形にする必要はな く、例えば図３に示される如くに、張り出し部分１５ｂをパッケージ上面付近ま で近づけた「７」の字形状に構成する等、種々の変形例が考えられる。この場合 、張り出し部分１５ｂの横方向の突出長は、その部分の高さ位置、はんだ湯７０ の内周面７０ａで形成される隙間Ｓの形状等を勘案して適宜設定することができ る。

【００１８】

【考案の効果】

以上の説明から明らかな如く、本考案に係る半導体の面実装パッケージは、リ ード電極がモールド基体の側面上部から横方向に張り出しているので、ディップ はんだにより配線基板に面実装パッケージを搭載する際にリード電極のはんだ付 け不良を生じ難くできるという極めて実用的な優れた利点が得られる。

【図面の簡単な説明】

【図１】本考案に係る半導体の面実装パッケージの一実
施例を、基板にパッケージを搭載した状態で示す断面
図。

【図２】図１をディップはんだする状態で示す断面図。

【図３】図１の面実装パッケージを示す平面図。

【図４】実施例の面実装パッケージの変形例を示す側面
図。

【図５】従来の半導体の面実装パッケージの一例を、基
板にパッケージを搭載した状態で示す断面図。

【図６】図５をディップはんだする状態で示す断面図。

【符号の説明】

１０ 半導体の面実装パッケージ １２ モールド基体 １２ａ，１２ｂ 側面 １５ リード電極 １５ｂ 張り出し部分 ６０ プリント配線基板 ７０ はんだ湯

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 モールド基体に取着された所定本のリー
   ド電極が上記モールド基体の側面上部から横方向に張り
   出した後に下向きに折り曲げられていることを特徴とす
   る、半導体の面実装パッケージ。