[go: up one dir, main page]

JPH0637202A - マイクロ波ｉｃ用パッケージ - Google Patents

マイクロ波ｉｃ用パッケージ

Info

Publication number
JPH0637202A
JPH0637202A JP4215623A JP21562392A JPH0637202A JP H0637202 A JPH0637202 A JP H0637202A JP 4215623 A JP4215623 A JP 4215623A JP 21562392 A JP21562392 A JP 21562392A JP H0637202 A JPH0637202 A JP H0637202A
Authority
JP
Japan
Prior art keywords
microwave
mounting
package
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4215623A
Other languages
English (en)
Inventor
Yoshihiro Notani
佳弘 野谷
Takayuki Kato
隆幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4215623A priority Critical patent/JPH0637202A/ja
Priority to US07/996,619 priority patent/US5294897A/en
Publication of JPH0637202A publication Critical patent/JPH0637202A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Waveguides (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 表面実装可能なマイクロ波ＩＣ用パッケージ
１０１において、パッケージ外部の実装基板２０１上か
らパッケージ内のマイクロ波ＩＣチップ１までのマイク
ロ波伝送経路において、伝送モードの連続性を保持し
て、上記マイクロ波伝送経路での特性インピーダンスの
不整合による高周波信号の反射を小さく抑える。 【構成】 上記パッケージ１０１を構成する誘電体基板
１１０の表面側の入，出力用コプレーナ線路部１０ｃ，
２０ｃと、上記誘電体基板１１０の裏面側の入，出力用
コプレーナ線路部１０ａ，２０ａとを、上記誘電体基板
１１０内に組み込まれた中間コプレーナ線路部１０ｂ，
２０ｂにより接続した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はマイクロ波ＩＣ用パッケ
ージに関し、特に表面実装可能なパッケージにおける高
周波信号の伝送線路の構造に関するものである。
【０００２】
【従来の技術】従来から半導体装置は、半導体ＩＣチッ
プを所定のパッケージ内に封入し、該パッケージを実装
基板上に実装して組み立てられており、このような半導
体ＩＣチップを封入するためのパッケージには、用途や
搭載されるチップの種類に応じて種々のタイプのものが
用いられる。
【０００３】図９(a) は上記半導体ＩＣチップ用のパッ
ケージの一例として汎用タイプの樹脂モールドパッケー
ジを示しており、図において７００は樹脂モールドパッ
ケージで、これはリードフレームのダイパッド上に半導
体ＩＣチップ３をダイボンドするとともに、該チップ３
の各電極パッドとリードフレームの各リードとをワイヤ
ボンド等により接続し、その後全体を樹脂７０１により
封止し、各リードをリードフレームのチップ搭載面と逆
方向に折り曲げて実装基板との接続用リードピン７０２
を形成してなるものである。
【０００４】この樹脂モールドパッケージ７００の実装
は、例えば裏面に所定の配線パターンの導体層が印刷さ
れ、リードピン挿入用穴を形成したプリント基板（図示
せず）を用い、該プリント基板の表面側から上記樹脂モ
ールドパッケージのリードピン７０２の先端部７０２ａ
を上記プリント基板のリードピン挿入用穴に差し込み、
プリント基板の裏面側で上記配線パターンとリードピン
先端部７０２ａとを半田付け等により接続して行われ
る。
【０００５】しかしこのようなパッケージを用いた実装
方法では、プリント基板の裏面側で配線とパッケージの
リードピンとの接続が行われるため、パッケージをプリ
ント基板の片面にしか実装することができず、これは高
密度実装を図る上で大きな問題であった。
【０００６】そこで近年、実装基板の両面に実装が可能
な表面実装型パッケージが用いられるようになってきて
いる。この表面実装型パッケージは、そのリードピンと
実装基板表面に形成された配線とが実装面上で接続可能
な構造となっており、図９(b) は特開平４−２５０３６
号公報に示された従来の表面実装型パッケージを示して
いる。図中６００は上記表面実装型パッケージで、この
パッケージ６００では、リードピン６０２はその下端部
分６０２ａが樹脂製パッケージ本体６０１の底面と水平
となるよう折り曲げた形状をしており、このためこの下
端部分６０２ａを、実装基板表面に形成された配線上に
配置して半田付け等で固定することにより、実装基板の
パッケージを実装する面側でリードピンと実装基板の配
線とを接続することができる。つまりこのタイプのパッ
ケージでは、実装基板の表面及び裏面の両方に実装する
ことが可能である。
【０００７】またこの表面実装型パッケージ６００で
は、上記各リードピン６０２を適宜接地用接続ピン，信
号用接続ピンとして用いて、高周波用の半導体ＩＣチッ
プ（以下マイクロ波ＩＣチップという。）を搭載するこ
ともできるが、この場合上記公報にも記載されているよ
うに各リードピン６０２は単なる配線であり、高周波帯
では各リードピンでの線路インダクタンスが非常に大き
くなり、マイクロ波ＩＣチップの性能を大きく劣化させ
てしまう。そこでこのような高周波帯での問題を解決し
たものとして、マイクロ波ＩＣチップの接地端子、及び
信号端子とボンディングワイヤにより接続された接地用
リードピン、及び信号用リードピンによりコプレーナ線
路を構成したマイクロ波ＩＣ用パッケージがあり、この
ようなパッケージはこの公報にも開示されている。
【０００８】ところが以上説明した表面実装型パッケー
ジは、マイクロ波ＩＣチップ１上にある誘電率を持つモ
ールド材が密着した構造となっているため、該チップ設
計段階での特性がパッケージングによって変化してしま
い、特性劣化につながるという問題がある。またこのパ
ッケージでは、ＩＣチップをパッケージ本体内に樹脂等
により封入した構造となっているため、ＩＣチップのパ
ッケージングには、ダイボンドやワイヤボンドを施した
後リードフレームとＩＣチップとをまとめて樹脂モール
ドする等の処理が必要で、パッケージングを簡単に行う
ことができず、ユーザの要求に応じて、搭載されるＩＣ
チップの機能が異なる多数の種類のパッケージを短期間
に必要な個数用意することは困難であった。
【０００９】そこで上記のようなパッケージングによる
マイクロ波ＩＣチップの特性劣化が極めて小さく、また
ユーザの要求に敏速に対応可能な構造の表面実装型パッ
ケージとして、パッケージ本体上にマイクロ波ＩＣチッ
プを配置し、これにカバー部材を被せるだけでパッケー
ジングが可能な表面実装型のパッケージがすでに開発さ
れている。
【００１０】図１０ないし図１２はこのような構造のマ
イクロ波ＩＣ用の表面実装型パッケージを説明するため
の図であり、図１０は該パッケージ本体の外観及び内部
の構造を示す一部破断斜視図、図１１(a) は該パッケー
ジ本体の裏面の構造を示す図、図１１(b) は上記パッケ
ージ本体の側面を示す図、図１１(c) は図１１(a) のＸ
Ｉｃ−ＸＩｃ線断面の構造を示す図、図１２は上記パッ
ケージの実装方法を説明するための斜視図である。
【００１１】図において、５００はマイクロ波ＩＣチッ
プ１を搭載した表面実装型のマイクロ波ＩＣ用パッケー
ジで、マイクロ波ＩＣチップ１をその表面上に載置する
ためのパッケージ本体５０１と、上記チップ１の表面を
覆うカバー部材５９０とから構成されている。
【００１２】ここで上記パッケージ本体５０１を構成す
るセラミック基板５０１ａの裏面にはほぼ全面に接地導
体層５０１ｂが形成されている。この接地導体層５０１
ｂの、パッケージ両端側の中央部分には、導体層を部分
的に除去したＵ字型のギャップ部５０２ａ及び５０２ｂ
が形成されており、これによって入力側コプレーナ線路
部５５０及び出力側コプレーナ線路部５６０が形成され
ている。
【００１３】すなわち上記接地導体層５０１ｂの、パッ
ケージ一端側のＵ字型ギャップ部５０２ａの内側の導体
層片５５２は上記入力側コプレーナ線路部５５０のコプ
レーナ信号線に、またこれと対向する導体層５０１ｂの
一部５５１及び５５３は接地導体となっている。また同
様に上記接地導体層５０１ｂの、パッケージ他端側のＵ
字型ギャップ５０２ｂの内側の導体層片５６２は上記出
力側コプレーナ線路部５６０のコプレーナ信号線に、ま
たこれと対向する導体層５０１ｂの一部５６１及び５６
３は接地導体となっている。そしてここでは、上記コプ
レーナ信号線５１２，５２２の幅及び該各信号線と接地
導体５５１，５５３，５６１，５６３との間隔Ｇは、通
常各コプレーナ線路部の特性インピーダンスが５０Ωと
なるよう調整されている。
【００１４】そして上記入力側及び出力側コプレーナ線
路部５５０，５６０の信号線５５２，５６２には入，出
力側信号リード５１２，５２２が、また上記各コプレー
ナ線路部５５０及び５６０の接地導体５５１，５５３及
び５６１，５６３には、入力側及び出力側接地リード５
１１，５１３及び５２１，５２３が接続されており、こ
れらのリード５１１〜５１３，５２１〜５２３により、
実装基板６０１側のコプレーナ線路６１０及び６２０と
接続可能な入力側及び出力側端子５１０及び５２０が構
成されている。
【００１５】一方上記セラミック基板５０１ａの表面側
には、上記各コプレーナ信号線５５２，５６２である導
体層片５５２，５６２のセラミック基板中央側端部と対
向する位置に導体膜５０３ａ，５０３ｂが形成されてい
る。該各導体膜５０３ａ及び５０３ｂは、それぞれセラ
ミック基板５０１ａを誘電体とし、上記接地導体層５０
１ｂの、各導電体膜と対向する部分を接地導体とする入
力側及び出力側マイクロストリップ線路部５７０及び５
８０を構成しており、該各マイクロストリップ線路部の
ストリップ信号線となっている。ここでこれらのマイク
ロストリップ線路部５７０，５８０は、その特性インピ
ーダンスが５０Ωとなるよう上記ストリップ信号線の
幅，誘電体としてのセラミック基板の厚み，誘電率等を
所定の値に設定してある。また上記セラミック基板５０
１ａの、上記導体膜５０３ａ，５０３ｂと信号線５５
２，５６２との間の部分には、導電性部材が充填された
信号線用スルーホール５０４ａ，５０４ｂが形成されて
おり、これにより上記セラミック基板表面側のストリッ
プ信号線としての導体膜５０３ａ，５０３ｂと、セラミ
ック基板裏面側のコプレーナ信号線としての導体層片５
５２，５６２とが接続されている。
【００１６】また上記セラミック基板５０１ａ表面の、
上記導体膜５０３ａ及び５０３ｂ間のマイクロ波ＩＣチ
ップ１が搭載される領域には、導電性部材が充填された
接地用スルーホール５０５が形成されており、このパッ
ケージ本体５０１は、マイクロ波ＩＣチップ１を上記セ
ラミック基板上のチップ搭載領域上に配置した時、上記
接地用スルーホール５０５によりチップ１の接地用導体
膜１ａとパッケージ裏面の接地導体層５０１ｂとが接続
されるようになっている。
【００１７】次に上記マイクロ波ＩＣ用パッケージの実
装方法について簡単に説明する。まず、上記のような構
成のパッケージ本体５０１上のチップ配置領域上にマイ
クロ波ＩＣチップ１を導電性接着材等により固着し、該
チップ１表面の入，出力電極パッド（図示せず）と上記
入，出力側ストリップ信号線（導体膜）５０３ａ及び５
０３ｂとをボンディングワイヤ２ａ及び２ｂにより接続
する。次にカバー部材５９０を上記パッケージ本体５０
１上に上記マイクロ波ＩＣチップ１を覆うよう被せ、こ
れらを接着材等によりカバー部材５９０内部が密封され
るよう接着する。
【００１８】そして図１２(a) に示すように、上記マイ
クロ波ＩＣ用パッケージ５００を実装基板６０１上に実
装する。ここで上記実装基板６０１のパッケージ５００
が実装される部位には、上記マイクロ波ＩＣチップ１へ
マイクロ波信号を供給するための信号供給側コプレーナ
線路６１０、及び該上記マイクロ波ＩＣチップ１からの
マイクロ波信号を後段側に送出するための信号送出側コ
プレーナ線路６２０が形成されており、それぞれ上記パ
ッケージ５００の入，出力端子５１０，５２０と接続さ
れるようになっている。
【００１９】すなわち、上記マイクロ波ＩＣ用パッケー
ジ５００を上記実装基板６０１の所定の部位に載置する
と、パッケージ５００の入，出力端子５１０，５２０の
信号リード５１２，５２２が信号供給側及び信号送出側
コプレーナ線路６１０，６２０の信号線６１２，６２２
と接触し、入，出力端子の接地リード５１１，５１３，
５２１，５１３が信号供給側及び信号送出側コプレーナ
線路６１０，６２０の接地導体６１１，６１３，６２
１，６２３と接触することとなり、各接触部分を半田等
により固着することにより、マイクロ波ＩＣ用パッケー
ジ５００を実装基板６０１上に表面実装することができ
る。
【００２０】また上記実装基板６０１の裏面側にも上記
と同様にしてマイクロ波ＩＣ用パッケージ５００を実装
する（図１２(b) 参照）。このようにして実装基板６０
１の両面にマイクロ波ＩＣ用パッケージ５００を実装す
ることにより、実装密度の高い混成集積回路を得ること
ができる。
【００２１】なお、実開平２−１０６７０７号公報に
は、このような混成集積回路において、その外部回路と
の入出力インターフェース用端子として、上記実装基板
上に形成されたマイクロストリップ線路の一端部を使用
したものが示されている。
【００２２】このように実装基板６０１上に実装された
マイクロ波ＩＣ用パッケージ５００では、実装基板６０
１上の信号供給側コプレーナ線路６１０から入力端子５
１０に受けたマイクロ波入力は、パッケージ本体裏面の
入力側コプレーナ線路部５５０を伝送し、さらに信号用
スルーホール５０４ａを介してパッケージ本体表面の入
力側マイクロストリップ線路部５７０に至る。そしてさ
らにマイクロ波入力はボンディングワイヤ２ａを経由し
てマイクロ波ＩＣチップ１に達する。
【００２３】そして上記マイクロ波入力は該マイクロ波
ＩＣチップ１により所定の信号処理，例えば信号増幅処
理，信号スイッチング処理，移相処理等の上記ＩＣチッ
プの搭載機能に応じた処理が施されてチップ１から出力
される。このマイクロ波出力はボンディングワイヤ２ｂ
により出力側マイクロストリップ線路部５８０に伝わ
り、さらに信号用スルーホール５０４ｂを介してパッケ
ージ本体裏面の出力側コプレーナ線路部５６０に至り、
パッケージ５００の出力端子５２０から実装基板６０１
上の信号送出側コプレーナ線路６２０に出力される。
【００２４】
【発明が解決しようとする課題】ところが、従来の表面
実装型マイクロ波ＩＣ用パッケージ５００では、パッケ
ージ本体５０１を構成するセラミック基板５０１ａの表
面側に形成されたストリップ信号線５０３ａ，５０３ｂ
と、上記セラミック基板５０１ａの裏面側に形成された
コプレーナ信号線５５２，５６２との接続を、導電性部
材が充填されたスルーホール５０４ａ，５０４ｂにより
行っており、このスルーホール部分は単にセラミック基
板表面側と裏面側のマイクロ波伝送線路の信号線を電気
的につないでいるだけであって、接地導体と信号線とか
らなる特性インピーダンスが整合されたマイクロ波伝送
線路構造とはなっていない。このためこのスルーホール
部分がパッケージ５００の入，出力端子５１０，５２０
からマイクロ波ＩＣチップ１までの間のマイクロ波伝送
経路における伝送線路の不連続部となり、その前後の伝
送線路との間で特性インピーダンスの不整合が生じ、マ
イクロ波信号の反射が大きくなるという問題点があっ
た。
【００２５】ところで、特開平２−１５６７０２号公報
には、上記図１０〜図１２に示すマイクロ波ＩＣ用パッ
ケージにおいて、入，出力側コプレーナ線路部５５０，
５６０及び入，出力側マイクロストリップ線路部５７
０，５８０に代えて、誘電体基板の表面に設けられた接
地導体層と、誘電体基板の裏面側に形成されたストリッ
プ導体とからなる入，出力側ストリップ線路を用いたも
のが示されているが、このパッケージでも上記誘電体基
板裏面側のストリップ導体とマイクロ波ＩＣチップとの
接続は、誘電体基板に形成されたスルーホールを介して
行っているため、図１０〜図１２で示した従来のマイク
ロ波ＩＣ用パッケージと同様、スルーホール部分で伝送
線路の不連続部が形成され、その前後の伝送線路との間
で特性インピーダンスの不整合が生じるという問題点が
ある。
【００２６】さらに特開平４−３８８５５号公報には、
マイクロ波ＩＣチップをパッケージ本体上に載置するだ
けでパッケージングが可能な構造のパッケージにおい
て、入出力端子として、その表面上にコプレーナ線路を
形成した誘電体フィルムを有するものが示されていが、
このように誘電体フィルムを用いたものでは、確かに実
装基板上の伝送線路からマイクロ波ＩＣチップまでのマ
イクロ波伝送経路は伝送モードが連続したものとなる
が、誘電体フィルムのコプレーナ線路と実装基板上のコ
プレーナ線路との接続は、上記誘電体フィルムを実装基
板側に押圧する押え部材等が必要で、半田付け等で簡単
に行うことができない等の問題がある。
【００２７】本発明は上記のような問題点を解消するた
めになされたもので、誘電体基板の裏面側伝送線路と表
面側伝送線路とをその間で伝送モードの連続性を保持し
つつ接続することができ、さらに実装基板上への実装を
半田付け等により簡単に行うことができるマイクロ波Ｉ
Ｃ用パッケージを得ることを目的とする。
【００２８】
【課題を解決するための手段】この発明に係るマイクロ
波ＩＣ用パッケージは、マイクロ波ＩＣを搭載するため
のＩＣ搭載用基板を、この基板本体を構成する誘電体基
板と、該誘電性基板の表面上に設けられ、上記マイクロ
波ＩＣチップを載置して接地電位をとるためのＩＣ載置
用接地導体部と、該マイクロ波ＩＣチップを上記実装基
板上に形成されたパッケージ外部のコプレーナ線路と接
続するための接続用伝送線路とを有する構造とし、上記
接続用伝送線路を、誘電体部材の一主面上に信号線と接
地導体とを配置してなるコプレーナ線路構造とし、上記
誘電体基板の表面上に、その接地導体が上記ＩＣ載置用
接地導体部を含むよう形成された表面側コプレーナ線路
部と、上記誘電体基板の裏面上に、上記表面実装によっ
て上記実装基板上のコプレーナ線路と接続されるよう形
成された裏面側コプレーナ線路部と、上記誘電体基板内
に組み込まれ、上記表面側コプレーナ線路部と、裏面側
コプレーナ線路部とを接続する中間コプレーナ線路部と
から構成したものである。
【００２９】この発明は上記マイクロ波ＩＣ用パッケー
ジにおいて、上記接続用伝送線路を構成する導電性部材
として、Ｈ型形状部と、該Ｈ型形状部の上下の両側辺部
間に位置する、Ｈ型形状部両側辺と平行な上Ｉ型形状部
及び下Ｉ型形状部と、該上Ｉ型形状部の上端と上記Ｈ型
形状部の両側辺部上端とを接続する上接続片と、該下Ｉ
型形状部の下端と上記Ｈ型形状部の両側辺部下端とを接
続する下接続片とからなる金属製板材を用い、上記ＩＣ
搭載用基板を、該金属製板材を、Ｈ型形状部両側辺部及
び上記両Ｉ型形状部の、上記Ｈ型形状部の横辺部に対し
て上下対称な位置に位置する第１の部位で、それぞれ金
属製板の同じ面側に直角に折り曲げて上記表面側コプレ
ーナ線路部を形成し、上記金属製板材の各部の、上記横
辺部に対して上下対称な位置に位置する第２の部位で、
上記第１の部位での折り曲げ方向とは逆方向に折り返し
て、上記中間コプレーナ線路部及び裏面側コプレーナ線
路部を形成し、上記金属製板材を、そのＨ型形状部両側
辺部及び上記両Ｉ型形状部の先端部を残して、上記表面
側コプレーナ線路の表面及び裏面側コプレーナ線路の裏
面が露出するよう樹脂封止し、上記両接続片を切り取っ
て形成したものである。
【００３０】この発明は上記マイクロ波ＩＣ用パッケー
ジにおいて、上記ＩＣ搭載用基板を、その誘電体基板
の、上記ＩＣ載置用接地導体部の下側に放熱用ヒートシ
ンクを有する構造としたものである。
【００３１】この発明は上記マイクロ波ＩＣ用パッケー
ジにおいて、上記金属製板材を、Ｈ型形状部の両側辺中
央部分の側縁部に形成された部品取付け用穴を有し、上
記ＩＣ搭載用基板上のマイクロ波ＩＣを覆うカバー部材
が、上記金属製板材の部品取付け用穴に螺子止め可能な
構造としたものである。
【００３２】この発明に係るマイクロ波ＩＣ用パッケー
ジは、マイクロ波ＩＣチップを搭載するためのＩＣ搭載
用基板を、上記マイクロ波ＩＣを載置して接地電位をと
るための接地用導電性基板と、該マイクロ波ＩＣチップ
を上記実装基板上に形成されたパッケージ外部のマイク
ロストリップ線路と接続するための接続用伝送線路とを
有する構造とし、上記接続用伝送線路を、接地導体上に
誘電体を介してストリップ信号線を配置してなるマイク
ロストリップ線路構造とし、上記接地用導電性基板の、
上記マイクロ波ＩＣチップが搭載される表面上に配置さ
れた表面側ストリップ線路部と、その接地導体裏面が上
記接地用導電性基板の、実装面となる裏面と面一となる
よう、上記接地用導電性基板に隣接して配置された裏面
側マイクロストリップ線路部と、上記接地用導電性基板
の側面に沿って配置され、上記表面側マイクロストリッ
プ線路部と、裏面側マイクロストリップ線路部とを接続
する中間マイクロストリップ線路部とから構成したもの
である。
【００３３】
【作用】この発明においては、表面実装可能なマイクロ
波ＩＣ用パッケージを構成するＩＣ搭載用基板の、マイ
クロ波ＩＣチップが搭載される表面上に形成された表面
側コプレーナ線路部と、上記ＩＣ搭載用基板の、実装基
板と接触面となる裏面側に形成され、上記実装基板上の
伝送線路と接続される裏面側コプレーナ線路部とを、上
記ＩＣ搭載用基板内に組み込まれた中間コプレーナ線路
部により接続したから、パッケージ外部の実装基板上か
らパッケージ内のマイクロ波ＩＣまでのマイクロ波伝送
経路がコプレーナ線路により構成されることとなり、実
装基板からマイクロ波ＩＣまでの間で伝送モードの連続
性が保持されることとなる。これにより上記マイクロ波
伝送経路での特性インピーダンスの不整合による高周波
信号の反射を小さく抑えることができる。
【００３４】また、上記パッケージ本体の裏面側には実
装基板上のコプレーナ線路と接続可能な裏面側コプレー
ナ線路部が形成されているため、実装基板上への実装を
半田付け等により簡単に行うことができる。
【００３５】またこの発明においては、上記接続用伝送
線路を構成する導電性部材として、その各部が上記各コ
プレーナ線路部を構成する接地導体及びコプレーナ信号
線に対応する形状に加工された金属製板材を用い、上記
ＩＣ搭載用基板を、該金属製板材に曲げ加工を施して一
部を残して樹脂封止し、その後不要部分を切り取って形
成してなる構造としたので、機械的な加工と樹脂封止の
みで、上記ＩＣ搭載用基板を簡単に形成することがで
き、マイクロ波ＩＣ用パッケージの形成が簡単になる。
【００３６】またこの発明においては、上記ＩＣ搭載用
基板を構成する誘電体基板の、上記ＩＣ載置用接地導体
部の下側部分に放熱用ヒートシンクを配置したので、上
記誘電体基板上に配置されたマイクロ波ＩＣチップから
の熱を効率良く放熱することができる。
【００３７】さらにこの発明においては、上記マイクロ
波ＩＣ用パッケージにおいて、上記金属製板材をその一
部に部品取付け用穴を有し、上記ＩＣ搭載用基板上のマ
イクロ波ＩＣチップを覆うカバー部材が、上記金属製板
材の部品取付け用穴に螺子止め可能な構造としたので、
上記マイクロ波ＩＣチップのパッケージングが簡単にな
る。
【００３８】この発明においては、接地用導電性基板
の、マイクロ波ＩＣチップが搭載される表面上に位置す
る表面側マイクロストリップ線路部と、上記接地用導電
性基板の、実装基板と接触する裏面上に位置し、上記実
装基板上の伝送線路と接続される裏面側マイクロストリ
ップ線路部とを、上記ＩＣ搭載用基板側面に沿って配設
された中間マイクロストリップ線路部により接続したの
で、パッケージ外部の実装基板上からパッケージ内のマ
イクロ波ＩＣまでのマイクロ波伝送経路がマイクロスト
リップ線路により構成されることとなり、実装基板から
マイクロ波ＩＣまでの間で伝送モードの連続性が保持さ
れることとなる。これにより上記マイクロ波伝送経路で
の特性インピーダンスの不整合による高周波信号の反射
を小さく抑えることができる。
【００３９】
【実施例】以下、本発明の実施例を図について説明す
る。 実施例１．図１は本発明の第１の実施例によるマイクロ
波ＩＣ用パッケージを説明するための斜視図であり、図
１(a) は上記パッケージ本体の外観及び内部構造を、図
１(b) は上記パッケージに組み込まれた導体部材の構造
を示している。また図２は上記マイクロ波ＩＣ用パッケ
ージの実装方法を説明するための斜視図、図３は該パッ
ケージ本体の形成方法を示す斜視図、図４は該パッケー
ジ内にマイクロ波ＩＣチップを封入する方法を示す斜視
図である。
【００４０】図において、１０１は表面実装型のマイク
ロ波ＩＣ用パッケージで、マイクロ波ＩＣチップ１を搭
載するためのパッケージ本体１１０ａと、上記チップ１
を覆うようパッケージ本体１１０ａ上に被せて該チップ
１を気密封止するためのカバー部材１２０とから構成さ
れている。
【００４１】ここで上記パッケージ本体１１０ａである
ＩＣ搭載用基板は、誘電体基板１１０と、該誘電体基板
１１０の表面上に設けられ、上記マイクロ波ＩＣチップ
１を載置して接地電位をとるためのＩＣ載置用接地導体
部１００ａと、該チップ１を上記実装基板２０１上に形
成されたパッケージ外部の入，出力コプレーナ線路２１
０及び２２０と接続するための入力側及び出力側の接続
用伝送線路１０，２０とから構成されており、上記各接
続用伝送線路１０，２０は、誘電体部材の一主面，つま
り同一平面上にコプレーナ信号線と接地導体とを配置し
てなる一般的なコプレーナ線路構造をしている。
【００４２】この入力側接続用伝送線路１０は、上記誘
電体基板１１０の表面上に形成され、上記マイクロ波Ｉ
Ｃチップ１と接続される表面側コプレーナ線路部１０ｃ
と、上記誘電体基板１１０の裏面上に、上記表面実装に
よる上記実装基板２０１上の入力側コプレーナ線路２１
０との接続が可能となるよう形成された裏面側コプレー
ナ線路部１０ａと、上記誘電体基板１１０内に組み込ま
れ、上記表面側コプレーナ線路部１０ｃと裏面側コプレ
ーナ線路部１０ａとを接続する中間コプレーナ線路部１
０ｂとから構成されている。
【００４３】また上記出力側接続用伝送線路２０も、上
記入力側接続用伝送線路１０と同様、上記誘電体基板１
１０の表面上の表面側コプレーナ線路部２０ｃと、上記
誘電体基板１１０の裏面上に、上記表面実装による上記
実装基板２０１上の出力側コプレーナ線路２２０との接
続が可能となるよう形成された裏面側コプレーナ線路部
２０ａと、上記誘電体基板１１０内に組み込まれ、上記
表面側コプレーナ線路部２０ｃと、裏面側コプレーナ線
路部２０ａとを接続する中間コプレーナ線路部２０ｂと
から構成されている。なお、ここで１２ａ〜１２ｃ及び
２２ａ〜２２ｃは上記コプレーナ線路部１０ａ〜１０ｃ
及び２０ａ〜２０ｃを構成するコプレーナ信号線、１１
ａ〜１１ｃ，１３ａ〜１３ｃ及び２１ａ〜２１ｃ，２３
ａ〜２３ｃは上記コプレーナ線路部１０ａ〜１０ｃ及び
２０ａ〜２０ｃを構成する接地導体である。
【００４４】次に上記マイクロ波ＩＣ用パッケージの形
成方法、及び該パッケージ内にマイクロ波ＩＣチップを
封入する方法について説明する。まず、上記パッケージ
１０１の形成には、上記各接続用伝送線路１０，２０及
びＩＣ載置用接地導体部１００ａを構成する導電性部材
として、Ｈ型形状部１００ｂと、該Ｈ型形状部１００ｂ
の上側の両側辺部１１，１３間、及び下側の両側辺部２
１，２３間に位置する、Ｈ型形状部両側辺と平行な上Ｉ
型形状部１２及び下Ｉ型形状部２２と、該上Ｉ型形状部
１２の上端と上記Ｈ型形状部の両側辺部１１，１３の上
端とを接続する上接続片１４と、該下Ｉ型形状部２２の
下端と上記Ｈ型形状部の両側辺部２１，２３の下端とを
接続する下接続片２４とからなる金属製板１００（図３
(a) 参照）を用いる。
【００４５】そしてこの金属製板材１００を、Ｈ型形状
部１００ｂの上下の両側辺部１１，１３，２１，２３及
び上記上下のＩ型形状部１２，２２の、上記Ｈ型形状部
の横辺部に対して上下対称な位置に位置する第１の部位
Ｐ1 で、それぞれ金属製板の同じ面側，ここでは紙面下
側に直角に折り曲げて、上記表面側コプレーナ線路部１
０ｃ，２０ｃの信号線１２ｃ，２２ｃ及び接地導体１１
ｃ，１３ｃ，２１ｃ，２３ｃを形成する（図３(b) ）。
【００４６】続いて上記金属製板材１００の各部の、上
記横辺部に対して上下対称な位置に位置する第２の部位
Ｐ2 で、上記第１の部位Ｐ1 での折り曲げ方向とは逆方
向に折り返して、上記中間コプレーナ線路部１０ｂ，２
０ｂの信号線１２ｂ，２２ｂ及び接地導体１１ｂ，１３
ｂ，２１ｂ，２３ｂと、上記裏面側コプレーナ線路部１
０ａ，２０ａの信号線１２ａ，２２ａ及び接地導体１１
ａ，１３ａ，２１ａ，２３ａを形成する（図３(c) ）。
【００４７】次に、上記側面ハット形状に加工された金
属製板１００を、Ｈ型形状部１００ｂの上下両側面部１
１，１３，２１，２３及び両Ｉ型形状部の１２，２２の
先端部分を除いて樹脂封止して、上記誘電体基板１１０
を形成する（図４(a) ）。この際の樹脂封止は、ＩＣ載
置用接地導体部１００ａ及び表面側コプレーナ線路部１
０ｃ，２０ｃの上面が上記誘電体基板１１０の表面と同
一面となり、かつ裏面側コプレーナ線路部１０ａ，２０
ａの下面が上記誘電体基板１１０の底面と同一面となる
よう行う。
【００４８】そして最後に上記上及び下接続片１４，２
４を切り取り、上記ＩＣ載置用接地導体部１００ａにマ
イクロ波ＩＣチップ１をダイボンドするとともに、Ａｕ
等のボンディングワイヤ２ａ，２ｂにより該チップ１の
電極パッドと上記入，出力側の表面側コプレーナ線路部
１０ｃ，２０ｃの信号線路１２ｃ，２２ｃとを接続し、
カバー部材１２を上記パッケージ本体１１０上にチップ
１を覆うよう被せ、接着材等によりパッケージ本体１１
０に固着する（図４(b) ）。これによりマイクロ波ＩＣ
チップ１を搭載した表面実装型パッケージを得る。
【００４９】ここで上記金属製板材１００にはコバール
等の金属にＡu メッキ層を厚さ数ミクロン形成したもの
を用いる。また上記各コプレーナ線路部の特性インピー
ダンスは、接地導体とコプレーナ信号線の間隔Ｇ，該信
号線幅Ｗ，及び誘電体基板の比誘電率εr により決ま
る。従って、例えば上記誘電体基板材料として比誘導率
εr ＝４のエポキシ系樹脂を用い、該基板の厚さを０．
５mmとした場合、上記間隔Ｇ1 を１００μm 、信号線路
幅Ｗ1 を７６０μm とすることにより線路の特性インピ
ーダンス５０Ωとすることができる。
【００５０】なお、上記説明では、誘電体基板材料とし
てエポキシ系の樹脂を用いたが、基板材料としては、ガ
ラス，セラミック等を用いてもよく、またこの場合誘電
体基板の形成にはトランスファモールドや焼結等の手法
を用いるとよい。
【００５１】次にこのようなマイクロ波ＩＣ用パッケー
ジの実装は図２に示すように、実装基板２０１上にマイ
クロ波ＩＣ用パッケージ１０１を、その入力側及び出力
側の裏面側コプレーナ線路部１０ａ，２０ａの信号線１
２ａ，２２ａ及び接地導体１１ａ，２１ａ，１３ａ，２
３ａがそれぞれ実装基板２０１の信号供給側及び信号送
出側のコプレーナ線路２１０，２２０の信号線２１２，
２２２，接地導体２１１，２１３，２２１，２２３上に
重なるよう載置し、パッケージ側と実装基板側の信号線
同士の接触部、接地導体同士の接触部を半田付け等によ
り固着することにより行う。
【００５２】次に作用効果について説明する。このよう
に実装基板２０１上に実装されたマイクロ波ＩＣ用パッ
ケージ１０１では、信号供給側コプレーナ線路２１０か
ら入力端子としての裏面側コプレーナ線路部１０ａに受
けたマイクロ波入力は、該線路部１０ａから中間コプレ
ーナ線路部１０ｂを介して表面側コプレーナ線路部１０
ｃへ至る。そしてさらにマイクロ波入力はボンディング
ワイヤ２ａを経由してマイクロ波ＩＣチップ１に達す
る。
【００５３】該ＩＣチップ１で上記マイクロ波入力は所
定の信号処理，例えば信号増幅処理，信号スイッチング
処理，移相処理等の上記ＩＣチップの搭載機能に応じた
処理が施されてチップ１から出力される。このマイクロ
波出力はボンディングワイヤ２ｂにより出力側の表面側
コプレーナ線路部２０ｃに伝わり、さらに中間コプレー
ナ線路部２０ｂを介してパッケージ本体裏面の出力側の
裏面側コプレーナ線路部２０ａに至り、ここから実装基
板２０１上の信号送出側コプレーナ線路２２０に出力さ
れる。
【００５４】このように本実施例では、表面実装可能な
マイクロ波ＩＣ用パッケージ１０１を構成する誘電体基
板１１０の表面上の入，出力側コプレーナ線路部１０
ｃ，２０ｃと、上記誘電体基板１１０の裏面上の入，出
力側コプレーナ線路部１０ａ，２０ａとを、上記誘電体
基板１１０内に組み込まれた中間コプレーナ線路部１０
ｂ，２０ｂにより接続したので、パッケージ外部の実装
基板２０１上からパッケージ１０１内のマイクロ波ＩＣ
チップ１までのマイクロ波伝送経路がコプレーナ線路に
より構成されることとなり、実装基板２０１からマイク
ロ波ＩＣまでの間で伝送モードの連続性が保持されるこ
ととなる。これにより上記マイクロ波伝送経路での特性
インピーダンスの不整合による高周波信号の反射を小さ
く抑えることができる。
【００５５】実施例２．図５は本発明の第２の実施例に
よるマイクロ波ＩＣ用パッケージを説明するための斜視
図であり、図において１１０ｂは本実施例のマイクロ波
ＩＣ用パッケージのパッケージ本体で、上記ＩＣ載置用
接地導体部１００ａの下側に放熱用ヒートシンク１１２
を有する構造としたものであり、その他の構成は上記第
１実施例のマイクロ波ＩＣ用パッケージと同一である。
【００５６】すなわち、上記パッケージ本体１１０ｂ
は、上記放熱用ヒートシンク１１２は、図３(b) のよう
に折り曲げ加工が施された金属製板材１００のＩＣ載置
用接地導体部１００ａの裏面に、例えば銅一タングステ
ンあるいはコバール等からなる金属部材をろう付け等に
より接着し、その後全体を樹脂モールドして構成されて
いる。なお、ここではカバー部材１２０は省略してい
る。
【００５７】この実施例では、上記パッケージ本体１１
０ｂのマイクロ波ＩＣチップ１が搭載される部分の直下
部分に放熱用ヒートシンク１１２が内蔵されているた
め、マイクロ波ＩＣチップ１で発生した熱を効果的に実
装基板側に放熱することができ、高出力用マイクロ波Ｉ
Ｃチップに適した表面実装型マイクロ波帯パッケージを
得ることができる。
【００５８】実施例３．図６は本発明の第３の実施例に
よるマイクロ波ＩＣ用パッケージを説明するための斜視
図であり、図中１０３は本実施例のマイクロ波ＩＣ用パ
ッケージで、ここでは、パッケージ本体１１０ｃを、該
パッケージ本体上のマイクロ波ＩＣチップ１を覆うカバ
ー部材１３０が、上記パッケージ本体１１０ｃに螺子止
め可能な構造としたものである。
【００５９】つまりここでは上記金属製板材１００は、
そのＨ形状部分１００ｂの両側辺部の、上下の第１折り
曲げ部位Ｐ1 間の部分にこれと一体にフランジ部３１，
３２を形成し、該各フランジ部に部品取付け用穴３１
ａ，３２ａを開けた構造としている。また上記パッケー
ジ本体上に被せるカバー部材１３０は、平板部分１３１
の両側縁部に、これと一体に上記金属製板材１００のフ
ランジ部３１，３２に対応するフランジ部１３１，１３
２を形成し、該フランジ部１３１，１３２の、上記フラ
ンジ部３１，３２の部品取付け穴３１ａ，３２ａに対応
する位置に部品取付け用穴１３１ａ，１３２ａを形成し
ている。
【００６０】このパッケージ１０３の組立は、まず折り
曲げ加工が施された金属製板材１００上にマイクロ波Ｉ
Ｃチップ１を搭載し、その後モールドして誘電体基板１
１１を形成し、その後上記カバー部材１３０を該基板１
１１上に被せて、該カバー部材１３０のフランジ部１３
１，１３２と上記金属製板材１００のフランジ部３１，
３２とを、これらの部品取付け用穴にボルト３３を挿入
しナット３４と螺合することにより固着して行う。
【００６１】この実施例では、上記第１実施例の効果に
加えて、カバー部材１３０の取付けを螺子止めによる簡
単な作業で済ませることができる。
【００６２】実施例４．図７及び図８は本発明の第４の
実施例によるマイクロ波ＩＣ用パッケージを説明するた
めの斜視図であり、図において１０４は本実施例の表面
実装可能なマイクロ波ＩＣ用パッケージで、ここではパ
ッケージ本体１１４ａは、上記第１〜第３の実施例とは
異なり、上記マイクロ波ＩＣチップ１を載置して接地電
位をとるための接地用導電性基板１１４と、該マイクロ
波ＩＣチップ１を、実装基板４０１上に形成されたパッ
ケージ外部のマイクロ波伝送線路４１０，４２０と接続
するための入力側及び出力側接続用伝送線路５０，６０
とから構成されている。
【００６３】詳述すると、上記接地用導電性基板１１４
は、銅一タングステン，コバール等の金属にＡu メッキ
層を形成して構成されている。また上記入力側の接続用
伝送線路５０は、接地導体上に誘電体を介してストリッ
プ信号線を配置してなる一般的なマイクロストリップ線
路構造をしており、上記接地用導電性基板１１４の、上
記マイクロ波ＩＣチップ１が搭載される表面上に配置さ
れた表面側マイクロストリップ線路部５０ｃと、その接
地導体裏面が上記接地用導電性基板１１４の、実装面と
なる裏面と面一となるよう、上記接地用導電性基板１１
４に隣接して配置された裏面側マイクロストリップ線路
部５０ａと、上記接地用導電性基板１１４の側面に沿っ
て配置され、上記表面側マイクロストリップ線路部５０
ｃと、裏面側マイクロストリップ線路部５０ａとを接続
する中間マイクロストリップ線路部５０ｂとから構成さ
れている。
【００６４】また出力側の接続用伝送線路６０について
も上記入力側と同様、接地用導電性基板１１４表面側の
マイクロストリップ線路部６０ｃと、上記接地用導電性
基板１１４裏面側のマイクロストリップ線路部６０ａ
と、上記表面側マイクロストリップ線路部６０ｃと、裏
面側マイクロストリップ線路部５０ａとがつながるよう
これらと一体に形成された中間マイクロストリップ線路
部６０ｂとから構成されている。
【００６５】ここで上記入力側の各マイクロストリップ
線路部５０ａ〜５０ｃは、それぞれポリイミド等の誘電
体層５３ａ〜５３ｃの両面に接地導体層５２ａ〜５２ｃ
及びストリップ信号線５１ａ〜５１ｃを形成した構造と
なっており、出力側の各マイクロストリップ線路部６０
ａ〜６０ｃについても上記入力側と同様、接地導体層６
２ａ〜６２ｃ，誘電体層６３ａ〜６３ｃ及びストリップ
信号線６１ａ〜６１ｃから構成されている。なお１１４
ｂ，１１４ｃは上記パッケージ本体１１４ａを実装基板
４０１上に固着するための半田付け部であり、また１４
０は上記パッケージ本体１１４上に被せてマイクロ波Ｉ
Ｃチップ１を被覆するカバー部材である。
【００６６】そして上記各入力側及び出力側の接続用伝
送線路５０及び６０は、導電性樹脂等により上記接地用
導電性基板１１４表面に貼り付けられている。また各マ
イクロストッリプ線路部の特性インピーダンスは、例え
ば誘電体層にポリイミド（εr ＝３．５）を用いた場合
には、ポリイミド層厚を５０μm ，ストリップ信号線幅
９５μm とすることにより５０Ωに設定することができ
る。
【００６７】このようなマイクロ波ＩＣ用パッケージの
実装は図８に示すように、表面がメタライズされた実装
基板４０１上にマイクロ波ＩＣ用パッケージ１０４を、
その入力側及び出力側の裏面側マイクロストリップ線路
部５０ａ，６０ａがそれぞれ実装基板４０１の信号供給
側及び信号送出側マイクロストリップ線路４１０，４２
０上に重合わさるよう載置する。この際パッケージ本体
１１４ａを構成する接続用導電性基板１１４及び上記裏
面側マイクロストリップ線路部５０ａ，６０ａの接地線
路５２ａ，６２ａは導電性接着材等により実装基板４０
１表面と接着する。
【００６８】そして上記パッケージ側のストリップ信号
線５１ａ，６１ａと実装基板側のストリップ信号線４１
１，４２１とをボンディングワイヤ１２により接続す
る。なお４１２，４２２及び４１３，４２３はそれぞれ
上記実装基板側のマイクロストリップ線路４１０，４２
０の接地導体及び誘電体層である。
【００６９】このように本実施例では、接地用導電性基
板１１４表面側のマイクロストリップ線路部５０ｃ，６
０ｃと、上記基板１１４裏面側のマイクロストリップ線
路部５０ａ，６０ａとを、上記基板１１４の側面に沿っ
て配設された中間マイクロストリップ線路部５０ｂ，６
０ｂにより接続したので、パッケージ外部の実装基板４
０１上からパッケージ１０４内のマイクロ波ＩＣチップ
１までのマイクロ波伝送経路がマイクロストリップ線路
により構成されることとなり、実装基板４０１からマイ
クロ波ＩＣチップ１までの間で伝送モードの連続性が保
持されることとなる。これにより上記第１実施例と同様
マイクロ波伝送経路での特性インピーダンスの不整合に
よる高周波信号の反射を小さく抑えることができる。
【００７０】またパッケージ１０４では、パッケージ本
体１１０を構成する基板を導電性載用基板としているた
め、放熱効果等にも優れており、上記第２実施例のよう
に高出力マイクロ波ＩＣチップに適したパッケージを提
供することができる。
【００７１】
【発明の効果】以上のようにこの発明に係るマイクロ波
ＩＣ用パッケージによれば、ＩＣ搭載用基板の、マイク
ロ波ＩＣが搭載される表面上に形成された表面側コプレ
ーナ線路部と、上記ＩＣ搭載用基板の、実装基板と接触
する裏面上に形成され、上記実装基板上の伝送線路と接
続される裏面側コプレーナ線路部とを、上記ＩＣ搭載用
基板内に組み込まれた中間コプレーナ線路部により接続
したので、パッケージ外部の実装基板上からパッケージ
内のマイクロ波ＩＣまでのマイクロ波伝送経路がコプレ
ーナ線路により構成されることとなり、実装基板からマ
イクロ波ＩＣまでの間で伝送モードの連続性が保持され
ることとなる。これにより上記マイクロ波伝送経路での
特性インピーダンスの不整合による高周波信号の反射を
小さく抑えることができる効果がある。
【００７２】また、上記パッケージ本体の裏面側には実
装基板上のコプレーナ線路との接続可能な裏面側コプレ
ーナ線路部が形成されているため、実装基板上への実装
を半田付け等により簡単に行うことができる効果があ
る。
【００７３】またこの発明によれば上記マイクロ波ＩＣ
用パッケージにおいて、上記接続用伝送線路を構成する
導電性部材として、その各部が上記各コプレーナ線路部
を構成する接地導体及び信号線に対応する形状に加工さ
れた金属製板材を用い、上記ＩＣ搭載用基板を、該金属
製板材に曲げ加工を施して一部を残して樹脂封止し、そ
の後不要部分を切り取って形成してなる構造としたの
で、機械的な加工と樹脂封止のみで、上記ＩＣ搭載用基
板を簡単に形成することができ、マイクロ波ＩＣ用パッ
ケージの形成が簡単になるという効果がある。
【００７４】またこの発明によれば上記マイクロ波ＩＣ
用パッケージにおいて、上記ＩＣ搭載用基板を構成する
誘電体基板の、上記ＩＣ載置用接地導体部の下側部分に
放熱用ヒートシンクを配置したので、上記誘電体基板上
に配置されたマイクロ波ＩＣからの熱を効率良く放熱す
ることができる効果がある。
【００７５】さらにこの発明によれば上記マイクロ波Ｉ
Ｃ用パッケージにおいて、上記金属製板材をその一部に
部品取付け用穴を有し、上記ＩＣ搭載用基板上のマイク
ロ波ＩＣチップを覆うカバー部材が、上記金属製板材の
部品取付け用穴に螺子止め可能な構造としたので、上記
マイクロ波ＩＣチップのパッケージングが簡単になると
いう効果がある。
【００７６】この発明に係るマイクロ波ＩＣ用パッケー
ジによれば、接地用導電性基板の、マイクロ波ＩＣチッ
プが搭載される表面上に位置する表面側マイクロストリ
ップ線路部と、上記接地用導電性基板の、実装基板と接
触する裏面上に位置し、上記実装基板上の伝送線路と接
続される裏面側マイクロストリップ線路部とを、上記Ｉ
Ｃ搭載用基板側面に沿って配設された中間マイクロスト
リップ線路部により接続したので、パッケージ外部の実
装基板上からパッケージ内のマイクロ波ＩＣまでのマイ
クロ波伝送経路がマイクロストリップ線路により構成さ
れることとなり、実装基板からマイクロ波ＩＣまでの間
で伝送モードの連続性が保持されることとなる。これに
より上記マイクロ波伝送経路での特性インピーダンスの
不整合による高周波信号の反射を小さく抑えることがで
きる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるマイクロ波ＩＣ用
パッケージの外観及び内部構造を示す斜視図である。
【図２】上記マイクロ波ＩＣ用パッケージを実装基板上
に実装する様子を示す斜視図である。
【図３】上記パッケージ本体に組み込まれたコプレーナ
線路部の形成方法を説明するための斜視図である。
【図４】上記パッケージ本体を構成する誘電体基板の形
成方法及びマイクロ波ＩＣチップのパッケージング方法
を示す斜視図である。
【図５】本発明の第２の実施例によるマイクロ波ＩＣ用
パッケージの構造を示す斜視図である。
【図６】本発明の第３の実施例によるマイクロ波ＩＣ用
パッケージの構造を示す斜視図である。
【図７】本発明の第４の実施例によるマイクロ波ＩＣ用
パッケージの外観を示す斜視図である。
【図８】上記第４実施例のパッケージを実装基板上に実
装する様子を示す図である。
【図９】従来の樹脂モールドパッケージ及び表面実装型
パッケージを示す斜視図である。
【図１０】従来の表面実装型のマイクロ波ＩＣ用パッケ
ージの外観及び内部構造を示す図である。
【図１１】このパッケージの細部の構造を説明するため
の図である。
【図１２】上記従来のマイクロ波帯パッケージを実装基
板上に実装する様子、及び該実装基板上に両面実装した
状態を示す図である。
【符号の説明】
１ マイクロ波ＩＣチップ ２ａ，２ｂ ボンディイングワイヤ １０，５０ 入力側接続用伝送線路 １０ａ，２０ａ 裏面側コプレーナ線路部 １０ｂ，２０ｂ 中間コプレーナ線路部 １０ｃ，２０ｃ 表面側コプレーナ線路部 １１ａ〜１１ｃ，１３ａ〜１３ｃ，２１ａ〜２１ｃ，２
３ａ〜２３ｃ 接地導体 １２ａ〜１２ｃ，２２ａ〜２２ｃ コプレーナ信号線 ２０，６０ 出力側接続用伝送線路 ５０ａ，６０ａ 裏面側マイクロストリップ線路部 ５０ｂ，６０ｂ 中間マイクロストリップ線路部 ５０ｃ，６０ｃ 表面側マイクロストリップ線路部 １００ 金属製板材 １０１，１０３，１０４ マイクロ波ＩＣ用パッケージ １１０ａ，１１０ｂ，１１０ｃ，１１４ａ パッケージ
本体 １１２ 放熱用ヒートシンク １１４ 接地用導電性基板 １２０，１４０ カバー部材 １３０ 簡易カバー部材 ２０１，４０１ 実装基板 ２１０ 信号供給側コプレーナ線路 ２２０ 信号送出側コプレーナ線路 ４１０ 信号供給側マイクロストリップ線路 ４２０ 信号送出側マイクロストリップ線路 Ｐ１ 第１折曲げ位置 Ｐ２ 第２折曲げ位置
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 5/08 Ｌ 8941−5Ｊ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 マイクロ波ＩＣチップを搭載するための
    ＩＣ搭載用基板を有し、実装基板上に表面実装可能なマ
    イクロ波ＩＣ用パッケージにおいて、 上記ＩＣ搭載用基板は、 該基板本体を構成する誘電体基板と、 該誘電体基板の第１主面上に設けられ、上記マイクロ波
    ＩＣチップを載置して接地電位をとるためのＩＣ載置用
    接地導体部と、 上記マイクロ波ＩＣチップを、上記実装基板上に形成さ
    れたパッケージ外部のコプレーナ線路と接続するための
    接続用伝送線路とを有するものであり、 上記接続用伝送線路は、誘電体部材の一主面上に信号線
    路と接地導体とを配置してなるコプレーナ線路構造をし
    ており、 上記誘電体基板の第１主面上に、その接地導体が上記Ｉ
    Ｃ載置用接地導体部を含むよう形成された第１主面側コ
    プレーナ線路部と、 上記誘電体基板の第２主面上に、上記表面実装による上
    記実装基板上のコプレーナ線路との接続が可能となるよ
    う形成された第２主面側コプレーナ線路部と、 上記誘電体基板内に組み込まれ、上記第１主面側コプレ
    ーナ線路部と第２主面側コプレーナ線路部とを接続する
    中間コプレーナ線路部とから構成されていることを特徴
    とするマイクロ波ＩＣ用パッケージ。
  2. 【請求項２】 請求項１記載のマイクロ波ＩＣ用パッケ
    ージにおいて、 上記ＩＣ搭載用基板は、 上記接続用伝送線路を構成する導電性部材として、Ｈ型
    形状部と、該Ｈ型形状部の上下の両側辺部間に位置す
    る、該Ｈ型形状部両側辺部と平行な上Ｉ型形状部及び下
    Ｉ型形状部と、該上Ｉ型形状部の上端と上記Ｈ型形状部
    の両側辺部上端とを接続する上接続片と、上記下Ｉ型形
    状部の下端と上記Ｈ型形状部の両側辺部下端とを接続す
    る下接続片とからなる金属製板材を用い、 該金属製板材を、上記Ｈ型形状部両側辺部及び上記両Ｉ
    型形状部の、上記Ｈ型形状部の横辺部に対して上下対称
    な位置に位置する第１の部位で、それぞれ金属製板材の
    同じ面側に直角に折り曲げて上記第１主面側コプレーナ
    線路部を形成し、 上記金属製板材の各部の、上記横辺部に対して上下対称
    な位置に位置する第２の部位で、上記第１の部位での折
    り曲げ方向とは逆方向に折り返して上記中間コプレーナ
    線路部及び第２主面側コプレーナ線路部を形成し、 上記金属製板材を、上記第２主面側コプレーナ線路部の
    先端部を除いて、上記第１主面側コプレーナ線路部のチ
    ップ搭載側表面及び第２主面側コプレーナ線路部の実装
    基板側表面が露出するよう樹脂封止して上記誘電体基板
    を形成し、 上記上及び下接続片を切り取って形成したものであるこ
    とを特徴とするマイクロ波ＩＣ用パッケージ。
  3. 【請求項３】 請求項１記載のマイクロ波ＩＣ用パッケ
    ージにおいて、 上記ＩＣ搭載用基板は、その誘電体基板の、上記ＩＣ載
    置用接地導体部の下側に放熱用ヒートシンクを有するも
    のであることを特徴とするマイクロ波ＩＣ用パッケー
    ジ。
  4. 【請求項４】 請求項２記載のマイクロ波ＩＣ用パッケ
    ージにおいて、 上記金属製板材は、上記Ｈ型形状部の両側辺中央部分の
    側縁部に形成された部品取付け用穴を有し、上記ＩＣ搭
    載用基板上のマイクロ波ＩＣチップを覆うカバー部材
    が、上記金属製板材の部品取付け用穴に螺子止め可能な
    構造となっていることを特徴とするマイクロ波ＩＣ用パ
    ッケージ。
  5. 【請求項５】 マイクロ波ＩＣチップを搭載するための
    ＩＣ搭載用基板を有し、実装基板上に表面実装可能なマ
    イクロ波ＩＣ用パッケージにおいて、 上記ＩＣ搭載用基板は、 上記マイクロ波ＩＣチップを載置して接地電位をとるた
    めの接地用導電性基板と、 上記マイクロ波ＩＣチップを、上記実装基板上に形成さ
    れたパッケージ外部のマイクロストリップ線路と接続す
    るための接続用伝送線路とを有するものであり、 上記接続用伝送線路は、接地導体上に誘電体を介してス
    トリップ信号線を配置してなるマイクロストリップ線路
    構造をしており、 上記接地用導電性基板の、上記マイクロ波ＩＣチップが
    搭載される第１主面上に配置された第１主面側マイクロ
    ストリップ線路部と、 その接地導体裏面が上記接地用導電性基板の、実装面と
    なる第２主面と面一となるよう、上記接地用導電性基板
    に隣接して配置された第２主面側マイクロストリップ線
    路部と、 上記接地用導電性基板の、第１及び第２主面につながる
    第３主面に沿って配置され、上記第１主面側マイクロス
    トリップ線路部と、第２主面側マイクロストリップ線路
    部とを接続する第３主面側マイクロストリップ線路部と
    から構成されていることを特徴とするマイクロ波ＩＣ用
    パッケージ。
JP4215623A 1992-07-20 1992-07-20 マイクロ波ｉｃ用パッケージ Pending JPH0637202A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4215623A JPH0637202A (ja) 1992-07-20 1992-07-20 マイクロ波ｉｃ用パッケージ
US07/996,619 US5294897A (en) 1992-07-20 1992-12-24 Microwave IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4215623A JPH0637202A (ja) 1992-07-20 1992-07-20 マイクロ波ｉｃ用パッケージ

Publications (1)

Publication Number Publication Date
JPH0637202A true JPH0637202A (ja) 1994-02-10

Family

ID=16675471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4215623A Pending JPH0637202A (ja) 1992-07-20 1992-07-20 マイクロ波ｉｃ用パッケージ

Country Status (2)

Country Link
US (1) US5294897A (ja)
JP (1) JPH0637202A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2004031822A (ja) * 2002-06-27 2004-01-29 Kyocera Corp 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造
WO2009041426A1 (ja) 2007-09-27 2009-04-02 Yuyama Mfg. Co., Ltd. 手撒き薬剤供給装置、薬剤の手撒き方法、及び、薬剤分包装置
US8371767B2 (en) 2004-10-20 2013-02-12 Gmt Gummi-Metall-Technik Gmbh Pull-push rod

Families Citing this family (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477137A (en) * 1992-10-02 1995-12-19 Motorola, Inc. Probeable substrate substitute for a calibration standard and test fixture
US5424693A (en) * 1993-01-13 1995-06-13 Industrial Technology Research Institute Surface mountable microwave IC package
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
JPH0763115B2 (ja) * 1993-03-25 1995-07-05 日本電気株式会社 高周波モジュール装置及びその製造方法
US5536906A (en) * 1993-07-23 1996-07-16 Texas Instruments Incorporated Package for integrated circuits
DE4417586A1 (de) * 1993-08-03 1995-02-09 Hewlett Packard Co Familie von demontierbaren Hybridanordnungen unterschiedlicher Größe mit Mikrowellenbandbreitenverbindern
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
EP0646971B1 (de) * 1993-09-30 1997-03-12 Siemens Aktiengesellschaft Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
KR970010676B1 (ko) * 1994-03-29 1997-06-30 엘지반도체 주식회사 반도체 패키지 및 이에 사용되는 리드 프레임
EP0718905A1 (en) * 1994-12-21 1996-06-26 Industrial Technology Research Institute Surface mountable microwave IC package
US5644277A (en) * 1995-02-27 1997-07-01 Hughes Aircraft Company Three-wire-line vertical interconnect structure for multilevel substrates
US5583468A (en) * 1995-04-03 1996-12-10 Motorola, Inc. High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide
US5561405A (en) * 1995-06-05 1996-10-01 Hughes Aircraft Company Vertical grounded coplanar waveguide H-bend interconnection apparatus
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
FR2747239B1 (fr) * 1996-04-04 1998-05-15 Alcatel Espace Module hyperfrequence compact
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
KR100662955B1 (ko) 1996-06-26 2006-12-28 오스람 게젤샤프트 미트 베쉬랭크터 하프퉁 발광 변환 소자를 포함하는 발광 반도체 소자
US5783857A (en) * 1996-07-25 1998-07-21 The Whitaker Corporation Integrated circuit package
FR2759527B1 (fr) * 1997-02-10 2002-07-19 Alsthom Cge Alkatel Structure monobloc de composants empiles
US6011449A (en) * 1997-02-18 2000-01-04 The Whitaker Corporation Surface mount technology contact for ferrite isolator/circulator applications
GB2326029A (en) * 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
EP2267797A1 (de) * 1997-07-29 2010-12-29 OSRAM Opto Semiconductors GmbH Optoelektronisches Bauelement
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
FR2771890B1 (fr) * 1997-11-28 2000-02-18 Thomson Csf Procede de montage en surface d'un boitier hyperfrequence sur un circuit imprime et boitier et circuit imprime pour la mise en oeuvre du procede
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6335564B1 (en) 1998-05-06 2002-01-01 Conexant Systems, Inc. Single Paddle having a semiconductor device and a passive electronic component
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6893900B1 (en) 1998-06-24 2005-05-17 Amkor Technology, Inc. Method of making an integrated circuit package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6064286A (en) * 1998-07-31 2000-05-16 The Whitaker Corporation Millimeter wave module with an interconnect from an interior cavity
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6140698A (en) * 1998-12-21 2000-10-31 Nortel Networks Corporation Package for microwave and mm-wave integrated circuits
KR100526844B1 (ko) * 1999-10-15 2005-11-08 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
KR100403142B1 (ko) * 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100379089B1 (ko) 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20070176287A1 (en) * 1999-11-05 2007-08-02 Crowley Sean T Thin integrated circuit device packages for improved radio frequency performance
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6639308B1 (en) * 1999-12-16 2003-10-28 Amkor Technology, Inc. Near chip size semiconductor package
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) * 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
WO2002005342A1 (en) * 2000-07-06 2002-01-17 Zeta, A Division Of Sierratech, Inc. A solid state power amplifying device
US6873044B2 (en) * 2000-09-11 2005-03-29 Xytrans, Inc. Microwave monolithic integrated circuit package
JP2004511087A (ja) * 2000-09-21 2004-04-08 データトロニック　ディストリビューション　インコーポレーテッド 気密封止した部品組立体パッケージ
JP2002164465A (ja) * 2000-11-28 2002-06-07 Kyocera Corp 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール
KR20020058209A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6967395B1 (en) 2001-03-20 2005-11-22 Amkor Technology, Inc. Mounting for a package containing a chip
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6756658B1 (en) * 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6727777B2 (en) * 2001-04-16 2004-04-27 Vitesse Semiconductor Corporation Apparatus and method for angled coaxial to planar structure broadband transition
US7485952B1 (en) 2001-09-19 2009-02-03 Amkor Technology, Inc. Drop resistant bumpers for fully molded memory cards
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US6630726B1 (en) 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US6998292B2 (en) * 2001-11-30 2006-02-14 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6919620B1 (en) 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6927483B1 (en) 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
US7095103B1 (en) 2003-05-01 2006-08-22 Amkor Technology, Inc. Leadframe based memory card
US7008825B1 (en) 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
US6897550B1 (en) 2003-06-11 2005-05-24 Amkor Technology, Inc. Fully-molded leadframe stand-off feature
US7111146B1 (en) 2003-06-27 2006-09-19 Transmeta Corporation Method and system for providing hardware support for memory protection and virtual memory address translation for a virtual machine
US7245007B1 (en) 2003-09-18 2007-07-17 Amkor Technology, Inc. Exposed lead interposer leadframe package
US6921967B2 (en) * 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US7138707B1 (en) 2003-10-21 2006-11-21 Amkor Technology, Inc. Semiconductor package including leads and conductive posts for providing increased functionality
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7211879B1 (en) 2003-11-12 2007-05-01 Amkor Technology, Inc. Semiconductor package with chamfered corners and method of manufacturing the same
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package
US20080003722A1 (en) * 2004-04-15 2008-01-03 Chun David D Transfer mold solution for molded multi-media card
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
US7734892B1 (en) 2005-03-31 2010-06-08 Rozas Guillermo J Memory protection and address translation hardware support for virtual machines
US8522253B1 (en) 2005-03-31 2013-08-27 Guillermo Rozas Hardware support for virtual machine and operating system context switching in translation lookaside buffers and virtually tagged caches
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7582958B2 (en) * 2005-12-08 2009-09-01 International Rectifier Corporation Semiconductor package
US7851709B2 (en) * 2006-03-22 2010-12-14 Advanced Semiconductor Engineering, Inc. Multi-layer circuit board having ground shielding walls
CN103646009B (zh) 2006-04-12 2016-08-17 索夫特机械公司 对载明并行和依赖运算的指令矩阵进行处理的装置和方法
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
CN107368285B (zh) 2006-11-14 2020-10-09 英特尔公司 多线程架构
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7936059B1 (en) * 2007-02-20 2011-05-03 Altera Corporation Lead frame packaging technique with reduced noise and cross-talk
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US8686554B2 (en) * 2007-03-13 2014-04-01 International Rectifier Corporation Vertically mountable semiconductor device package
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
JP2009246343A (ja) * 2008-03-11 2009-10-22 Rohm Co Ltd 半導体発光装置およびその製造方法
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
TWI355220B (en) 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
GB2461882B (en) * 2008-07-15 2012-07-25 Thales Holdings Uk Plc Integrated microwave circuit
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8120163B2 (en) * 2008-12-12 2012-02-21 Renaissance Electronics Corporation Non-reciprocal device having grounding arrangement and method of installation thereof
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
CN101819455A (zh) * 2009-02-27 2010-09-01 鸿富锦精密工业（深圳）有限公司 主板散热器
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
CN101853058A (zh) * 2009-03-30 2010-10-06 鸿富锦精密工业（深圳）有限公司 主板散热器
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US10228949B2 (en) 2010-09-17 2019-03-12 Intel Corporation Single cycle multi-branch prediction including shadow cache for early far branch prediction
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
EP2689326B1 (en) 2011-03-25 2022-11-16 Intel Corporation Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines
KR101620676B1 (ko) 2011-03-25 2016-05-23 소프트 머신즈, 인크. 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 레지스터 파일 세그먼트
WO2012135031A2 (en) 2011-03-25 2012-10-04 Soft Machines, Inc. Executing instruction sequence code blocks by using virtual cores instantiated by partitionable engines
EP2710480B1 (en) 2011-05-20 2018-06-20 Intel Corporation An interconnect structure to support the execution of instruction sequences by a plurality of engines
US9940134B2 (en) 2011-05-20 2018-04-10 Intel Corporation Decentralized allocation of resources and interconnect structures to support the execution of instruction sequences by a plurality of engines
KR101703400B1 (ko) 2011-11-22 2017-02-06 소프트 머신즈, 인크. 마이크로프로세서 가속 코드 최적화기
KR101703401B1 (ko) 2011-11-22 2017-02-06 소프트 머신즈, 인크. 다중 엔진 마이크로프로세서용 가속 코드 최적화기
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8930674B2 (en) 2012-03-07 2015-01-06 Soft Machines, Inc. Systems and methods for accessing a unified translation lookaside buffer
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9229873B2 (en) 2012-07-30 2016-01-05 Soft Machines, Inc. Systems and methods for supporting a plurality of load and store accesses of a cache
US9430410B2 (en) 2012-07-30 2016-08-30 Soft Machines, Inc. Systems and methods for supporting a plurality of load accesses of a cache in a single cycle
US9710399B2 (en) 2012-07-30 2017-07-18 Intel Corporation Systems and methods for flushing a cache with modified data
US9740612B2 (en) 2012-07-30 2017-08-22 Intel Corporation Systems and methods for maintaining the coherency of a store coalescing cache and a load cache
US9916253B2 (en) 2012-07-30 2018-03-13 Intel Corporation Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput
US9678882B2 (en) 2012-10-11 2017-06-13 Intel Corporation Systems and methods for non-blocking implementation of cache flush instructions
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
KR102083390B1 (ko) 2013-03-15 2020-03-02 인텔 코포레이션 네이티브 분산된 플래그 아키텍처를 이용하여 게스트 중앙 플래그 아키텍처를 에뮬레이션하는 방법
US9886279B2 (en) 2013-03-15 2018-02-06 Intel Corporation Method for populating and instruction view data structure by using register template snapshots
WO2014150991A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for implementing a reduced size register view data structure in a microprocessor
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
WO2014150806A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for populating register view data structure by using register template snapshots
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
KR102063656B1 (ko) 2013-03-15 2020-01-09 소프트 머신즈, 인크. 블록들로 그룹화된 멀티스레드 명령어들을 실행하기 위한 방법
US9569216B2 (en) 2013-03-15 2017-02-14 Soft Machines, Inc. Method for populating a source view data structure by using register template snapshots
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
WO2014150971A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for dependency broadcasting through a block organized source view data structure
US9904625B2 (en) 2013-03-15 2018-02-27 Intel Corporation Methods, systems and apparatus for predicting the way of a set associative cache
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9401682B2 (en) 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
CN108022899B (zh) * 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
US11457524B2 (en) * 2019-04-29 2022-09-27 Nxp B.V. Integrated filter for de-sense reduction
CN113873740A (zh) * 2020-06-30 2021-12-31 昆山展腾电子科技有限公司 传输线结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303439A (en) * 1965-06-14 1967-02-07 Western Electric Co Strip transmission line interboard connection
US4543544A (en) * 1984-01-04 1985-09-24 Motorola, Inc. LCC co-planar lead frame semiconductor IC package
US4600907A (en) * 1985-03-07 1986-07-15 Tektronix, Inc. Coplanar microstrap waveguide interconnector and method of interconnection
US4626805A (en) * 1985-04-26 1986-12-02 Tektronix, Inc. Surface mountable microwave IC package
US4806892A (en) * 1987-11-09 1989-02-21 Trw Inc. Inclined RF connecting strip
JPH02106707A (ja) * 1988-10-17 1990-04-18 Toshiba Corp 光回路装置
JPH02156702A (ja) * 1988-12-09 1990-06-15 Hitachi Ltd マイクロ波デバイス用パッケージ
JPH0368156A (ja) * 1989-08-05 1991-03-25 Mitsubishi Electric Corp 半導体用パッケージ
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JP2794905B2 (ja) * 1990-06-04 1998-09-10 三菱電機株式会社 マイクロ波帯ｉｃ用パッケージ
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
US5229727A (en) * 1992-03-13 1993-07-20 General Electric Company Hermetically sealed microstrip to microstrip transition for printed circuit fabrication

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2004031822A (ja) * 2002-06-27 2004-01-29 Kyocera Corp 高周波回路部品搭載用基板、高周波半導体パッケージ、およびそれらの実装構造
US8371767B2 (en) 2004-10-20 2013-02-12 Gmt Gummi-Metall-Technik Gmbh Pull-push rod
WO2009041426A1 (ja) 2007-09-27 2009-04-02 Yuyama Mfg. Co., Ltd. 手撒き薬剤供給装置、薬剤の手撒き方法、及び、薬剤分包装置
US7861495B2 (en) 2007-09-27 2011-01-04 Yuyama Mfg. Co., Ltd. Distributed medicine supplying device and medicine packaging device
US8209943B2 (en) 2007-09-27 2012-07-03 Yuyama Mfg. Co., Ltd. Distributed medicine supplying device and medicine packaging device
EP2712812A1 (en) 2007-09-27 2014-04-02 Yuyama Mfg. Co., Ltd. Distributed medicine supplying device, medicine distributing method and medicine packaging device

Also Published As

Publication number Publication date
US5294897A (en) 1994-03-15

Similar Documents

Publication Publication Date Title
JPH0637202A (ja) マイクロ波ｉｃ用パッケージ
KR900001273B1 (ko) 반도체 집적회로 장치
US5495125A (en) Molded semiconductor device
US5225709A (en) Package having a structure for stabilizing and/or impedance-matching a semiconductor IC device accommodated therein
EP0977298B1 (en) High-frequency module
JPS6325710B2 (ja)
US20060197197A1 (en) Surface acoustic wave device and manufacruring method thereof
JPH0448767A (ja) 樹脂封止型半導体装置
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
JPH04137655A (ja) Ｉｃパッケージ
US5783857A (en) Integrated circuit package
US5182631A (en) Film carrier for RF IC
JP2861956B2 (ja) 高周波デバイスパッケージ及びその製造方法
JP3483102B2 (ja) 光素子実装体
JP2001127237A (ja) 高周波モジュール
JP2003258142A (ja) 半導体装置
CN114188312B (zh) 封装屏蔽结构和屏蔽结构制作方法
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2538072B2 (ja) 半導体装置
JP2529967B2 (ja) 半導体集積回路装置
JP2901941B2 (ja) 高周波電力用半導体装置
GB2292833A (en) Microwave integrated circuit and method of fabrication
JP3048992B2 (ja) Ｍｍｉｃモジュール
JP2836602B2 (ja) モールド型半導体装置
US7339269B2 (en) High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof