JPH06268456A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH06268456A JPH06268456A JP5050968A JP5096893A JPH06268456A JP H06268456 A JPH06268456 A JP H06268456A JP 5050968 A JP5050968 A JP 5050968A JP 5096893 A JP5096893 A JP 5096893A JP H06268456 A JPH06268456 A JP H06268456A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- differential amplifier
- current mirror
- mirror circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 abstract description 3
- 230000000630 rising effect Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 出力の立ち上がり時間を速くすることができ
る差動増幅器を提供することにある。 【構成】 差動増幅回路部１は第１及び第２のＭＯＳト
ランジスタＴ１，Ｔ２とからなる。第１のカレントミラ
ー回路用ＭＯＳトランジスタＴ８のゲート端子が第２の
ＭＯＳトランジスタＴ２のドレイン端子に接続されてい
る。第１のカレントミラー回路４（ＭＯＳトランジスタ
Ｔ９，Ｔ１０）の定電流ラインＬ１には、ＭＯＳトラン
ジスタＴ８のドレイン端子が接続され、かつ、この定電
流ラインＬ１がＭＯＳトランジスタＴ９，Ｔ１０のゲー
ト端子と接続されている。第２のカレントミラー回路５
（ＭＯＳトランジスタＴ１１，Ｔ１２）の定電流ライン
Ｌ３が第１のカレントミラー回路４の定電流ラインＬ２
に接続され、かつ、別の定電流ラインＬ４が出力段用Ｍ
ＯＳトランジスタＴ７と接続されている。
る差動増幅器を提供することにある。 【構成】 差動増幅回路部１は第１及び第２のＭＯＳト
ランジスタＴ１，Ｔ２とからなる。第１のカレントミラ
ー回路用ＭＯＳトランジスタＴ８のゲート端子が第２の
ＭＯＳトランジスタＴ２のドレイン端子に接続されてい
る。第１のカレントミラー回路４（ＭＯＳトランジスタ
Ｔ９，Ｔ１０）の定電流ラインＬ１には、ＭＯＳトラン
ジスタＴ８のドレイン端子が接続され、かつ、この定電
流ラインＬ１がＭＯＳトランジスタＴ９，Ｔ１０のゲー
ト端子と接続されている。第２のカレントミラー回路５
（ＭＯＳトランジスタＴ１１，Ｔ１２）の定電流ライン
Ｌ３が第１のカレントミラー回路４の定電流ラインＬ２
に接続され、かつ、別の定電流ラインＬ４が出力段用Ｍ
ＯＳトランジスタＴ７と接続されている。
Description
【０００１】
【産業上の利用分野】この発明は差動増幅器に関するも
のである。
のである。
【０００２】
【従来の技術】従来の差動増幅器を図３に示す。この差
動増幅器は、差動増幅回路部１０とカレントミラー回路
１１と出力段用ＭＯＳトランジスタＴ２０とカレントミ
ラー回路１２とを備えている。差動増幅回路部１０は、
第１及び第２のＭＯＳトランジスタＴ２１，Ｔ２２が差
動接続されている。又、カレントミラー回路１１は第３
及び第４のＭＯＳトランジスタＴ２３，Ｔ２４からな
り、そのゲート端子は第１のＭＯＳトランジスタＴ２１
のドレイン端子に接続されている。さらに、出力段用Ｍ
ＯＳトランジスタＴ２０は、差動増幅回路部１０の第２
のＭＯＳトランジスタＴ２２のドレイン端子に対しゲー
ト端子が接続されている。又、カレントミラー回路１２
は、一方の定電流ラインＬ１１が出力段用ＭＯＳトラン
ジスタＴ２０と接続され、他方の定電流ラインＬ１０が
ＭＯＳトランジスタＴ２５と接続されている。ＭＯＳト
ランジスタＴ２５のゲート端子は、差動増幅回路部１０
の第１のＭＯＳトランジスタＴ２１のドレイン端子に接
続されている。
動増幅器は、差動増幅回路部１０とカレントミラー回路
１１と出力段用ＭＯＳトランジスタＴ２０とカレントミ
ラー回路１２とを備えている。差動増幅回路部１０は、
第１及び第２のＭＯＳトランジスタＴ２１，Ｔ２２が差
動接続されている。又、カレントミラー回路１１は第３
及び第４のＭＯＳトランジスタＴ２３，Ｔ２４からな
り、そのゲート端子は第１のＭＯＳトランジスタＴ２１
のドレイン端子に接続されている。さらに、出力段用Ｍ
ＯＳトランジスタＴ２０は、差動増幅回路部１０の第２
のＭＯＳトランジスタＴ２２のドレイン端子に対しゲー
ト端子が接続されている。又、カレントミラー回路１２
は、一方の定電流ラインＬ１１が出力段用ＭＯＳトラン
ジスタＴ２０と接続され、他方の定電流ラインＬ１０が
ＭＯＳトランジスタＴ２５と接続されている。ＭＯＳト
ランジスタＴ２５のゲート端子は、差動増幅回路部１０
の第１のＭＯＳトランジスタＴ２１のドレイン端子に接
続されている。
【０００３】そして、出力段のカレントミラー回路１２
のＭＯＳトランジスタＴ２６がＭＯＳトランジスタ２５
にて制御され、このＭＯＳトランジスタ２５が差動増幅
回路部１０の第１のＭＯＳトランジスタＴ２１の出力電
圧（第３のＭＯＳトランシジスタＴ２３のドレイン電
圧）にて制御される。一方、出力段用ＭＯＳトランジス
タＴ２０が差動増幅回路部１０の第２のＭＯＳトランジ
スタＴ２２の出力電圧（第４のＭＯＳトランジスタＴ２
４のドレイン電圧）にて制御される。
のＭＯＳトランジスタＴ２６がＭＯＳトランジスタ２５
にて制御され、このＭＯＳトランジスタ２５が差動増幅
回路部１０の第１のＭＯＳトランジスタＴ２１の出力電
圧（第３のＭＯＳトランシジスタＴ２３のドレイン電
圧）にて制御される。一方、出力段用ＭＯＳトランジス
タＴ２０が差動増幅回路部１０の第２のＭＯＳトランジ
スタＴ２２の出力電圧（第４のＭＯＳトランジスタＴ２
４のドレイン電圧）にて制御される。
【０００４】
【発明が解決しようとする課題】ところが、差動増幅回
路部１０の第１と第２のＭＯＳトランジスタＴ２１，Ｔ
２２の出力電圧の変化量（第３と第４のＭＯＳトランジ
スタＴ２３，Ｔ２４のドレイン電圧の変化量）は、第２
のＭＯＳトランジスタＴ２２（第４のＭＯＳトランジス
タＴ２４）の方が大きく、第１のＭＯＳトランジスタＴ
２１（第３のＭＯＳトランジスタＴ２３）はあまり変化
しない。このために、出力端子ＯＵＴの立ち上がり時間
が遅くなってしまっていた。
路部１０の第１と第２のＭＯＳトランジスタＴ２１，Ｔ
２２の出力電圧の変化量（第３と第４のＭＯＳトランジ
スタＴ２３，Ｔ２４のドレイン電圧の変化量）は、第２
のＭＯＳトランジスタＴ２２（第４のＭＯＳトランジス
タＴ２４）の方が大きく、第１のＭＯＳトランジスタＴ
２１（第３のＭＯＳトランジスタＴ２３）はあまり変化
しない。このために、出力端子ＯＵＴの立ち上がり時間
が遅くなってしまっていた。
【０００５】そこで、この発明の目的は、出力の立ち上
がり時間を速くすることができる差動増幅器を提供する
ことにある。
がり時間を速くすることができる差動増幅器を提供する
ことにある。
【０００６】
【課題を解決するための手段】この発明は、第１及び第
２のＭＯＳトランジスタが差動接続され、入力電圧を増
幅する差動増幅回路部と、前記差動増幅回路部に接続さ
れ、２つのＭＯＳトランジスタからなり、かつ、ゲート
端子が前記差動増幅回路部の第１のＭＯＳトランジスタ
のドレイン端子に接続されたカレントミラー回路部と、
前記差動増幅回路部の第２のＭＯＳトランジスタのドレ
イン端子に対しゲート端子が接続された出力段用ＭＯＳ
トランジスタとを備えた差動増幅器において、前記差動
増幅回路部の第２のＭＯＳトランジスタのドレイン端子
に対しゲート端子が接続された第１のカレントミラー回
路用ＭＯＳトランジスタと、２つのＭＯＳトランジスタ
よりなり、前記第１のカレントミラー回路用ＭＯＳトラ
ンジスタのドレイン端子に対し定電流ラインが接続さ
れ、かつ、この定電流ラインがＭＯＳトランジスタのゲ
ート端子と接続された第１のカレントミラー回路と、２
つのＭＯＳトランジスタよりなり、ＭＯＳトランジスタ
のゲート端子が接続された定電流ラインが前記第１のカ
レントミラー回路の別の定電流ラインに接続され、か
つ、別の定電流ラインが前記出力段用ＭＯＳトランジス
タと接続された第２のカレントミラー回路とを備えた差
動増幅器をその要旨とするものである。
２のＭＯＳトランジスタが差動接続され、入力電圧を増
幅する差動増幅回路部と、前記差動増幅回路部に接続さ
れ、２つのＭＯＳトランジスタからなり、かつ、ゲート
端子が前記差動増幅回路部の第１のＭＯＳトランジスタ
のドレイン端子に接続されたカレントミラー回路部と、
前記差動増幅回路部の第２のＭＯＳトランジスタのドレ
イン端子に対しゲート端子が接続された出力段用ＭＯＳ
トランジスタとを備えた差動増幅器において、前記差動
増幅回路部の第２のＭＯＳトランジスタのドレイン端子
に対しゲート端子が接続された第１のカレントミラー回
路用ＭＯＳトランジスタと、２つのＭＯＳトランジスタ
よりなり、前記第１のカレントミラー回路用ＭＯＳトラ
ンジスタのドレイン端子に対し定電流ラインが接続さ
れ、かつ、この定電流ラインがＭＯＳトランジスタのゲ
ート端子と接続された第１のカレントミラー回路と、２
つのＭＯＳトランジスタよりなり、ＭＯＳトランジスタ
のゲート端子が接続された定電流ラインが前記第１のカ
レントミラー回路の別の定電流ラインに接続され、か
つ、別の定電流ラインが前記出力段用ＭＯＳトランジス
タと接続された第２のカレントミラー回路とを備えた差
動増幅器をその要旨とするものである。
【０００７】
【作用】差動増幅回路部のＭＯＳトランジスタへの入力
電圧が変化すると、差動増幅回路部の第２のＭＯＳトラ
ンジスタの出力電圧が変化し、この変化により第１のカ
レントミラー回路用ＭＯＳトランジスタのドレイン電流
が変化し第１のカレントミラー回路の定電流ラインの電
流が変化する。さらに、この変化に伴い第２のカレント
ミラー回路の定電流ラインの電流が変化し、その結果、
出力電圧が変化する。つまり、差動増幅回路部の第２の
ＭＯＳトランジスタによって第２のカレントミラー回路
の定電流ラインが制御されるので出力の立ち上がり時間
が速くなる。
電圧が変化すると、差動増幅回路部の第２のＭＯＳトラ
ンジスタの出力電圧が変化し、この変化により第１のカ
レントミラー回路用ＭＯＳトランジスタのドレイン電流
が変化し第１のカレントミラー回路の定電流ラインの電
流が変化する。さらに、この変化に伴い第２のカレント
ミラー回路の定電流ラインの電流が変化し、その結果、
出力電圧が変化する。つまり、差動増幅回路部の第２の
ＭＯＳトランジスタによって第２のカレントミラー回路
の定電流ラインが制御されるので出力の立ち上がり時間
が速くなる。
【０００８】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。図１には、本実施例の差動増幅器を
示す。
に従って説明する。図１には、本実施例の差動増幅器を
示す。
【０００９】ｐチャネル型の第１のＭＯＳトランジスタ
Ｔ１とｐチャネル型の第２のＭＯＳトランジスタＴ２と
が差動接続され、差動増幅回路部１が構成されている。
そして、第１及び第２のＭＯＳトランジスタＴ１，Ｔ２
のゲート端子に入力電圧が印加されるようになってい
る。
Ｔ１とｐチャネル型の第２のＭＯＳトランジスタＴ２と
が差動接続され、差動増幅回路部１が構成されている。
そして、第１及び第２のＭＯＳトランジスタＴ１，Ｔ２
のゲート端子に入力電圧が印加されるようになってい
る。
【００１０】第１及び第２のＭＯＳトランジスタＴ１，
Ｔ２のドレイン端子は、ｎチャネル型の第３及び第４の
ＭＯＳトランジスタＴ３，Ｔ４を介して電源Ｖssに接続
されている。このＭＯＳトランジスタＴ３，Ｔ４により
カレントミラー回路部２が構成されている。第３及び第
４のＭＯＳトランジスタＴ３，Ｔ４のゲート端子は第１
のＭＯＳトランジスタＴ１のドレイン端子に接続されて
いる。
Ｔ２のドレイン端子は、ｎチャネル型の第３及び第４の
ＭＯＳトランジスタＴ３，Ｔ４を介して電源Ｖssに接続
されている。このＭＯＳトランジスタＴ３，Ｔ４により
カレントミラー回路部２が構成されている。第３及び第
４のＭＯＳトランジスタＴ３，Ｔ４のゲート端子は第１
のＭＯＳトランジスタＴ１のドレイン端子に接続されて
いる。
【００１１】つまり、第１のＭＯＳトランジスタＴ１と
第２のＭＯＳトランジスタＴ２は、差動増幅回路の差動
対として動作し、第３及び第４のＭＯＳトランジスタＴ
３，Ｔ４とともに差動増幅段を構成する。ここで、第３
及び第４のＭＯＳトランジスタＴ３，Ｔ４は差動対の負
荷として動作する。
第２のＭＯＳトランジスタＴ２は、差動増幅回路の差動
対として動作し、第３及び第４のＭＯＳトランジスタＴ
３，Ｔ４とともに差動増幅段を構成する。ここで、第３
及び第４のＭＯＳトランジスタＴ３，Ｔ４は差動対の負
荷として動作する。
【００１２】第１及び第２のＭＯＳトランジスタＴ１，
Ｔ２のソース端子は、抵抗Ｒとｐチャネル型ＭＯＳトラ
ンジスタＴ５，Ｔ６よりなる定電流回路部３を介して電
源ＶDDに接続されている。
Ｔ２のソース端子は、抵抗Ｒとｐチャネル型ＭＯＳトラ
ンジスタＴ５，Ｔ６よりなる定電流回路部３を介して電
源ＶDDに接続されている。
【００１３】差動増幅回路部１の第２のＭＯＳトランジ
スタＴ２のドレイン端子には、ｎチャネル型の出力段用
ＭＯＳトランジスタＴ７のゲート端子が接続されてい
る。又、第２のＭＯＳトランジスタＴ２のドレイン端子
には、ｎチャネル型の第１のカレントミラー回路用ＭＯ
ＳトランジスタＴ８のゲート端子が接続されている。第
１のカレントミラー回路用ＭＯＳトランジスタＴ８のド
レイン端子には、ｐチャネル型ＭＯＳトランジスタＴ
９，Ｔ１０よりなる第１のカレントミラー回路４の定電
流ラインＬ１が接続されている。ｐチャネル型ＭＯＳト
ランジスタＴ９，Ｔ１０のゲート端子は第１のカレント
ミラー回路用ＭＯＳトランジスタＴ８のドレイン端子
（定電流ラインＬ１）と接続されている。
スタＴ２のドレイン端子には、ｎチャネル型の出力段用
ＭＯＳトランジスタＴ７のゲート端子が接続されてい
る。又、第２のＭＯＳトランジスタＴ２のドレイン端子
には、ｎチャネル型の第１のカレントミラー回路用ＭＯ
ＳトランジスタＴ８のゲート端子が接続されている。第
１のカレントミラー回路用ＭＯＳトランジスタＴ８のド
レイン端子には、ｐチャネル型ＭＯＳトランジスタＴ
９，Ｔ１０よりなる第１のカレントミラー回路４の定電
流ラインＬ１が接続されている。ｐチャネル型ＭＯＳト
ランジスタＴ９，Ｔ１０のゲート端子は第１のカレント
ミラー回路用ＭＯＳトランジスタＴ８のドレイン端子
（定電流ラインＬ１）と接続されている。
【００１４】第１のカレントミラー回路４の別の定電流
ラインＬ２には、ｐチャネル型ＭＯＳトランジスタＴ１
１，Ｔ１２よりなる第２のカレントミラー回路５の定電
流ラインＬ３が接続されている。ｐチャネル型ＭＯＳト
ランジスタＴ１１，Ｔ１２のゲート端子は第１のカレン
トミラー回路４の定電流ラインＬ２と接続されている。
つまり、第１のカレントミラー回路４のｐチャネル型Ｍ
ＯＳトランジスタＴ１０のドレイン端子は、第２のカレ
ントミラー回路５のｐチャネル型ＭＯＳトランジスタＴ
１１，Ｔ１２のゲート端子に接続されている。
ラインＬ２には、ｐチャネル型ＭＯＳトランジスタＴ１
１，Ｔ１２よりなる第２のカレントミラー回路５の定電
流ラインＬ３が接続されている。ｐチャネル型ＭＯＳト
ランジスタＴ１１，Ｔ１２のゲート端子は第１のカレン
トミラー回路４の定電流ラインＬ２と接続されている。
つまり、第１のカレントミラー回路４のｐチャネル型Ｍ
ＯＳトランジスタＴ１０のドレイン端子は、第２のカレ
ントミラー回路５のｐチャネル型ＭＯＳトランジスタＴ
１１，Ｔ１２のゲート端子に接続されている。
【００１５】第２のカレントミラー回路５の定電流ライ
ンＬ４（ｐチャネル型ＭＯＳトランジスタＴ１２）が出
力段用ＭＯＳトランジスタＴ７と接続されている。この
ｐチャネル型ＭＯＳトランジスタＴ１２と出力段用ＭＯ
ＳトランジスタＴ７との間から出力端子ＯＵＴが接続さ
れている。
ンＬ４（ｐチャネル型ＭＯＳトランジスタＴ１２）が出
力段用ＭＯＳトランジスタＴ７と接続されている。この
ｐチャネル型ＭＯＳトランジスタＴ１２と出力段用ＭＯ
ＳトランジスタＴ７との間から出力端子ＯＵＴが接続さ
れている。
【００１６】又、差動増幅回路部１の第１のＭＯＳトラ
ンジスタＴ１のドレイン端子には、ｎチャネル型ＭＯＳ
トランジスタＴ１３のゲート端子が接続されている。こ
のｎチャネル型ＭＯＳトランジスタＴ１３と第１のカレ
ントミラー回路４の定電流ラインＬ２とが接続されてい
る。
ンジスタＴ１のドレイン端子には、ｎチャネル型ＭＯＳ
トランジスタＴ１３のゲート端子が接続されている。こ
のｎチャネル型ＭＯＳトランジスタＴ１３と第１のカレ
ントミラー回路４の定電流ラインＬ２とが接続されてい
る。
【００１７】次に、このように構成した差動増幅器の作
用を説明する。差動増幅回路部１のＭＯＳトランジスタ
Ｔ１，Ｔ２のゲート端子への入力電圧が変化すると、第
２のＭＯＳトランジスタＴ２の出力電圧（第４のＭＯＳ
トランジスタＴ４のドレイン電圧）が変化し、出力段用
ＭＯＳトランジスタＴ７が駆動される。
用を説明する。差動増幅回路部１のＭＯＳトランジスタ
Ｔ１，Ｔ２のゲート端子への入力電圧が変化すると、第
２のＭＯＳトランジスタＴ２の出力電圧（第４のＭＯＳ
トランジスタＴ４のドレイン電圧）が変化し、出力段用
ＭＯＳトランジスタＴ７が駆動される。
【００１８】同時に、差動増幅回路部１の第２のＭＯＳ
トランジスタＴ２の出力電圧（第４のＭＯＳトランジス
タＴ４のドレイン電圧）の変化により、第１のカレント
ミラー回路用ＭＯＳトランジスタＴ８の出力電圧が変化
する。さらに、この信号変化が第１のカレントミラー回
路４（ｐチャネル型ＭＯＳトランジスタＴ９，Ｔ１０）
を経て変化し、第２のカレントミラー回路５のｐチャネ
ル型ＭＯＳトランジスタ１２の出力電圧が変化する。
トランジスタＴ２の出力電圧（第４のＭＯＳトランジス
タＴ４のドレイン電圧）の変化により、第１のカレント
ミラー回路用ＭＯＳトランジスタＴ８の出力電圧が変化
する。さらに、この信号変化が第１のカレントミラー回
路４（ｐチャネル型ＭＯＳトランジスタＴ９，Ｔ１０）
を経て変化し、第２のカレントミラー回路５のｐチャネ
ル型ＭＯＳトランジスタ１２の出力電圧が変化する。
【００１９】つまり、差動増幅回路部１の第２のＭＯＳ
トランジスタＴ２の出力電圧（第４のＭＯＳトランジス
タＴ４のドレイン電圧）の変化を、第１のカレントミラ
ー回路用ＭＯＳトランジスタＴ８で受けて、これを第１
のカレントミラー回路４を用いて出力を変化させ、第２
のカレントミラー回路５のｐチャネル型ＭＯＳトランジ
スタ１２のゲートに伝える。このことにより、ｐチャネ
ル型ＭＯＳトランジスタ１２は第２のＭＯＳトランジス
タＴ２（第４のＭＯＳトランジスタＴ４）によって制御
される。
トランジスタＴ２の出力電圧（第４のＭＯＳトランジス
タＴ４のドレイン電圧）の変化を、第１のカレントミラ
ー回路用ＭＯＳトランジスタＴ８で受けて、これを第１
のカレントミラー回路４を用いて出力を変化させ、第２
のカレントミラー回路５のｐチャネル型ＭＯＳトランジ
スタ１２のゲートに伝える。このことにより、ｐチャネ
ル型ＭＯＳトランジスタ１２は第２のＭＯＳトランジス
タＴ２（第４のＭＯＳトランジスタＴ４）によって制御
される。
【００２０】出力端子ＯＵＴは立ち下がり時は出力段用
ＭＯＳトランジスタＴ７の特性に依存し、立ち上がり時
は第２のカレントミラー回路５のｐチャネル型ＭＯＳト
ランジスタＴ１２の特性に依存する。その結果、図３に
示す従来の差動増幅器の出力信号に比べて立ち上がり時
間の短い信号となる。即ち、従来の差動増幅器を用いて
構成した発振回路に比べて遅延時間が短く、消費電流の
小さい発振回路を構成することができる。
ＭＯＳトランジスタＴ７の特性に依存し、立ち上がり時
は第２のカレントミラー回路５のｐチャネル型ＭＯＳト
ランジスタＴ１２の特性に依存する。その結果、図３に
示す従来の差動増幅器の出力信号に比べて立ち上がり時
間の短い信号となる。即ち、従来の差動増幅器を用いて
構成した発振回路に比べて遅延時間が短く、消費電流の
小さい発振回路を構成することができる。
【００２１】図２には、図３に示す従来の差動増幅器の
出力信号と、図１に示す本実施例の差動増幅器の出力信
号の変化を示す。この図から、本実施例では、図３に示
す従来の差動増幅器の出力信号に比べて立ち上がり時間
の短い信号となることが分かる。
出力信号と、図１に示す本実施例の差動増幅器の出力信
号の変化を示す。この図から、本実施例では、図３に示
す従来の差動増幅器の出力信号に比べて立ち上がり時間
の短い信号となることが分かる。
【００２２】このように本実施例では、差動増幅回路部
１の第２のＭＯＳトランジスタＴ２のドレイン端子に対
しゲート端子が接続された第１のカレントミラー回路用
ＭＯＳトランジスタＴ８を設けるとともに、第１のカレ
ントミラー回路用ＭＯＳトランジスタＴ８のドレイン端
子に対し定電流ラインＬ１が接続され、かつ、この定電
流ラインＬ１がゲート端子と接続された第１のカレント
ミラー回路４を配置した。さらに、ゲート端子が接続さ
れた定電流ラインＬ３が第１のカレントミラー回路４の
別の定電流ラインＬ２に接続され、かつ、別の定電流ラ
インＬ４が出力段用ＭＯＳトランジスタＴ７と接続され
た第２のカレントミラー回路５を設けた。
１の第２のＭＯＳトランジスタＴ２のドレイン端子に対
しゲート端子が接続された第１のカレントミラー回路用
ＭＯＳトランジスタＴ８を設けるとともに、第１のカレ
ントミラー回路用ＭＯＳトランジスタＴ８のドレイン端
子に対し定電流ラインＬ１が接続され、かつ、この定電
流ラインＬ１がゲート端子と接続された第１のカレント
ミラー回路４を配置した。さらに、ゲート端子が接続さ
れた定電流ラインＬ３が第１のカレントミラー回路４の
別の定電流ラインＬ２に接続され、かつ、別の定電流ラ
インＬ４が出力段用ＭＯＳトランジスタＴ７と接続され
た第２のカレントミラー回路５を設けた。
【００２３】よって、差動増幅回路部１への入力電圧が
変化すると、差動増幅回路部１の第２のＭＯＳトランジ
スタＴ２の出力電圧（第４のＭＯＳトランジスタＴ４の
ドレイン電圧）が変化し、第１のカレントミラー回路用
ＭＯＳトランジスタＴ８のドレイン電流が変化し第１の
カレントミラー回路４の定電流ラインＬ１の電流が変化
する。さらに、この変化に伴い第２のカレントミラー回
路５の定電流ラインＬ４の電流が変化し、その結果、出
力電圧が変化する。つまり、差動増幅回路部１の第２の
ＭＯＳトランジスタＴ２（第４のＭＯＳトランジスタＴ
４）によって第２のカレントミラー回路５の定電流ライ
ンＬ４が制御されるので出力の立ち上がり時間が速くな
る。
変化すると、差動増幅回路部１の第２のＭＯＳトランジ
スタＴ２の出力電圧（第４のＭＯＳトランジスタＴ４の
ドレイン電圧）が変化し、第１のカレントミラー回路用
ＭＯＳトランジスタＴ８のドレイン電流が変化し第１の
カレントミラー回路４の定電流ラインＬ１の電流が変化
する。さらに、この変化に伴い第２のカレントミラー回
路５の定電流ラインＬ４の電流が変化し、その結果、出
力電圧が変化する。つまり、差動増幅回路部１の第２の
ＭＯＳトランジスタＴ２（第４のＭＯＳトランジスタＴ
４）によって第２のカレントミラー回路５の定電流ライ
ンＬ４が制御されるので出力の立ち上がり時間が速くな
る。
【００２４】
【発明の効果】以上詳述したようにこの発明によれば、
出力の立ち上がり時間を速くすることができる優れた効
果を発揮する。
出力の立ち上がり時間を速くすることができる優れた効
果を発揮する。
【図１】実施例の差動増幅器の電気回路図である。
【図２】出力の変化を示すタイムチャートである。
【図３】従来の差動増幅器の電気回路図である。
１ 差動増幅回路部 ２ カレントミラー回路部 ４ 第１のカレントミラー回路 ５ 第２のカレントミラー回路 Ｔ１ 第１のＭＯＳトランジスタ Ｔ２ 第２のＭＯＳトランジスタ Ｔ３ 第３のＭＯＳトランジスタ Ｔ４ 第４のＭＯＳトランジスタ Ｔ７ 出力段用ＭＯＳトランジスタ Ｔ８ 第１のカレントミラー回路用ＭＯＳトランジスタ Ｔ９，Ｔ１０ ｐチャネル型ＭＯＳトランジスタ Ｔ１１，Ｔ１２ ｐチャネル型ＭＯＳトランジスタ Ｌ１，Ｌ２，Ｌ３，Ｌ４ 定電流ライン
Claims (1)
- 【請求項１】 第１及び第２のＭＯＳトランジスタが差
動接続され、入力電圧を増幅する差動増幅回路部と、 前記差動増幅回路部に接続され、２つのＭＯＳトランジ
スタからなり、かつ、ゲート端子が前記差動増幅回路部
の第１のＭＯＳトランジスタのドレイン端子に接続され
たカレントミラー回路部と、 前記差動増幅回路部の第２のＭＯＳトランジスタのドレ
イン端子に対しゲート端子が接続された出力段用ＭＯＳ
トランジスタとを備えた差動増幅器において、 前記差動増幅回路部の第２のＭＯＳトランジスタのドレ
イン端子に対しゲート端子が接続された第１のカレント
ミラー回路用ＭＯＳトランジスタと、 ２つのＭＯＳトランジスタよりなり、前記第１のカレン
トミラー回路用ＭＯＳトランジスタのドレイン端子に対
し定電流ラインが接続され、かつ、この定電流ラインが
ＭＯＳトランジスタのゲート端子と接続された第１のカ
レントミラー回路と、 ２つのＭＯＳトランジスタよりなり、ＭＯＳトランジス
タのゲート端子が接続された定電流ラインが前記第１の
カレントミラー回路の別の定電流ラインに接続され、か
つ、別の定電流ラインが前記出力段用ＭＯＳトランジス
タと接続された第２のカレントミラー回路とを備えたこ
とを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050968A JPH06268456A (ja) | 1993-03-11 | 1993-03-11 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5050968A JPH06268456A (ja) | 1993-03-11 | 1993-03-11 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268456A true JPH06268456A (ja) | 1994-09-22 |
Family
ID=12873620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5050968A Pending JPH06268456A (ja) | 1993-03-11 | 1993-03-11 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268456A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918253A (ja) * | 1995-06-30 | 1997-01-17 | Texas Instr Japan Ltd | 演算増幅回路 |
| US6608525B2 (en) * | 2001-07-04 | 2003-08-19 | Fujitsu Limited | Operational transconductance amplifier and filter circuit |
| US6731169B2 (en) * | 1997-11-19 | 2004-05-04 | Nippon Precision Circuits | Differential amplifier circuit |
| JP2011061566A (ja) * | 2009-09-11 | 2011-03-24 | New Japan Radio Co Ltd | 出力回路 |
-
1993
- 1993-03-11 JP JP5050968A patent/JPH06268456A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0918253A (ja) * | 1995-06-30 | 1997-01-17 | Texas Instr Japan Ltd | 演算増幅回路 |
| US6731169B2 (en) * | 1997-11-19 | 2004-05-04 | Nippon Precision Circuits | Differential amplifier circuit |
| US6608525B2 (en) * | 2001-07-04 | 2003-08-19 | Fujitsu Limited | Operational transconductance amplifier and filter circuit |
| JP2011061566A (ja) * | 2009-09-11 | 2011-03-24 | New Japan Radio Co Ltd | 出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907259A (en) | Operational amplification circuit capable of driving a high load | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JPH06268456A (ja) | 差動増幅器 | |
| JP3134991B2 (ja) | ディレィ回路 | |
| JPH0318119A (ja) | 相補形金属酸化物半導体トランスレータ | |
| US7102414B2 (en) | Muting circuit for audio amplifier | |
| JPH11312969A (ja) | 半導体回路 | |
| JP2638252B2 (ja) | 高速バス回路 | |
| JP3341945B2 (ja) | 演算増幅器 | |
| JP2809932B2 (ja) | 入力バッファ回路 | |
| JP3052039B2 (ja) | 入力アンプ回路 | |
| JP2731057B2 (ja) | コンパレータ | |
| KR20050073755A (ko) | 차동증폭기 | |
| JPS6150421A (ja) | 半導体集積回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JP3811300B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JP3074972B2 (ja) | ヒステリシス回路 | |
| KR0122313Y1 (ko) | 출력 버퍼 | |
| KR100221070B1 (ko) | 래치형 센스앰프회로 | |
| JPH05206832A (ja) | 出力バッファ回路 | |
| JP2932858B2 (ja) | レベル変換回路 | |
| KR950022125A (ko) | 데이타 출력버퍼 | |
| JPS63283230A (ja) | 出力バッファ回路 | |
| JPH0818354A (ja) | 演算増幅器 |