[go: up one dir, main page]

KR940027316A - 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 - Google Patents

저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 Download PDF

Info

Publication number
KR940027316A
KR940027316A KR1019940009585A KR19940009585A KR940027316A KR 940027316 A KR940027316 A KR 940027316A KR 1019940009585 A KR1019940009585 A KR 1019940009585A KR 19940009585 A KR19940009585 A KR 19940009585A KR 940027316 A KR940027316 A KR 940027316A
Authority
KR
South Korea
Prior art keywords
inverter
clock
signal
output
terminal
Prior art date
Application number
KR1019940009585A
Other languages
English (en)
Inventor
샹카 라비
피.디.호앙 필
샤우-리 킨키
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940027316A publication Critical patent/KR940027316A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로(40)는 클럭 증폭기(41)의 적어도 하나의 전환 인버터단(60)이 정지 신호에 응답하여 사용이 억제되는 저전력 모드를 갖는다. 정지 신호는 집적 회로(40)가 저전력 모드에 있을 것을 나타낸다. 한 실시예에서, 각각의 전환 인버터단은 상보형 금속 산화물 반도체(CMOS) 전환 인버터(60)인데, 여기에서, 부가의 P-채널 트랜지스터(61)가 인버터에 P-챈러 트랜지스터(62)의 소스와 정전력 공급 전압단자간에 연결되고, 부가의 N-채널 트랜지스터(64)가 인버터 N-채널 트랜지스터(63)의 소스와 부전력 공급 전압단자간에 연결된다. 전환되지 않은 인버터단(52)은 클럭 입력신호의 DC 값을 클럭 증폭기(41)의 전환점에 가깝게 유지시키기 위해, 저전력 모드동안 계속 활동한다.

Description

저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 집적 회로를 나타내는 블럭도, 제 3 도는 제 2 도의 클럭 증폭기를 나타내는 개략적이고 부분적인 논리도.

Claims (3)

  1. 저전력 모드(40)를 가진 집적 회로에 있어서, 클럭신호 및 정지 신호를 수신하고, 상기 클럭신호에 응답하여 출력단자에 출력 신호를 제공하며, 전환 인버터 수단(51) 및 고정 인버터 수단(52)을 포함하는 인버터 수단(51, 52)과 ; 상기 클럭신호 및 상기 정지 신호를 수신하고, 상기 정지 신호가 비활동할시에 상기 클럭신호에 응답하여 상기 인버터 수단(51, 52)의 상기 출력단자에 제 1 전압을 제공하는 상기 전환 인버터 수단(51)과 ; 상기 클럭신호를 수신하고, 상기 정지 신호와는 상관없이 상기 클럭신호에 응답하여 상기 인버터 수단(51, 52)의 상기 출력단자에 제 2 전압을 제공하는 상기 고정 인버터 수단(52)과 ; 상기 클럭신호를 수신하는 제 1 단자 및, 상기 인버터 수단(51, 52)의 상기 출력단자에 결합된 제 2 단자를 구비한 저항기(53)와 ; 상기 정지 신호가 비활동할시에, 상기 인버터 수단(51, 52)의 상기 출력 신호에 응답하여 클럭 출력 신호를 제공하기 위해 상기 인버터 수단(51, 52)에 결합된 논리 수단(54) 및 ; 상기 클럭 출력 신호를 수신하는 클럭 입력단자를 구비한 내부 회로(43, 44)를 포함하는 것을 특징으로 하는 저전력 모드를 가진 집적 회로.
  2. 저전력 모드(40)를 가진 집적 회로에 있어서, 클럭신호를 수신하는 입력단자와, 정지 신호를 수신하는 제어 입력단자 및, 출력 노드에 결합된 출력단자를 각각 가진 적어도 하나의 전환 인버터단(60)과 ; 상기 클럭신호를 수신하는 입력단자 및, 상기 출력 노드에 결합된 출력단자를 가진 인버터(52)와 ; 각각의 전환 인버터단(60)의 상기 입력단자들과 상기 인버터(52)의 상기 입력단자에 결합된 제 1 단자 및, 상기 출력 노드에 결합된 제 2 단자를 구비한 저항기(53)와 ; 상기 정지 신호가 비활동할시에, 상기 출력 노드 상의 상기 전압에 응답하여 클럭 출력신호를 제공하기 위해, 각각의 전환 인버터단(60) 및 상기 인버터(52)에 결합된 논리 수단(54) 및 ; 상기 클럭 출력 신호를 수신하는 클럭 입력단자를 구비한 내부 회로(43, 44)를 포함하는 것을 특징으로 하는 저전력 모드를 가진 집적 회로.
  3. 클럭 증폭기 회로(41)에 있어서, 클럭신호를 수신하는 입력단자와, 정지 신호를 수신하는 제어 입력단자 및, 출력 노드에 연결된 출력단자를 각각 구비한 적어도 하나의 전환 인버터단(60)과 ; 상기 클럭신호를 수신하는 입력단자 및, 상기 출력 노드에 결합된 출력단자를 가진 인버터(52)와 ; 각각의 전환 인버터단(60)의 상기 입력단자들 및 상기 인버터(52)의 상기 입력단자에 결합된 제 1 단자 및, 상기 출력 노드에 결합된 제 2 단자를 구비한 저항(53) 및 ; 정지 신호가 비활동할시에, 상기 출력 노드상에 상기 전압에 응답하여 클럭 출력 신호를 제공하기 위해, 각각의 전환 인버터단(60) 및 상기 인버터(52)에 결합된 논리 수단(54)을 포함하는 것을 특징으로 하는 클럭 증폭기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940009585A 1993-05-10 1994-04-28 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 KR940027316A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US058,184 1993-05-10
US08/058,184 US5430393A (en) 1993-05-10 1993-05-10 Integrated circuit with a low-power mode and clock amplifier circuit for same

Publications (1)

Publication Number Publication Date
KR940027316A true KR940027316A (ko) 1994-12-10

Family

ID=22015220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940009585A KR940027316A (ko) 1993-05-10 1994-04-28 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로

Country Status (4)

Country Link
US (1) US5430393A (ko)
EP (1) EP0624952A3 (ko)
JP (1) JPH06348362A (ko)
KR (1) KR940027316A (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4834735A (en) * 1986-07-18 1989-05-30 The Proctor & Gamble Company High density absorbent members having lower density and lower basis weight acquisition zones
US5675808A (en) * 1994-11-02 1997-10-07 Advanced Micro Devices, Inc. Power control of circuit modules within an integrated circuit
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
US5826068A (en) 1994-11-09 1998-10-20 Adaptec, Inc. Integrated circuit with a serial port having only one pin
JPH1013200A (ja) * 1996-06-26 1998-01-16 Mitsubishi Electric Corp 可変遅延回路
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
US5848014A (en) * 1997-06-12 1998-12-08 Cypress Semiconductor Corp. Semiconductor device such as a static random access memory (SRAM) having a low power mode using a clock disable circuit
US6052012A (en) * 1998-06-29 2000-04-18 Cisco Technology, Inc. Method and apparatus for clock uncertainly minimization
US6157222A (en) * 1999-03-29 2000-12-05 Texas Instruments Incorporated Low power adjustable input threshold circuit
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US6166991A (en) 1999-11-03 2000-12-26 Cypress Semiconductor Corp. Circuit, architecture and method for reducing power consumption in a synchronous integrated circuit
US6288593B1 (en) * 2000-01-04 2001-09-11 Translogic Technology, Inc. Digital electronic circuit for use in implementing digital logic functions
US20090195273A1 (en) * 2008-02-06 2009-08-06 Micron Technology, Inc. Start-up circuit for smia input clock buffer
WO2009147770A1 (ja) * 2008-06-02 2009-12-10 パナソニック株式会社 クロック信号増幅回路
US8611379B2 (en) * 2010-08-20 2013-12-17 Broadcom Corporation Resonant clock amplifier with a digitally tunable delay
US8643418B2 (en) * 2011-06-02 2014-02-04 Micron Technology, Inc. Apparatus and methods for altering the timing of a clock signal
US8816765B2 (en) * 2012-08-14 2014-08-26 Broadcom Corporation Coupled inductor and calibrated complementary low noise amplifiers
JP6178096B2 (ja) * 2013-04-03 2017-08-09 旭化成エレクトロニクス株式会社 リングアンプ
US9438244B2 (en) * 2014-10-28 2016-09-06 Xilinx, Inc. Circuits for and methods of controlling power within an integrated circuit
KR102076627B1 (ko) * 2018-08-08 2020-02-12 서울과학기술대학교 산학협력단 뇌신경 신호 기록용 아날로그 프론트엔드 집적회로

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4212083A (en) * 1976-05-28 1980-07-08 Texas Instruments Incorporated MOS Integrated with implanted resistor elements
JPS5810863B2 (ja) * 1978-04-24 1983-02-28 株式会社日立製作所 半導体装置
CH631047B (fr) * 1979-07-13 Ebauches Electroniques Sa Amplificateur pour signaux alternatifs.
US4758945A (en) * 1979-08-09 1988-07-19 Motorola, Inc. Method for reducing power consumed by a static microprocessor
US4590394A (en) * 1984-03-13 1986-05-20 Motorola, Inc. Signal processing circuit with voltage clamped input
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
JPS62145906A (ja) * 1985-12-20 1987-06-30 Nec Corp 増幅回路
US5208489A (en) * 1986-09-03 1993-05-04 Texas Instruments Incorporated Multiple compound domino logic circuit
US4922141A (en) * 1986-10-07 1990-05-01 Western Digital Corporation Phase-locked loop delay line
US4885544A (en) * 1987-12-28 1989-12-05 Kabushiki Kaisha Toshiba Determination circuit for data coincidence
US4890270A (en) * 1988-04-08 1989-12-26 Sun Microsystems Method and apparatus for measuring the speed of an integrated circuit device
US4899071A (en) * 1988-08-02 1990-02-06 Standard Microsystems Corporation Active delay line circuit
US4953187A (en) * 1989-01-23 1990-08-28 Motorola, Inc. High speed prescaler
JPH07114359B2 (ja) * 1989-07-28 1995-12-06 株式会社東芝 半導体集積回路
US5200907A (en) * 1990-04-16 1993-04-06 Tran Dzung J Transmission gate logic design method
JPH0446707U (ko) * 1990-08-22 1992-04-21
US5115150A (en) * 1990-11-19 1992-05-19 Hewlett-Packard Co. Low power CMOS bus receiver with small setup time
US5231319A (en) * 1991-08-22 1993-07-27 Ncr Corporation Voltage variable delay circuit
US5220216A (en) * 1992-01-02 1993-06-15 Woo Ann K Programmable driving power of a CMOS gate

Also Published As

Publication number Publication date
EP0624952A3 (en) 1995-11-22
JPH06348362A (ja) 1994-12-22
US5430393A (en) 1995-07-04
EP0624952A2 (en) 1994-11-17

Similar Documents

Publication Publication Date Title
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR100310493B1 (ko) 링 발진기 및 지연 회로
KR970017598A (ko) 반도체 장치 및 그 제어 회로
KR19980081521A (ko) 낮은 항복 전압을 갖는 출력 버퍼 회로
KR910017762A (ko) 출력회로
US6111425A (en) Very low power logic circuit family with enhanced noise immunity
KR960006287A (ko) 저전력 논리 신호 레벨 변환기
KR950007285A (ko) 플립플롭형 증폭 회로
KR910015114A (ko) 반도체 디지탈 회로
US5929679A (en) Voltage monitoring circuit capable of reducing power dissipation
KR910002127A (ko) 전원절환회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR940024629A (ko) 통신회로시스템
KR960003087A (ko) 수정발진회로
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR940017217A (ko) 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로
KR940010532A (ko) 인터페이스회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR950026101A (ko) 링 발진 회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
JPH0237823A (ja) レベルシフト回路
KR930006875A (ko) 집적회로
JPH0685497B2 (ja) 半導体集積回路
KR100466540B1 (ko) 입출력 포트 회로
JPS63266921A (ja) パワ−オンリセツト信号発生回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940428

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid