JPH06252171A

JPH06252171A - アクティブマトリクスパネルの製造方法

Info

Publication number: JPH06252171A
Application number: JP4092493A
Authority: JP
Inventors: Masaru Takahata; 勝高畠; Nobutake Konishi; 信武小西; Ryoji Oritsuki; 良二折付; Kiyao Kozai; 甲矢夫香西; Yuichi Hashimoto; 雄一橋本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-03-02
Filing date: 1993-03-02
Publication date: 1994-09-09

Abstract

(57)【要約】【目的】アクティブマトリクス液晶表示装置用として、
ＴＦＴ製造の工程数が短縮できる製法を提供すること。【構成】基板１上に形成されたＩＴＯ２／Ｍｏ３／ｎ＋
層４をＢＣｌ₃とＨＢｒの混合ガス６で一括加工し、そ
の後、ゲート絶縁膜／半導体膜／ｎ＋膜４／Ｍｏ膜３を
ＳＦ₆ガスで一括加工し、その後、Ａｌ／ＭｏをＢＣｌ
₃とＣｌ₂の混合ガスで一括加工する製造手法を用いてＴ
ＦＴを形成する。【効果】上記ＴＦＴの製法では、単独ガスによる多層膜
の一括加工を３回のみ用いて薄膜トランジスタを形成す
るので、製造工程数は大幅に短縮される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示パネルに係り、特に、薄膜トランジスタを用
いたアクティブマトリクスパネルにおける工程数短縮を
図ったものに関する。

【０００２】

【従来の技術】従来のアクティブマトリクスパネルで
は、例えば、特開平2−19840号に記載のような薄膜トラ
ンジスタを用いている。図１８は従来の画素部の断面構
造を示したものであり、図中において、１はガラス基
板、２はＩＴＯ(Indium Tin Oxide)、４は燐が含まれて
いる非晶質シリコン膜、７は真性非晶質シリコン膜（半
導体膜）、８は窒化シリコン膜（ゲート絶縁膜）、１２
はアルミニウム、３９はクロム（ゲート電極）、４０は
クロム（ソース／ドレイン電極）である。

【０００３】

【発明が解決しようとする課題】上記従来技術は、マス
ク枚数の低減に関しては考慮されているが、一種類のエ
ッチングガス（あるいはエッチング液）を用いた多層膜
の一括加工に関しては考慮されていないため、大幅な工
程数短縮までには至らない。また、上記従来技術では、
燐（Ｐ）が含まれている非晶質シリコン膜と真性非晶質
シリコン膜との選択エッチングが困難なため、燐（Ｐ）
が含まれている非晶質シリコン膜４と真性非晶質シリコ
ン膜７との間に窒化シリコン膜１５を挿入している。工
程数短縮を考えた場合には、層数が増えることは好まし
いことではない。本発明は、前述の問題点を解決するも
のであって、その目的は、一種類のエッチングガスによ
る多層膜の一括加工を用いることにより工程数が短縮さ
れたアクティブマトリクスパネルの製造方法を提供する
ことにある。

【０００４】

【課題を解決するための手段】上記目的は、アクティブ
マトリクス型の液晶パネルにおいて、基板上に順に堆積
した透明導電膜，金属膜、及び外因性半導体膜の三層膜
を、一種類のドライエッチングガスで一括加工すること
により、画素電極と薄膜トランジスタのソース／ドレイ
ン電極を同時にパターン形成し、上記薄膜トランジスタ
の真性半導体膜とゲート絶縁膜との二層膜を、一種類の
ドライエッチングガスで一括加工する時に、同時に、上
記画素電極上の外因性半導体膜と金属膜を除去し、少な
くとも二種類の金属膜からなる上記薄膜トランジスタの
ゲート電極も、一種類のドライエッチングガスで一括加
工することにより、達成される。上記パネルの製造方法
において、パネル仕様によっては、ソース／ドレイン電
極は透明導電膜のみでも達成される。また、上記パネル
の製造方法において、前記透明導電膜は酸化インジウム
・スズ（ＩＴＯ），ソース／ドレイン電極の金属膜はモ
リブデンあるいはタングステンが含まれている高融点金
属膜，画素電極と薄膜トランジスタのソース／ドレイン
電極を一括加工するエッチングガスは臭化水素（ＨＢ
ｒ）を主成分とするガス，真性半導体膜とゲート絶縁膜
との二層膜を一括加工するエッチングガスはフッ素系ガ
ス，ゲート電極はモリブデンあるいはタングステンが含
まれている高融点金属膜とアルミニウムの積層膜，ゲー
ト電極を一括加工するエッチングガスは塩素系ガスであ
ることが好ましい。

【０００５】

【作用】まず、画素電極と、薄膜トランジスタのソース
／ドレイン電極とを同時に加工するために、画素電極用
のＩＴＯを基板上に堆積し、引き続き、ソース／ドレイ
ン電極用のモリブデンあるいはタングステンが含まれて
いる高融点金属膜と燐が含まれている非晶質シリコン膜
を堆積し、臭化水素（ＨＢｒ）を主成分とするエッチン
グガスで一括加工する。ここで、ＩＴＯのエッチングガ
スとしては臭化水素が適しており、また、モリブデンあ
るいはタングステンが含まれている高融点金属と非晶質
シリコン膜も臭化水素によりエッチング可能である。次
に、例えば非晶質シリコン膜からなる半導体膜と、例え
ば窒化シリコン膜からなるゲート絶縁膜を順次、堆積
し、フッ素系ガスで、半導体膜／ゲート絶縁膜を一括加
工する。この時に、同時に画素電極上の燐が含まれてい
る非晶質シリコン膜とモリブデンあるいはタングステン
が含まれている高融点金属膜もエッチングされる。ここ
で、ＩＴＯはフッ素系ガスではエッチングされにくいの
で、画素電極（ＩＴＯ）は露出するがフッ素系ガスによ
る形状変化は小さい。次に、ゲート電極用のモリブデン
あるいはタングステンが含まれている高融点金属膜とア
ルミニウムの積層膜を堆積し、塩素系ガスでゲート電極
を一括加工する。ここで、モリブデンあるいはタングス
テンが含まれている高融点金属とアルミニウムは塩素系
ガスでエッチング可能であり、また、ゲート電極を一括
加工する際の下地膜である窒化シリコン膜とＩＴＯは塩
素系ガスではエッチングされにくい膜である。

【０００６】以上、本発明では、アクティブマトリクス
パネルの製造方法において、３マスクで、３回の一括加
工を用いているので製造工程数は大幅に短縮される。

【０００７】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【０００８】図１から図８は、本発明による加工手法を
ＴＦＴ−ＬＣＤ基板の製造時の加工に適用した場合の構
成図である。

【０００９】図１から図８において、１はガラス基板、
２はＩＴＯ(Indium Tin Oxide)、３はモリブデン（Ｍ
ｏ）あるいはタングステン(Ｗ)、４は燐が含まれている
非晶質シリコン膜、５はホトレジスト、６は三塩化硼素
(ＢＣｌ₃)と臭化水素(ＨＢｒ)の混合ガス、７は真性非
晶質シリコン膜（半導体膜）、８は窒化シリコン膜（ゲ
ート絶縁膜）、９はホトレジスト、１０はＳＦ₆ガス、
１１はモリブデン（Ｍｏ)あるいはタングステン
（Ｗ）、１２はアルミニウム（Ａｌ）、１３はホトレジ
スト、１４は三塩化硼素（ＢＣｌ₃）と塩素（Ｃｌ₂）の
混合ガス、１５は有機保護膜、２０はＴＦＴ付ガラス基
板、２１は下部の配向膜、２２は液晶、２３は上部の配
向膜、２４はＩＴＯ付ガラス基板である。

【００１０】ここで、図１から図８を参照して、ＴＦＴ
−ＬＣＤ基板の製造方法について説明する。

【００１１】始めに、図１に示すように、ガラス基板１
上に、ＩＴＯ膜２，Ｍｏ膜３，ｎ＋膜４を順次堆積し、
その後に、ｎ＋膜４上にホトレジスト材料を塗布し、所
定の個所にホトレジスト層５をパターニング形成する。

【００１２】次に、図２に示すように、矢印方向からＢ
Ｃｌ₃とＨＢｒとの混合ガスからなるエッチングガス６
を供給し、ホトレジスト層５をマスクにして、ｎ＋膜
４，Ｍｏ膜３，ＩＴＯ膜２を一括してエッチングし、ホ
トレジスト層５が存在する部分を除いた残りの部分のｎ
＋膜４，Ｍｏ膜３，ＩＴＯ膜２をエッチング除去する。

【００１３】次に、図３に示すように、ホトレジスト層
５を剥離した後、全表面に非晶質シリコン膜からなる半
導体膜７，窒化シリコン膜からなるゲート絶縁膜８を順
次堆積させ、その後に、ゲート絶縁膜８上にホトレジス
ト材料を塗布し、所定の個所にホトレジスト層９をパタ
ーニング形成する。

【００１４】次に、図４に示すように、矢印方向からＳ
Ｆ₆ガスからなるエッチングガス１０を供給し、ホトレ
ジスト層９をマスクにして、ゲート絶縁膜８，半導体膜
７，ｎ＋膜４，Ｍｏ膜３を一括してエッチングし、ホト
レジスト層９が存在する部分を除いた残りの部分のゲー
ト絶縁膜８，半導体膜７，ｎ＋膜４，Ｍｏ膜３をエッチ
ング除去する。この時に、ＩＴＯはフッ素系ガスではエ
ッチングされにくいので、画素電極（ＩＴＯ）は露出す
るがＳＦ₆ガスによる形状変化は小さい。

【００１５】続いて、図５に示すように、ホトレジスト
層９を剥離した後、全表面にゲート電極となるＭｏ膜１
１，Ａｌ膜１２を順次堆積し、その後に、Ａｌ膜１２上
にホトレジスト材料を塗布し、所定の個所にホトレジス
ト層１３をパターニング形成する。

【００１６】次に、図６に示すように、矢印方向からＢ
Ｃｌ₃とＣｌ₂との混合ガスからなるエッチングガス１４
を供給し、ホトレジスト層１３をマスクにして、Ａｌ膜
１２，Ｍｏ膜１１を一括してエッチングし、ホトレジス
ト層１３が存在する部分を除いた残りの部分のＡｌ膜１
２，Ｍｏ膜１１をエッチング除去する。ここで、ゲート
電極を一括加工する際の下地膜である窒化シリコン膜と
ＩＴＯは塩素系ガスではエッチングされにくい膜である
ので、ＢＣｌ₃とＣｌ₂との混合ガスによる上記下地膜の
形状変化は小さい。

【００１７】次に、図７に示すように、ホトレジスト層
１３を剥離した後、全表面に有機保護膜１５を堆積させ
る。

【００１８】最後に、図８に示すように、二つの基板、
すなわち、薄膜トランジスタが形成されているＴＦＴ付
ガラス基板２０と、ＩＴＯ膜が形成されているＩＴＯ付
ガラス基板２４とが対向配置され、それら基板２０，２
４の間に下部配向膜２１，上部配向膜２３を介して液晶
層２２が封入されて、アクティブマトリクス液晶ディス
プレイ基板、すなわち、ＴＦＴ−ＬＣＤ(Thin Film Tra
nsistor-LiquidCrystal Display)基板が形成される。

【００１９】続く、図９から図１２は本発明の製造方法
を用いた場合の画素部の平面構造を示したものである。
図９から図１２において、３０はゲート電極が存在する
領域、３１は半導体膜／ゲート絶縁膜が存在する領域、
３２はドレイン電極、３３は画素電極、３４はドレイン
電極が存在する領域、３５は半導体膜／ゲート絶縁膜が
存在する領域、３６はアルミニウム、３７はゲート電
極、３８はソース電極である。

【００２０】ここで、図９から図１２を参照して、本発
明の製造方法を用いた場合の画素部の平面構造について
説明する。

【００２１】図９は本発明を用いた場合の画素部の平面
構造の第１実施例を示したものである。図中において、
ゲート電極３０下には、常に半導体膜／ゲート絶縁膜３
１が配置されているので、ゲート電極３０の断線不良は
低減される。また、ドレイン電極配線には、比較的高抵
抗である高融点金属／ＩＴＯ積層配線を用いているが、
ドレイン線の容量はゲート線の容量に比べ１桁小さいの
で問題はない。本発明のような正スタガー構造の薄膜ト
ランジスタでは、半導体膜／ゲート絶縁膜を堆積後、低
温処理が必要なＡｌを堆積させればよいので、Ａｌのヒ
ロックスは低減できる。従って、ゲート／ドレインある
いはゲート／ソース間のショートは低減できる。また、
本発明のような正スタガー構造の薄膜トランジスタで
は、Ａｌを厚く堆積しても、ステップカバレージの問題
は生じないので、特に多色表示が要求されるアクティブ
マトリクス液晶表示には有利である。

【００２２】図１０は本発明を用いた場合の画素部の平
面構造の第２実施例を示したものである。図１０に示し
た平面構造の特徴としては、画素電極３３とゲート電極
３０の重なり部分で蓄積容量を形成していることであ
る。なお、図１０に示した平面構造を有するＴＦＴ−Ｌ
ＣＤを駆動する場合には、図面において、下方から上方
に向かってゲート波形を順次スキャンさせて表示させる
必要がある。上記駆動では、１ライン分のみの期間しか
蓄積容量の電位変動がないので、画質は、ほとんど劣化
しない。一方、図面において、上方から下方に向かって
ゲート波形を順次スキャンさせると、ゲート線上のリー
ク電流により生じる非正常電位が１フレームの期間、蓄
積容量部に保持される。したがって、画質が劣化する。

【００２３】図１１は本発明を用いた場合の画素部の平
面構造の第３実施例を示したものである。図１１に示し
た平面構造の特徴としては、ドレイン電極３２の補助電
極としてアルミニウム(Ａｌ)３６を用いていることであ
る。上記アルミニウム(Ａｌ)３６は、ゲート電極用のＡ
ｌを形成する際に、同時に形成されたものである。上記
平面構造により、ドレイン電極３２の配線抵抗が低くな
るので信号遅延が低減される。

【００２４】図１２は本発明を用いた場合の画素部の平
面構造の第４実施例を示したものである。図１２に示し
た平面構造の特徴としては、表示エリア内の偶数列の画
素パターンが、奇数列の画素パターンのミラー反転パタ
ーンになっていることである。ここで、図９から図１１
に示した画素部の平面構造では、隣接のドレイン電極か
ら印加される表示信号の混入を防止するため、ゲート電
極上に配置されたソース電極を挟みこむようにドレイン
電極が配置されている。しかしながら、上記平面構造で
は、ドレイン電極パターンが複雑になるため、歩留まり
が低下する可能性がある。一方、図１２に示した平面構
造では、隣接のドレイン電極の距離が遠くなるため、隣
接のドレイン電極からの影響は低減される。従って、ゲ
ート電極上に配置されたソース電極を挟みこむようなド
レイン電極パターンを用いる必要性は低減される。

【００２５】続く、図１３から図１５は本発明の製造方
法を用いた場合のドレイン側端子部の断面構造，ゲート
側端子部の断面構造、及び蓄積容量部の断面構造を示し
たものである。図１３から図１５において、１はガラス
基板、２はＩＴＯ膜、３はＭｏ（モリブデン）、４はｎ
＋層（外因性半導体膜）、７はｉ層(真性半導体膜)、８
はＳｉＮ膜（ゲート絶縁膜）、１１はＭｏ（モリブデ
ン）、１２はアルミニウム、１５は有機保護膜である。
なお、図１６に示した蓄積容量部の断面構造は、図１０
のＡ−Ａ′間の断面構造である。

【００２６】次に、図１６は本発明を用いた場合の画素
部の断面構造の第２実施例を示したものであり、特徴と
してはソース／ドレイン配線がＩＴＯのみであることで
ある。図１６に示した構造は、特にドレイン配線にＡｌ
の補助配線を用いる（図１１に示した平面構造）場合に
効果がある。これはＩＴＯのシート抵抗が２０〜５０Ω
／□と比較的高い理由による。

【００２７】次に、図１７は、本発明による加工手法を
用いて製造したＴＦＴ−ＬＣＤ基板を含むアクティブマ
トリクス液晶ディスプレイ装置の構成の一例を示すブロ
ック構成図である。図１７において、５０はＴＦＴ−Ｌ
ＣＤ基板、５１は走査側ドライバ、５２は信号側ドライ
バ、５３はコントローラ、５４は画像信号源である。そ
して、ＴＦＴ−ＬＣＤ基板５０の各画素（図示なし）に
対応した走査線（図示なし）は走査側ドライバ５１に、
同じく各画素（図示なし）に対応した信号線（図示な
し）は信号側ドライバ５２にそれぞれ接続される。コン
トローラ５３は、走査側ドライバ５１，信号側ドライバ
５２，画像信号源５４にそれぞれ接続され、画像信号源
５４は信号側ドライバ５２に接続されている。

【００２８】本例のアクティブマトリクス液晶ディスプ
レイ装置は、その構成は既知のものであり、また、その
動作も既に知られているところであるので、前記構成及
び動作についてのこれ以上の説明は省略する。

【００２９】次に、図１９は、本発明を用いた場合の画
素部の断面構造の第３実施例であり、特徴としてはソー
ス／ドレイン配線をガラス基板に埋め込んだことであ
る。このことにより、ｉ層（非晶質シリコン）のステッ
プカバレージが容易になるので、ｉ層が薄膜化できる。
従って、ＴＦＴの電気的特性が向上する。

【００３０】続く、図２０から図２３は、図１９に示し
たソース／ドレイン配線の平坦化加工手法の製作手順
を、示したものである。図２０から図２３において、１
はガラス基板、２はＩＴＯ膜、３はＭｏ（モリブデ
ン）、４はｎ＋層(外因性半導体膜)、６０はホトレジス
ト層、６１はＳＦ₆ガスである。

【００３１】ここで、図２０から図２３を参照して、平
坦化加工手法の製作手順について説明する。

【００３２】始めに、図２０に示すように、ガラス基板
１上に、ホトレジスト材料を塗布し、所定の個所にホト
レジスト層６０をパターニング形成する。

【００３３】次に、図２１に示すように、矢印方向から
ＳＦ₆ガス６１を供給し、ホトレジスト層６０をマスク
にして、ガラス基板１をエッチングする。

【００３４】次に、図２２に示すように、ＩＴＯ膜２，
Ｍｏ（モリブデン）３，ｎ＋層（外因性半導体膜）４を
順次堆積し、その後、ホトレジスト層６０をリフトオフ
法により除去することにより、図２３に示すように、所
定のＩＴＯ膜２，Ｍｏ（モリブデン）３，ｎ＋層（外因
性半導体膜）４がガラス基板１に埋め込まれる。

【００３５】

【発明の効果】以上の説明から明らかなように、本発明
によれば、アクティブマトリクス型液晶表示装置に用い
られる薄膜トランジスタの製法において、単独ガスによ
る多層膜の一括加工を３回のみ用いて薄膜トランジスタ
を形成するので、製造工程数は大幅に短縮される。従っ
て、上記薄膜トランジスタを用いることにより、製造工
程数が短縮されたアクティブマトリクス型液晶表示装置
が提供できる。

【図面の簡単な説明】

【図１】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最初の製造段階の構成図である。

【図２】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第２の製造段階の構成図である。

【図３】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第３の製造段階の構成図である。

【図４】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第４の製造段階の構成図である。

【図５】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第５の製造段階の構成図である。

【図６】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第６の製造段階の構成図である。

【図７】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の第７の製造段階の構成図である。

【図８】本発明の加工手法をＴＦＴ−ＬＣＤ基板に適用
した場合の最終の製造段階の構成図である。

【図９】本発明を用いた場合の画素部の平面構造の第１
実施例を示す図である。

【図１０】本発明を用いた場合の画素部の平面構造の第
２実施例を示す図である。

【図１１】本発明を用いた場合の画素部の平面構造の第
３実施例を示す図である。

【図１２】本発明を用いた場合の画素部の平面構造の第
４実施例を示す図である。

【図１３】本発明を用いた場合のドレイン側端子部の断
面構造図である。

【図１４】本発明を用いた場合のゲート側端子部の断面
構造図である。

【図１５】本発明を用いた場合の蓄積容量部の断面構造
図である。

【図１６】本発明を用いた場合の画素部の断面構造の第
２実施例を示す図である。

【図１７】本発明を用いたアクティブマトリクス液晶デ
ィスプレイのシステム構成図である。

【図１８】従来の画素部の断面構造図である。

【図１９】本発明を用いた場合の画素部の断面構造の第
３実施例を示す図である。

【図２０】平坦化加工手法の製作手順を示した最初の製
造段階の構成図である。

【図２１】平坦化加工手法の製作手順を示した第２の製
造段階の構成図である。

【図２２】平坦化加工手法の製作手順を示した第３の製
造段階の構成図である。

【図２３】平坦化加工手法の製作手順を示した最終の製
造段階の構成図である。

【符号の説明】

１…ガラス基板、２…ＩＴＯ(Indium Tin Oxide)、３…
モリブデンあるいはタングステン、４…燐が含まれてい
る非晶質シリコン膜、５…ホトレジスト、６…三塩化硼
素（ＢＣｌ₃）と臭化水素（ＨＢｒ）の混合ガス、７…
真性非晶質シリコン膜（半導体膜）、８…窒化シリコン
膜（ゲート絶縁膜）、９…ホトレジスト、１０…ＳＦ₆
ガス、１１…モリブデンあるいはタングステン、１２…
アルミニウム、１３…ホトレジスト、１４…三塩化硼素
（ＢＣｌ₃）と塩素（Ｃｌ₂）の混合ガス、１５…有機保
護膜、２０…ＴＦＴ付ガラス基板、２１…下部の配向
膜、２２…液晶、２３…上部の配向膜、２４…ＩＴＯ付
ガラス基板、３０…ゲート電極が存在する領域、３１…
半導体膜／ゲート絶縁膜が存在する領域、３２…ドレイ
ン電極、３３…画素電極、３４…ドレイン電極が存在す
る領域、３５…半導体膜／ゲート絶縁膜が存在する領
域、３６…アルミニウム、３７…ゲート電極、３８…ソ
ース電極、３９…クロム（ゲート電極）、４０…クロム
(ドレイン電極)、５０…ＴＦＴ−ＬＣＤ(Thin Film Tra
nsistor-Liquid Crystal Display）基板、５１…走査側
ドライバ、５２…信号側ドライバ、５３…コントロー
ラ、５４…画像信号源、６０…ホトレジスト、６１…Ｓ
Ｆ₆ガス。

───────────────────────────────────────────────────── フロントページの続き (72)発明者香西甲矢夫千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内 (72)発明者橋本雄一千葉県茂原市早野3300番地株式会社日立製作所電子デバイス事業部内

Claims

【特許請求の範囲】

【請求項１】アクティブマトリクス型の液晶パネルにお
いて、基板上に順に堆積した透明導電膜，金属膜、及び
外因性半導体膜の三層膜を、一種類のドライエッチング
ガスで一括加工することにより、画素電極と薄膜トラン
ジスタのソース／ドレイン電極とを同時にパターン形成
し、上記薄膜トランジスタの真性半導体膜とゲート絶縁
膜との二層膜を、一種類のドライエッチングガスで一括
加工する時に、同時に、上記画素電極上の外因性半導体
膜と金属膜を除去し、少なくとも二種類の金属膜からな
る上記薄膜トランジスタのゲート電極も、一種類のドラ
イエッチングガスで一括加工することを特徴とするアク
ティブマトリクスパネルの製造方法。
【請求項２】アクティブマトリクス型の液晶パネルにお
いて、基板上に順に堆積した透明導電膜と外因性半導体
膜の二層膜を、一種類のドライエッチングガスで一括加
工することにより、画素電極と薄膜トランジスタのソー
ス／ドレイン電極とを同時にパターン形成し、上記薄膜
トランジスタの真性半導体膜とゲート絶縁膜との二層膜
を、一種類のドライエッチングガスで一括加工する時
に、同時に、上記画素電極上の外因性半導体膜を除去
し、少なくとも二種類の金属膜からなる上記薄膜トラン
ジスタのゲート電極も、一種類のドライエッチングガス
で一括加工することを特徴とするアクティブマトリクス
パネルの製造方法。
【請求項３】請求項１又は２において、前記透明導電膜
は酸化インジウム・スズ(ＩＴＯ)，ソース／ドレイン電
極の金属膜はモリブデンあるいはタンタルが含まれてい
る高融点金属膜，画素電極と薄膜トランジスタのソース
／ドレイン電極を一括加工するエッチングガスは臭化水
素（ＨＢｒ）を主成分とするガス，真性半導体膜とゲー
ト絶縁膜との二層膜を一括加工するエッチングガスはフ
ッ素系ガス，ゲート電極はモリブデンあるいはタングス
テンが含まれている高融点金属膜とアルミニウムの積層
膜，ゲート電極を一括加工するエッチングガスは塩素系
ガスであることを特徴とするアクティブマトリクスパネ
ルの製造方法。
【請求項４】請求項１〜３のいずれか１項記載におい
て、ゲート電極を一括加工する際に、ソース／ドレイン
電極上の一部に、補助電極として、アルミニウムを残す
ことを特徴とするアクティブマトリクスパネルの製造方
法。
【請求項５】請求項１〜４のいずれか１項記載におい
て、表示エリア内の偶数列の画素パターンは、奇数列の
画素パターンのミラー反転パターンの構成であることを
特徴とするアクティブマトリクスパネルの製造方法。
【請求項６】請求項１〜４のいずれか１項記載におい
て、初めにフッ素系ガスで基板の一部をエッチングし、
その後、透明導電膜，金属膜、及び外因性半導体膜の三
層膜を堆積することにより、画素電極とソース／ドレイ
ン電極とを基板上に埋め込むことを特徴とするアクティ
ブマトリクスパネルの製造方法。