JPH0620111B2 - モノシリックｉｃ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はモノシリックＩＣ内の多結晶シリコン抵抗に関
する。

［従来の技術］ 従来、モノシリックＩＣ上に高精度かつ高信頼度の抵抗
体を構成する場合には、高信頼度を得るため総並列抵抗
の面積を広くとるような幅広の抵抗パターンが使用さ
れ、かつ、高精度を得るためにその幅広の抵抗パターン
を２つ以上の並列抵抗パターンに区切り、かつ、周囲に
ダミー抵抗パターンが構成されていた。

［発明が解決しようとする問題点］ このように２つ以上の並列抵抗パターンに、区切られて
いるため、単一の抵抗体に比して周辺長が長くなり、そ
の結果対基板間の容量が増大するという欠点がある。す
なわち、抵抗体の周辺の部分には電気力線が集中するの
で、この周辺部分に形成される寄生容量は大きい。従っ
て、周辺長が長くなることはその分寄生容量が大きくな
る。このような周辺部での容量はフリンジング容量と呼
ばれている。かかる容量値の増大は、大電流が流れる低
抵抗体でかつ超高周波で動作するモノシリックＩＣのコ
レクタ負荷抵抗では特に問題となる。

［問題点を解決するための手段］ 本発明のモノシリックＩＣは、多結晶シリコン抵抗体
が、下層部の多結晶シリコン抵抗体層と、この抵抗体層
に少なくとも一部が重なって設けられた上層部の多結晶
シリコン抵抗体層と、これら下層部および上層部の多結
晶シリコン抵抗体層を並列に接続する配線層とで構成さ
れている。

［実施例］ 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すモノシリックＩＣ内の
抵抗パターンの平面図である。

第１図に示すように、高層側の多結晶シリコン抵抗体１
〜３と、基板により近い低層側の多結晶シリコン抵抗体
４、５と、多結晶シリコン抵抗体１〜５を両端で並列接
続するアルミニウムの配線層１６、１７と、多結晶シリ
コン抵抗体１〜５と配線層１６、１７とを接続するコン
タクト６〜１５とを含む。高層側の多結晶シリコン抵抗
体１〜３と、低層側の多結晶シリコン抵抗体４、５と
は、図示のように、隣合うもの同士それぞれの一部が平
面的にみて互いに重なるように配置されている。

このように形成することにより、上層部の抵抗１、２、
３の周辺部のうち下層部の抵抗体４、５と重なっている
部分からの電気力線は下層部の抵抗体４、５の存在によ
り、対基板との間の寄生容量の形成には寄与せず、この
結果、全体としての対基容量は小さくなる。

［発明の効果］ 以上説明したように本発明によれば、単一の幅広の抵抗
パターンを分割した場合と比較して、フリンジング容量
が少なくなるので総合の対基板容量を減少できる効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例を用いてモノシリックＩＣ内
に形成した抵抗パターンの平面図である。 １〜３……高層側の多結晶シリコン抵抗体、４、５……
低層側の多結晶シリコン抵抗体、６〜１５……コンタク
ト、１６、１７……配線層。

Claims (1)

【特許請求の範囲】
1. 【請求項１】多結晶シリコン抵抗体が、下層部の多結晶
   シリコン抵抗体層と、この抵抗体層に少なくとも一部が
   重なって設けられた上層部の多結晶シリコン抵抗体層
   と、これら下層部および上層部の多結晶シリコン抵抗体
   層を並列に接続する配線層とでなることを特徴とするモ
   ノシリックＩＣ。