JPH06132353A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH06132353A JPH06132353A JP4113985A JP11398592A JPH06132353A JP H06132353 A JPH06132353 A JP H06132353A JP 4113985 A JP4113985 A JP 4113985A JP 11398592 A JP11398592 A JP 11398592A JP H06132353 A JPH06132353 A JP H06132353A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- solder bump
- solder
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置に関し、
特にフリップチップ実装におけるチップの装着誤差を自
動的に修正できるようにしたものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
Particularly, the present invention relates to a device capable of automatically correcting a chip mounting error in flip chip mounting.
【0002】[0002]
【従来の技術】フリップチップ実装とは、図4(a) に示
すように、予じめチップ1の電極部(図示せず)に半田
バンプ1aを形成しておき、予備半田(以下、この基板
側の予備半田も半田バンプと称す)2aを形成した基板
2の導体部(図示せず)にフェイスダウンでマウント
し、この状態で加熱炉に入れて接合することにより、両
者をはんだ付けする方式である。2. Description of the Related Art Flip-chip mounting means, as shown in FIG. 4 (a), a solder bump 1a is previously formed on an electrode portion (not shown) of a preliminary chip 1 and a preliminary solder (hereinafter Preliminary solder on the board side is also referred to as solder bump) 2a is mounted face down on a conductor portion (not shown) of the board 2 on which the solder bumps 2a are formed, and in this state, they are put in a heating furnace to be joined and soldered together. It is a method.
【0003】この方式によれば、ワイヤボンディングや
TAB(Tape Automated Bonding)実装に比し電極パッ
ドのピッチは増大するが、ワイヤボンディングやTAB
ではチップの周縁部にしか電極パッドを設けることがで
きないのに対し、フリップチップではチップ面内の任意
の箇所にパッドを形成できるため、パッドレイアウトの
制約がなくなるというメリットがある。また、チップと
基板とが微細な半田付けで接合されているため、基板装
着後にチップに不良が発見された場合、これを取り外し
て良品と交換する、いわゆるリワークが簡単に行なえ
る。According to this method, the pitch of the electrode pads is increased as compared with wire bonding and TAB (Tape Automated Bonding) mounting, but wire bonding and TAB are used.
In contrast, the electrode pad can be provided only on the peripheral portion of the chip, whereas the flip chip has the advantage that the pad layout can be eliminated because the pad can be formed at any position on the chip surface. Further, since the chip and the substrate are joined by fine soldering, if a defect is found in the chip after mounting on the substrate, it is possible to easily remove the chip and replace it with a good product, so-called rework.
【0004】このため、パッケージングしない状態の複
数のチップを同一パッケージ内に実装するマルチチップ
・モジュールでは、チップの基板への実装はリワーク性
のよいフリップチップ実装が主流になるものと考えられ
ている。その理由は、マルチチップ・モジュールではモ
ジュールの総合的な歩留りが、チップ単品の歩留りをチ
ップ個数で累乗したものとなるため、不良チップを交換
して総合的な歩留りを向上させるリワークが必須のもの
となるためである。For this reason, in a multi-chip module in which a plurality of unpackaged chips are mounted in the same package, flip chip mounting, which has good reworkability, is considered to be the mainstream for mounting chips on a substrate. There is. The reason for this is that in a multi-chip module, the overall module yield is the yield of a single chip raised to the power of the number of chips, so it is essential to replace defective chips and improve the overall yield. This is because
【0005】[0005]
【発明が解決しようとする課題】このように、フリップ
チップ実装はパッドレイアウトに2次元の自由度を持た
せることができ、リワークの容易さもあって、ワイヤボ
ンディングやTABに対し優位に立っているが、ボンデ
ィングコストの面では逆に不利となる。As described above, the flip-chip mounting has a two-dimensional degree of freedom in the pad layout and is easy to rework, and is superior to wire bonding and TAB. However, it is disadvantageous in terms of bonding cost.
【0006】即ち、図4(b) に破線で示すように、仮り
にチップ側の半田バンプの中心が、基板側の半田バンプ
の中心より、その直径に相当する分よりずれてチップが
搭載された場合には、もはや両者を接合できない状態と
なる。このため、フリップチップ実装ではチップ側とパ
ッケージ側(基板側)の両方からアライメントを検出し
チップを高精度で搭載する必要があるため、フリップチ
ップボンダーと呼ばれる専用機が必要となり、これはダ
イボンダーに比べ極めて高価である。従ってフリップチ
ップ実装を行なうには専用のラインが必要となり、これ
がボンディングコストを押し上げることになる。That is, as shown by a broken line in FIG. 4B, it is assumed that the center of the solder bump on the chip side is deviated from the center of the solder bump on the substrate side by an amount corresponding to the diameter of the chip. If it does, the two can no longer be joined. For this reason, in flip chip mounting, it is necessary to detect alignment from both the chip side and the package side (board side) and mount the chip with high accuracy, so a special machine called a flip chip bonder is required. This is a die bonder. It is extremely expensive in comparison. Therefore, a dedicated line is required for flip chip mounting, which increases the bonding cost.
【0007】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、高価なフリップ
チップボンダーによらなくてもフリップチップ実装を実
行できる半導体装置を提供することを目的とする。The present invention has been made in order to solve the above-mentioned problems of the conventional one, and an object thereof is to provide a semiconductor device capable of performing flip-chip mounting without using an expensive flip-chip bonder. And
【0008】[0008]
【課題を解決するための手段】この発明に係る半導体装
置は、相互に対向する位置に形成すべき、基板側の半田
バンプとチップ側の半田バンプの対のうち、その一方の
半田バンプの中心が他方の半田バンプの中心よりバンプ
の直径より短い距離に相当する分ずれた位置に位置する
ものを形成するようにしたものである。A semiconductor device according to the present invention has a center of one solder bump of a pair of a solder bump on the substrate side and a solder bump on the chip side, which are to be formed at positions facing each other. Is formed at a position displaced from the center of the other solder bump by a distance shorter than the diameter of the bump.
【0009】[0009]
【作用】この発明においては、上述のように装置を構成
したので、チップが機械的な搬送誤差によりずれてマウ
ントされたとしても、チップと基板を接合する際に、相
互にずれて形成された半田バンプ対が、これが溶融した
時の表面張力により正規の位置にチップを引き戻すた
め、フリップチップボンダーを使用せずにフリップチッ
プ実装が可能となる。In the present invention, since the device is constructed as described above, even if the chips are mounted while being deviated due to a mechanical conveyance error, they are formed deviated from each other when the chip and the substrate are bonded. Since the solder bump pair pulls the chip back to the proper position due to the surface tension when the solder bump melts, flip chip mounting is possible without using a flip chip bonder.
【0010】[0010]
【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による半導体装置の断
面構造を示し、図において、1は図示しない電極部に半
田バンプが形成される半導体集積回路チップ、2は図示
しない導体部に半田バンプが形成される基板である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 shows a cross-sectional structure of a semiconductor device according to an embodiment of the present invention. In the figure, 1 is a semiconductor integrated circuit chip in which solder bumps are formed on an electrode portion (not shown), and 2 is a solder bump on a conductor portion (not shown). It is a substrate to be processed.
【0011】本実施例では、大部分の半田バンプ1a,
2a対は、半導体集積回路チップ1の半田バンプ形成位
置とこれに対応する基板の半田バンプ形成位置とが共に
正規の位置、即ち、チップが誤差なくマウントされた時
に互いの位置が相互に対向する位置に形成されている
が、図1(a) に示すように、チップの4隅に相当する位
置に形成される半田バンプ11a,22a対は、互いの
中心がその直径より短い距離だけずれて位置するように
形成されている。In this embodiment, most of the solder bumps 1a,
In the pair 2a, the solder bump forming position of the semiconductor integrated circuit chip 1 and the corresponding solder bump forming position of the substrate are both regular positions, that is, when the chips are mounted without error, the positions are opposed to each other. Although the solder bumps 11a and 22a are formed at the positions, as shown in FIG. 1 (a), the solder bumps 11a and 22a formed at the positions corresponding to the four corners of the chip are displaced from each other by a distance shorter than their diameter. It is formed so as to be located.
【0012】次にその作用,効果について説明する。本
実施例では以上のように装置を構成したことにより、機
械的な搭載精度によりチップと基板がずれて搭載された
としても、半田をリフローすることにより、セルフアラ
イメント効果が生じ、チップと基板のずれは自動的に解
消される。Next, the operation and effect will be described. In the present embodiment, since the device is configured as described above, even if the chip and the substrate are misaligned and mounted due to mechanical mounting accuracy, the reflow of the solder causes the self-alignment effect, and the chip and the substrate are separated. The gap is automatically resolved.
【0013】即ち、図1(a) に示すように、例えば半田
バンプ同士の間隔が200μm、半田バンプの直径が1
00μmであり、チップと基板とのずれが70〜80μ
mで、半田バンプの直径以下に収まっているとする。That is, as shown in FIG. 1A, for example, the distance between solder bumps is 200 μm, and the diameter of solder bumps is 1
The gap between the chip and the substrate is 70 to 80 μm.
It is assumed that m is less than or equal to the diameter of the solder bump.
【0014】このとき、その搭載ずれによりチップ4隅
の半田バンプ対11a,22aはそのずれ量が少なく、
大部分の半田バンプ対はそのずれ量が多い状態となる。At this time, the displacement of the solder bump pairs 11a and 22a at the four corners of the chip is small due to the mounting displacement,
Most of the solder bump pairs have a large amount of displacement.
【0015】このような状態で、チップを基板に搭載し
たまま加熱炉に入れ半田を溶融すると、まずチップ4隅
の半田バンプ対はその中心同士のずれ量が少ないため、
溶融した状態での表面張力によりその表面積を極力小さ
くするように、チップを基板に対し右側に移動するよう
に作用する。In this state, when the chip is mounted on the substrate and placed in a heating furnace to melt the solder, first, since the solder bump pairs at the four corners of the chip have a small amount of deviation between their centers,
The surface tension in the molten state acts so as to move the chip to the right side of the substrate so as to minimize its surface area.
【0016】すると、それまでずれ量が多かった大多数
の半田バンプ対は、この4隅の半田バンプ対がチップ位
置をある程度矯正したためにその中心同士のずれ量が少
なくなり、溶融した状態での表面張力によりその表面積
を極力減少するように、チップを基板に対しより右側に
移動させる。その結果、チップは本来あるべき位置に向
かって自己整合的に移動し、本来あるべき位置に来る
と、4隅の半田バンプ対と残りの大多数の半田バンプ対
との力関係により、この位置で安定する。このため、も
はやフリップチップボンダーによりチップを搭載する必
要はなくなり、専用ラインを新設することなく安価なダ
イボンダーでフリップチップ実装を実現できる。Then, in the majority of the solder bump pairs which had a large amount of displacement until then, the amounts of displacement between the centers of the solder bump pairs at the four corners corrected the chip positions to some extent, so that the solder bump pairs in the melted state. The chip is moved to the right of the substrate so that its surface area is reduced by surface tension as much as possible. As a result, the chip moves in a self-aligned manner toward the proper position, and when the chip reaches the proper position, the force relationship between the solder bump pairs at the four corners and the remaining majority of the solder bump pairs causes this position to change. Stabilizes at. Therefore, it is no longer necessary to mount the chip by the flip chip bonder, and the flip chip mounting can be realized by the inexpensive die bonder without newly installing a dedicated line.
【0017】また、図1(b) は本発明の他の実施例によ
る半導体装置を示し、これは図1(a) と同様の条件のも
とで、例えば100個の半田バンプ対のうちチップ4隅
の半田バンプ11a,22a対のずれ量を例えば80μ
m、そのすぐ内側の10個の半田バンプ111a,22
2a対のずれ量を例えば50μmとし、残りの86個に
ついてはこれは正規の位置に位置するように半田バンプ
対を形成するようにしたものである。Further, FIG. 1B shows a semiconductor device according to another embodiment of the present invention, which is, for example, a chip of 100 solder bump pairs under the same conditions as FIG. 1A. The deviation amount between the pair of solder bumps 11a and 22a at the four corners is, for example, 80 μm.
m, 10 solder bumps 111a, 22 immediately inside
The shift amount of the 2a pair is, for example, 50 μm, and for the remaining 86, the solder bump pair is formed so as to be positioned at the regular position.
【0018】そして、このように構成することにより、
チップが基板に対しずれて搭載されたとしても、まずチ
ップ4隅の半田バンプ対がチップを正規の位置に向けて
引き戻し、これがある程度矯正された段階でその内側の
10個の半田バンプ対がチップをより正規の位置に近づ
け、最後に残りの大多数の半田バンプ対が本来の位置に
チップを移動させてこの状態で安定するので、図1(a)
の実施例に比べより円滑かつ確実にチップを正規の位置
に自己整合的に移動させることができる。And, by configuring in this way,
Even if the chip is mounted off the substrate, the solder bump pairs at the four corners of the chip pull the chip back toward the proper position, and when this is corrected to some extent, the ten solder bump pairs inside the chip To a more regular position, and finally the majority of the remaining solder bump pairs move the chip to the original position and stabilize in this state.
The chip can be moved to the regular position in a self-aligning manner more smoothly and surely than in the embodiment of FIG.
【0019】なお、この実施例ではバンプ対位置がずれ
たものを2種類用意したが、3種類以上用意してもよい
ことは言うまでもない。また、上記各実施例で、ずれた
バンプ対を設ける箇所は、チップ4隅やその内側に限る
ものでないことは言うまでもない。In this embodiment, two kinds of bumps whose positions are displaced are prepared, but it goes without saying that three or more kinds may be prepared. Further, in each of the above-mentioned embodiments, it goes without saying that the locations where the displaced bump pairs are provided are not limited to the four corners of the chip or the inside thereof.
【0020】また、上記各実施例では、マルチチップ・
モジュールを例にとって説明を行なったが、本発明はこ
れに限るものではなく、半導体装置全般に適用できるも
のであり、また、図2(a),(b) に示すサーマル・プリン
ト・ヘッドのような、本来の装置の他に半導体装置を搭
載した装置についてもこれを適用でき、上記実施例と同
様の効果を奏する。この図2において、21はアルミナ
セラミック製の基板、23はこの基板21上に薄膜等で
形成された発熱抵抗体、22は外部信号に応じてこの発
熱抵抗体23の駆動制御を行なう制御用ICであり、こ
の制御用IC22がフリップチップで実装されている。
なお、24は制御用IC22と発熱抵抗体23とを接続
する配線である。In each of the above embodiments, the multichip
Although the module has been described as an example, the present invention is not limited to this, and can be applied to all semiconductor devices, and the thermal print head shown in FIGS. 2 (a) and 2 (b) can be used. It should be noted that this can be applied to a device in which a semiconductor device is mounted in addition to the original device, and the same effect as that of the above embodiment can be obtained. In FIG. 2, reference numeral 21 is an alumina ceramic substrate, 23 is a heating resistor formed of a thin film or the like on the substrate 21, and 22 is a control IC for controlling the driving of the heating resistor 23 according to an external signal. The control IC 22 is mounted by flip chip.
Reference numeral 24 is a wiring that connects the control IC 22 and the heating resistor 23.
【0021】また、基板上に搭載するのは半導体集積回
路チップに限るものではなく、図3に示すハイブリッド
ICのように、電子部品を搭載するものであってもよ
く、上記実施例と同様の効果を奏する。この図3におい
て、31はアルミナセラミック製の基板、32は基板3
1上にワイヤボンディングで取付けられたIC、33,
34はチップコンデンサ等のチップ部品であり、基板3
1上にフリップチップで実装されている。Further, the mounting on the substrate is not limited to the semiconductor integrated circuit chip, but electronic components such as the hybrid IC shown in FIG. 3 may be mounted, which is similar to the above embodiment. Produce an effect. In FIG. 3, 31 is a substrate made of alumina ceramic, 32 is a substrate 3
1 mounted on the 1 by wire bonding, 33,
34 is a chip component such as a chip capacitor,
1 is mounted by flip chip.
【0022】また、上記各実施例ではチップを基板に搭
載する場合のみについて説明したが、チップをパッケー
ジに搭載するものであってもよく、上記各実施例と同様
の効果を奏する。Further, in each of the above-described embodiments, only the case where the chip is mounted on the substrate has been described. However, the chip may be mounted in a package, and the same effect as that of each of the above-described embodiments is obtained.
【0023】また、上記各実施例における、半田バンプ
間隔やその個数等のパラメータは、上述のものに限るも
のでないことは言うまでもない。It is needless to say that the parameters such as the solder bump interval and the number thereof are not limited to those described above in each of the above embodiments.
【0024】また、上記各実施例における、相互にずれ
た半田バンプ対は、基板側またはチップ側のどちらを正
規の位置からずらせることによりこれを形成してもよい
ことは言うまでもない。Needless to say, the mutually offset solder bump pairs in each of the above embodiments may be formed by shifting either the substrate side or the chip side from the normal position.
【0025】さらに、上記各実施例における、相互にず
れた半田バンプ対は、本来の電極につながらないダミー
の半田バンプによりこれを形成するようにしてもよく、
上記各実施例と同様の効果を奏する。Further, the mutually displaced solder bump pairs in the above embodiments may be formed by dummy solder bumps that are not connected to the original electrodes.
The same effect as that of each of the above-described embodiments is obtained.
【発明の効果】以上のように、この発明によれば、基板
上に半導体集積回路チップがフリップチップ実装される
半導体装置において、相互に対向する位置に形成すべ
き、基板側の半田バンプとチップ側の半田バンプの対の
うち、その一方の中心が他方の中心より半田バンプの直
径より短い距離に相当する分ずれた位置に位置するもの
を形成するようにしたので、チップに搭載誤差が生じて
もこれを自己整合的に修正でき、フリップチップ実装を
低コストで実現できる効果がある。As described above, according to the present invention, in the semiconductor device in which the semiconductor integrated circuit chip is flip-chip mounted on the substrate, the solder bumps on the substrate side and the chip which are to be formed at the positions facing each other. Since the center of one of the pair of solder bumps on the side is displaced from the center of the other by a distance corresponding to a distance shorter than the diameter of the solder bump, a mounting error occurs on the chip. However, this can be corrected in a self-aligning manner, and flip-chip mounting can be realized at low cost.
【図1】本発明の一実施例および他の実施例による半導
体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to another embodiment of the present invention.
【図2】本発明を適用できる装置であるサーマル・プリ
ント・ヘッドを示す図である。FIG. 2 is a diagram showing a thermal print head which is an apparatus to which the present invention can be applied.
【図3】本発明を適用できる他の装置であるハイブリッ
ドICを示す図である。FIG. 3 is a diagram showing a hybrid IC that is another device to which the present invention can be applied.
【図4】従来の半導体装置を示す断面図である。FIG. 4 is a sectional view showing a conventional semiconductor device.
1 半導体集積回路チップ 2 基板 1a,2a 半田バンプ 11a,22a 半田バンプ 111a,222a 半田バンプ 1 semiconductor integrated circuit chip 2 substrate 1a, 2a solder bump 11a, 22a solder bump 111a, 222a solder bump
【手続補正書】[Procedure amendment]
【提出日】平成5年6月30日[Submission date] June 30, 1993
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【特許請求の範囲】[Claims]
Claims (1)
プチップ実装される半導体装置において、 相互に対向する位置に形成すべき、基板側の半田バンプ
とチップ側の半田バンプの対のうち、その一方の中心が
他方の中心より半田バンプの直径より短い距離に相当す
る分ずれた位置に位置するものを形成してなることを特
徴とする半導体装置。1. In a semiconductor device in which a semiconductor integrated circuit chip is flip-chip mounted on a substrate, one of a pair of a solder bump on the substrate side and a solder bump on the chip side to be formed at positions facing each other. The semiconductor device is characterized in that its center is displaced from the other center by a distance corresponding to a distance shorter than the diameter of the solder bump.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4113985A JPH06132353A (en) | 1992-04-06 | 1992-04-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4113985A JPH06132353A (en) | 1992-04-06 | 1992-04-06 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06132353A true JPH06132353A (en) | 1994-05-13 |
Family
ID=14626172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4113985A Pending JPH06132353A (en) | 1992-04-06 | 1992-04-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06132353A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326805A (en) * | 1997-05-26 | 1998-12-08 | Nec Corp | Flip chip connection method and flip chip mounting device |
US7525201B2 (en) | 2005-02-14 | 2009-04-28 | Fujifilm Corporation | Semiconductor chip having solder bumps and dummy bumps |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112039A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS6273639A (en) * | 1985-09-26 | 1987-04-04 | Fujitsu Ltd | How to install semiconductor chips |
JPS62281343A (en) * | 1986-05-29 | 1987-12-07 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
-
1992
- 1992-04-06 JP JP4113985A patent/JPH06132353A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57112039A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of semiconductor device |
JPS6273639A (en) * | 1985-09-26 | 1987-04-04 | Fujitsu Ltd | How to install semiconductor chips |
JPS62281343A (en) * | 1986-05-29 | 1987-12-07 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326805A (en) * | 1997-05-26 | 1998-12-08 | Nec Corp | Flip chip connection method and flip chip mounting device |
US7525201B2 (en) | 2005-02-14 | 2009-04-28 | Fujifilm Corporation | Semiconductor chip having solder bumps and dummy bumps |
US7855136B2 (en) | 2005-02-14 | 2010-12-21 | Fujifilmcorporation | Method of mounting semiconductor chip to circuit substrate using solder bumps and dummy bumps |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08236584A (en) | Semiconductor device | |
US7470568B2 (en) | Method of manufacturing a semiconductor device | |
JP2004207566A (en) | Semiconductor device, display apparatus, and manufacturing method thereof | |
US20100187686A1 (en) | Semiconductor package comprising alignment memers | |
JP2907168B2 (en) | Semiconductor device and bonding structure of semiconductor device and substrate | |
JP3460330B2 (en) | Imaging device | |
JPH06132353A (en) | Semiconductor device | |
JP2949969B2 (en) | Film carrier semiconductor device | |
JP2003086629A (en) | Cof-type semiconductor device and manufacturing method thereof | |
JP3498458B2 (en) | Hybrid integrated circuit device | |
JP4053507B2 (en) | Manufacturing method of semiconductor device | |
JPH06252326A (en) | Multi-terminal component, wiring substrate and packaging structure of multi-terminal component | |
JPH1050773A (en) | Semiconductor device, semiconductor device and substrate | |
JP2000294586A (en) | Semiconductor device and manufacture of the semiconductor device | |
JPH07302860A (en) | Mounting structure and mounting method for semiconductor package | |
JPS6249636A (en) | Substrate for mounting flip chip | |
JP3214009B2 (en) | Semiconductor device mounting substrate and method | |
JPH1140605A (en) | Tape carrier package | |
JPH11345831A (en) | Semiconductor device, mounting board, and mounting method | |
JPH03105924A (en) | Semiconductor integrated circuit device | |
JPH0513500A (en) | Tape carrier package | |
JPH06232199A (en) | Packaging structure for flip chip ic | |
KR20030012191A (en) | A printed circuit board for a window chip scale package having copper dots of preventing die tilt | |
JPS6386443A (en) | Mounting of semiconductor chip | |
JPH0563026A (en) | Film carrier semiconductor device |