JPH06125091A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06125091A JPH06125091A JP27610192A JP27610192A JPH06125091A JP H06125091 A JPH06125091 A JP H06125091A JP 27610192 A JP27610192 A JP 27610192A JP 27610192 A JP27610192 A JP 27610192A JP H06125091 A JPH06125091 A JP H06125091A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulator
- gate
- control gate
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 100
- 230000005669 field effect Effects 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 25
- 230000000295 complement effect Effects 0.000 claims description 14
- 239000012535 impurity Substances 0.000 abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 22
- 239000010410 layer Substances 0.000 abstract description 22
- 239000000969 carrier Substances 0.000 abstract description 13
- 230000005684 electric field Effects 0.000 abstract description 11
- 239000011229 interlayer Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】高速書き込み・消去や動作が可能なフローテイ
ング・ゲートを有する新しい金属−絶縁物−半導体型電
界効果トランジスタ構造を提供する。 【構成】半導体１０１の表面に絶縁体１０２、半導体膜
１０４を形成する。さらに半導体膜１０４と導電型を異
にした不純物拡散層１０５及び１０３が形成しソースＳ
及びドレインＤとする。不純物拡散層１０５及び１０３
間の半導体膜１０４上にゲート絶縁膜１０６、フローテ
イング・ゲート１０７、層間絶縁膜１０８、及びコント
ロール・ゲート（ＣＧ1）１０９を形成する。また半導
体１０１は第２のコントロール・ゲート（ＣＧ2）とし
て用いられる場合が有る。 【効果】更に第２のコントロール・ゲート（ＣＧ2）に
フローテイング・ゲート１０７への注入キャリアと同極
性あるいは逆極性の電界を印加することにより、それぞ
れ書き込み速度、消去速度を一層高速にすることができ
る。
ング・ゲートを有する新しい金属−絶縁物−半導体型電
界効果トランジスタ構造を提供する。 【構成】半導体１０１の表面に絶縁体１０２、半導体膜
１０４を形成する。さらに半導体膜１０４と導電型を異
にした不純物拡散層１０５及び１０３が形成しソースＳ
及びドレインＤとする。不純物拡散層１０５及び１０３
間の半導体膜１０４上にゲート絶縁膜１０６、フローテ
イング・ゲート１０７、層間絶縁膜１０８、及びコント
ロール・ゲート（ＣＧ1）１０９を形成する。また半導
体１０１は第２のコントロール・ゲート（ＣＧ2）とし
て用いられる場合が有る。 【効果】更に第２のコントロール・ゲート（ＣＧ2）に
フローテイング・ゲート１０７への注入キャリアと同極
性あるいは逆極性の電界を印加することにより、それぞ
れ書き込み速度、消去速度を一層高速にすることができ
る。
Description
【０００１】
【産業上の利用分野】本発明はフローテイング・ゲート
とその上のコントロール・ゲートとを有する金属−絶縁
物−半導体型電界効果トランジスタの新しい構造に関す
る
とその上のコントロール・ゲートとを有する金属−絶縁
物−半導体型電界効果トランジスタの新しい構造に関す
る
【０００２】
【従来の技術】従来、フローテイング・ゲートとその上
のコントロール・ゲートとを有する金属−絶縁物−半導
体型電界効果トランジスタは、ＵＳＰ３８２５９４６に
示されている如く、図４の如き構造であるのが通例であ
った。すなわち、半導体４０１の表面には半導体４０１
と導電型を異にする不純物を含んだ不純物拡散層４０３
及び４０５ から成るソースＳとドレインＤとの間に
は、ゲート絶縁膜４０６が形成されて成り、概ゲート絶
縁膜４０６上にはフローテイング・ゲート４０７、層間
絶縁膜４０８、及びコントロール・ゲート（ＣＧ）４０
９が形成されて成るのが通例であった。
のコントロール・ゲートとを有する金属−絶縁物−半導
体型電界効果トランジスタは、ＵＳＰ３８２５９４６に
示されている如く、図４の如き構造であるのが通例であ
った。すなわち、半導体４０１の表面には半導体４０１
と導電型を異にする不純物を含んだ不純物拡散層４０３
及び４０５ から成るソースＳとドレインＤとの間に
は、ゲート絶縁膜４０６が形成されて成り、概ゲート絶
縁膜４０６上にはフローテイング・ゲート４０７、層間
絶縁膜４０８、及びコントロール・ゲート（ＣＧ）４０
９が形成されて成るのが通例であった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、フローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタの高速の書き込みや動作が困難であると
言う課題があった。本発明はかかる従来技術の課題を解
決し、高速書き込み・消去や動作が可能な新しいフロー
テイング・ゲートとその上のコントロール・ゲートとを
有する金属−絶縁物−半導体型電界効果トランジスタ構
造を提供する事を目的とする。
によると、フローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタの高速の書き込みや動作が困難であると
言う課題があった。本発明はかかる従来技術の課題を解
決し、高速書き込み・消去や動作が可能な新しいフロー
テイング・ゲートとその上のコントロール・ゲートとを
有する金属−絶縁物−半導体型電界効果トランジスタ構
造を提供する事を目的とする。
【０００４】
【課題を解決するための手段】本発明は、上記従来技術
の課題を解決し、上記目的を達成する為に、半導体装置
に関し、（１）絶縁体上の半導体膜にフローテイング・
ゲートとその上のコントロール・ゲートとを有する金属
−絶縁物−半導体型電界効果トランジスタを形成する手
段を取る事、及び（２）上記（１）記載の半導体装置の
絶縁体下には第２のコントロール・ゲートを設ける手段
を取る事、及び（３）少なくとも上記（１）叉は（２）
記載の半導体装置を１個以上含んだ相補型の金属−絶縁
物−半導体型電界効果トランジスタを形成する手段を取
る事、及び（４）上記（３）によりフラッシュ・メモリ
ーを形成する手段を取る事、及び（５）上記（３）によ
りフラッシュ・ゲートアレー或はフラッシュ・ロジック
アレーを形成する手段を取る事、等の手段を取る。
の課題を解決し、上記目的を達成する為に、半導体装置
に関し、（１）絶縁体上の半導体膜にフローテイング・
ゲートとその上のコントロール・ゲートとを有する金属
−絶縁物−半導体型電界効果トランジスタを形成する手
段を取る事、及び（２）上記（１）記載の半導体装置の
絶縁体下には第２のコントロール・ゲートを設ける手段
を取る事、及び（３）少なくとも上記（１）叉は（２）
記載の半導体装置を１個以上含んだ相補型の金属−絶縁
物−半導体型電界効果トランジスタを形成する手段を取
る事、及び（４）上記（３）によりフラッシュ・メモリ
ーを形成する手段を取る事、及び（５）上記（３）によ
りフラッシュ・ゲートアレー或はフラッシュ・ロジック
アレーを形成する手段を取る事、等の手段を取る。
【０００５】
【実施例】以下、実施例により本発明を詳述する。
【０００６】図１は本発明の一実施例を示す絶縁体上の
半導体膜にフローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタの断面図である。
半導体膜にフローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタの断面図である。
【０００７】すなわち、半導体１０１の表面にはシリコ
ン酸化膜等から成る絶縁体１０２が形成されて成り、該
絶縁体１０２上には半導体膜１０４が形成されて成り、
該半導体膜１０４には該半導体膜１０４と導電型を異に
した不純物拡散層１０５及び１０３が形成されて成りソ
ースＳ及びドレインＤと成し、該不純物拡散層１０５及
び１０３間の前記半導体膜１０４上にゲート絶縁膜１０
６を形成し、該ゲート絶縁膜１０６上にフローテイング
・ゲート１０７、層間絶縁膜１０８、及びコントロール
・ゲート（ＣＧ1）１０９が形成されて成り、前記半導
体１０１は第２のコントロール・ゲート（ＣＧ2）とし
て用いられる場合が有る。
ン酸化膜等から成る絶縁体１０２が形成されて成り、該
絶縁体１０２上には半導体膜１０４が形成されて成り、
該半導体膜１０４には該半導体膜１０４と導電型を異に
した不純物拡散層１０５及び１０３が形成されて成りソ
ースＳ及びドレインＤと成し、該不純物拡散層１０５及
び１０３間の前記半導体膜１０４上にゲート絶縁膜１０
６を形成し、該ゲート絶縁膜１０６上にフローテイング
・ゲート１０７、層間絶縁膜１０８、及びコントロール
・ゲート（ＣＧ1）１０９が形成されて成り、前記半導
体１０１は第２のコントロール・ゲート（ＣＧ2）とし
て用いられる場合が有る。
【０００８】更に、半導体膜１０４の下地は全て絶縁体
であっても良く、第２のコントロール・ゲート（Ｃ
Ｇ2）は金属や金属膜や不純物をドープした半導体膜或
は半導体１０１の表面に該半導体１０１とは導電型を異
にした不純物拡散層を電極としても良い。
であっても良く、第２のコントロール・ゲート（Ｃ
Ｇ2）は金属や金属膜や不純物をドープした半導体膜或
は半導体１０１の表面に該半導体１０１とは導電型を異
にした不純物拡散層を電極としても良い。
【０００９】尚、本発明の如く半導体膜にフローテイン
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲート（ＣＧ2）の作用は、フローテイング
・ゲート１０７への注入キャリアと同極性の電界を印加
して書き込み速度を一層高速にしたり、フローテイング
・ゲート１０７へ注入されたキャリアと逆極性の電界を
印加して消去速度を一層高速にする等したりする事がで
きる事である。更に、本発明による絶縁体上の半導体膜
にフローテイング・ゲートとその上のコントロール・ゲ
ートとを有する金属−絶縁物−半導体型電界効果トラン
ジスタを逆スタガ構造で構成しても良い事は言うまでも
ない。
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲート（ＣＧ2）の作用は、フローテイング
・ゲート１０７への注入キャリアと同極性の電界を印加
して書き込み速度を一層高速にしたり、フローテイング
・ゲート１０７へ注入されたキャリアと逆極性の電界を
印加して消去速度を一層高速にする等したりする事がで
きる事である。更に、本発明による絶縁体上の半導体膜
にフローテイング・ゲートとその上のコントロール・ゲ
ートとを有する金属−絶縁物−半導体型電界効果トラン
ジスタを逆スタガ構造で構成しても良い事は言うまでも
ない。
【００１０】本例から絶縁体上の半導体膜にフローテイ
ング・ゲートとその上のコントロール・ゲートとを有す
る金属−絶縁物−半導体型電界効果トランジスタをフラ
ッシュ・メモリとして用いる事が出来る。
ング・ゲートとその上のコントロール・ゲートとを有す
る金属−絶縁物−半導体型電界効果トランジスタをフラ
ッシュ・メモリとして用いる事が出来る。
【００１１】図２は、本発明の他の実施例を示す相補型
の金属−絶縁物−半導体型電界効果トランジスタの断面
図である。
の金属−絶縁物−半導体型電界効果トランジスタの断面
図である。
【００１２】すなわち、半導体２０１の表面にはシリコ
ン酸化膜等から成る絶縁体２０２が形成されて成り、該
絶縁体２０２上には第１の導電型から成る半導体膜２０
４及び第２の導電型から成る半導体膜２１４が形成され
て成り、該半導体膜２０４及び２１４には該半導体膜２
０４及び２１４と導電型を異にした不純物拡散層２０
３、２０５及び２１５及び２１３が形成されて成り、該
不純物拡散層２０３と２０５及び２１５と２１３間の前
記半導体膜２０４及び２１４上にゲート絶縁膜２０６及
び２１６を形成し、該ゲート絶縁膜２０６及び２１６上
にフローテイング・ゲート２０７及び２１９、層間絶縁
膜２０８及び２１８、及びコントロール・ゲート２０９
及び２２０形成されて成り、前記半導体２０１は基板電
圧Ｖsubあるいは第２のコントロール・ゲートとして用
いられる場合が有り、前記不純物拡散層２０３には電源
電圧ＶDDが印加され、前記不純物拡散層２１５には接地
電圧Ｖssが印加され、前記不純物拡散層２０５と２１３
とは出力電圧Ｖoutと結線され、前記、コントロール・
ゲート２０９と２２０とは入力電圧Ｖinと結線され、相
補型の金属−絶縁物−半導体型電界効果トランジスタを
構成して成り、いずれか一方のトランジスタはフローテ
イング・ゲートを含んでいるにも拘らず、単なる金属−
絶縁物−半導体型電界効果トランジスタとして作用さ
せ、他の一方のトランジスタのフローテイング・ゲート
にキャリアを注入して記憶作用を持たせた相補型の金属
−絶縁物−半導体型電界効果トランジスタと出来ると共
に、一方のフローテイング・ゲートと層間絶縁膜をはず
して構成しても同様の作用をさせる事も出来る。
ン酸化膜等から成る絶縁体２０２が形成されて成り、該
絶縁体２０２上には第１の導電型から成る半導体膜２０
４及び第２の導電型から成る半導体膜２１４が形成され
て成り、該半導体膜２０４及び２１４には該半導体膜２
０４及び２１４と導電型を異にした不純物拡散層２０
３、２０５及び２１５及び２１３が形成されて成り、該
不純物拡散層２０３と２０５及び２１５と２１３間の前
記半導体膜２０４及び２１４上にゲート絶縁膜２０６及
び２１６を形成し、該ゲート絶縁膜２０６及び２１６上
にフローテイング・ゲート２０７及び２１９、層間絶縁
膜２０８及び２１８、及びコントロール・ゲート２０９
及び２２０形成されて成り、前記半導体２０１は基板電
圧Ｖsubあるいは第２のコントロール・ゲートとして用
いられる場合が有り、前記不純物拡散層２０３には電源
電圧ＶDDが印加され、前記不純物拡散層２１５には接地
電圧Ｖssが印加され、前記不純物拡散層２０５と２１３
とは出力電圧Ｖoutと結線され、前記、コントロール・
ゲート２０９と２２０とは入力電圧Ｖinと結線され、相
補型の金属−絶縁物−半導体型電界効果トランジスタを
構成して成り、いずれか一方のトランジスタはフローテ
イング・ゲートを含んでいるにも拘らず、単なる金属−
絶縁物−半導体型電界効果トランジスタとして作用さ
せ、他の一方のトランジスタのフローテイング・ゲート
にキャリアを注入して記憶作用を持たせた相補型の金属
−絶縁物−半導体型電界効果トランジスタと出来ると共
に、一方のフローテイング・ゲートと層間絶縁膜をはず
して構成しても同様の作用をさせる事も出来る。
【００１３】更に、半導体膜２０４及び２１４の下地は
全て絶縁体であっても良く、第２のコントロール・ゲー
トを設ける場合は金属や金属膜や不純物をドープした半
導体膜或は半導体２０１の表面に該半導体２０１とは導
電型を異にした不純物拡散層を電極としても良い。
全て絶縁体であっても良く、第２のコントロール・ゲー
トを設ける場合は金属や金属膜や不純物をドープした半
導体膜或は半導体２０１の表面に該半導体２０１とは導
電型を異にした不純物拡散層を電極としても良い。
【００１４】尚、本発明の如く半導体膜にフローテイン
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲートの作用は、フローテイング・ゲート
への注入キャリアと同極性の電界を印加して書き込み・
消去や動作速度を一層高速にしたり、フローテイング・
ゲートへ注入されたキャリアと逆極性の電界を印加して
消去速度を一層高速にする等したりする事ができる事で
ある。更に、本発明による絶縁体上の半導体膜にフロー
テイング・ゲートとその上のコントロール・ゲートとを
有する金属−絶縁物−半導体型電界効果トランジスタを
逆スタガ構造で構成しても良い事は言うまでもない。
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲートの作用は、フローテイング・ゲート
への注入キャリアと同極性の電界を印加して書き込み・
消去や動作速度を一層高速にしたり、フローテイング・
ゲートへ注入されたキャリアと逆極性の電界を印加して
消去速度を一層高速にする等したりする事ができる事で
ある。更に、本発明による絶縁体上の半導体膜にフロー
テイング・ゲートとその上のコントロール・ゲートとを
有する金属−絶縁物−半導体型電界効果トランジスタを
逆スタガ構造で構成しても良い事は言うまでもない。
【００１５】本例は相補型の金属−絶縁物−半導体型電
界効果トランジスタによるインバータ回路であり、フラ
ッシュ・ゲートアレー或はフラッシュ・ロジックアレー
として用いる事が出来る事を示している。
界効果トランジスタによるインバータ回路であり、フラ
ッシュ・ゲートアレー或はフラッシュ・ロジックアレー
として用いる事が出来る事を示している。
【００１６】図３は、本発明のその他の実施例を示す相
補型の金属−絶縁物−半導体型電界効果トランジスタの
断面図である。
補型の金属−絶縁物−半導体型電界効果トランジスタの
断面図である。
【００１７】すなわち、例えばｐ型あるいはｎ型の第１
の導電型から成る半導体３０１の表面にはシリコン酸化
膜等から成る絶縁体３０２が形成されて成り、該絶縁体
３０２上には例えばｎ型あるいはｐ型の第２の導電型か
ら成る多結晶あるいは単結晶あるいは非晶質の半導体膜
３１４が形成されて成り、該半導体膜３１４には該半導
体膜３１４と導電型を異にした不純物拡散層３１３及び
３１５が形成されて成り、該不純物拡散層３１３と３１
５間の前記半導体膜３１４上にゲート絶縁膜３１６を形
成し、該ゲート絶縁膜３１６上にフローテイング・ゲー
ト３１９、層間絶縁膜３１８、及びコントロール・ゲー
ト３２０形成されて成ると共に、前記半導体３０１上に
は該半導体３０１と導電型を異にした不純物拡散層３０
３及び３０５が形成して成り、該不純物拡散層３０３と
３０５間の前記半導体３０１上にゲート絶縁膜３０６を
形成し、該ゲート絶縁膜３０６上にはゲート電極３０９
を形成して成り、前記不純物拡散層３０３には接地電圧
Ｖssが印加され、前記不純物拡散層３１５には電源電圧
ＶDDが印加され、前記不純物拡散層３０５と３１３とは
出力電圧Ｖoutと結線され、前記コントロール・ゲート
３２０とゲート電極３０９とは入力電圧Ｖinと結線さ
れ、相補型の金属−絶縁物−半導体型電界効果トランジ
スタを構成して成り、絶縁体３１４上のトランジスタの
フローテイング・ゲートにキャリアを注入して記憶作用
を持たせ、半導体基板３０１上のトランジスタを駆動ト
ランジスタとして作用させた相補型の金属−絶縁物−半
導体型電界効果トランジスタとして作用させる。
の導電型から成る半導体３０１の表面にはシリコン酸化
膜等から成る絶縁体３０２が形成されて成り、該絶縁体
３０２上には例えばｎ型あるいはｐ型の第２の導電型か
ら成る多結晶あるいは単結晶あるいは非晶質の半導体膜
３１４が形成されて成り、該半導体膜３１４には該半導
体膜３１４と導電型を異にした不純物拡散層３１３及び
３１５が形成されて成り、該不純物拡散層３１３と３１
５間の前記半導体膜３１４上にゲート絶縁膜３１６を形
成し、該ゲート絶縁膜３１６上にフローテイング・ゲー
ト３１９、層間絶縁膜３１８、及びコントロール・ゲー
ト３２０形成されて成ると共に、前記半導体３０１上に
は該半導体３０１と導電型を異にした不純物拡散層３０
３及び３０５が形成して成り、該不純物拡散層３０３と
３０５間の前記半導体３０１上にゲート絶縁膜３０６を
形成し、該ゲート絶縁膜３０６上にはゲート電極３０９
を形成して成り、前記不純物拡散層３０３には接地電圧
Ｖssが印加され、前記不純物拡散層３１５には電源電圧
ＶDDが印加され、前記不純物拡散層３０５と３１３とは
出力電圧Ｖoutと結線され、前記コントロール・ゲート
３２０とゲート電極３０９とは入力電圧Ｖinと結線さ
れ、相補型の金属−絶縁物−半導体型電界効果トランジ
スタを構成して成り、絶縁体３１４上のトランジスタの
フローテイング・ゲートにキャリアを注入して記憶作用
を持たせ、半導体基板３０１上のトランジスタを駆動ト
ランジスタとして作用させた相補型の金属−絶縁物−半
導体型電界効果トランジスタとして作用させる。
【００１８】本例では半導体３０１は接地ＧＮＤされて
いるが、第２のコントロール・ゲートとして作用させた
り第２のコントロール・ゲートを設けたりする事も出
来、第２のコントロール・ゲートを設ける場合には金属
や金属膜や不純物をドープした半導体膜或は半導体３０
１の表面に該半導体３０１とは導電型を異にした不純物
拡散層を電極としても良い。
いるが、第２のコントロール・ゲートとして作用させた
り第２のコントロール・ゲートを設けたりする事も出
来、第２のコントロール・ゲートを設ける場合には金属
や金属膜や不純物をドープした半導体膜或は半導体３０
１の表面に該半導体３０１とは導電型を異にした不純物
拡散層を電極としても良い。
【００１９】尚、本発明の如く半導体膜にフローテイン
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲートを設けた場合の作用は、フローテイ
ング・ゲートへの注入キャリアと同極性の電界を印加し
て書き込み・速度を一層高速にしたり、フローテイング
・ゲートへ注入されたキャリアと逆極性の電界を印加し
て消去速度を一層高速にする等したりする事ができる事
である。
グ・ゲートとその上のコントロール・ゲートとを有する
金属−絶縁物−半導体型電界効果トランジスタでは本質
的にドレイン容量の低減等による書き込み・消去及び動
作の高速化が可能と成る作用・効果があるが、第２のコ
ントロール・ゲートを設けた場合の作用は、フローテイ
ング・ゲートへの注入キャリアと同極性の電界を印加し
て書き込み・速度を一層高速にしたり、フローテイング
・ゲートへ注入されたキャリアと逆極性の電界を印加し
て消去速度を一層高速にする等したりする事ができる事
である。
【００２０】更に、本発明による絶縁体上の半導体膜に
フローテイング・ゲートとその上のコントロール・ゲー
トとを有する金属−絶縁物−半導体型電界効果トランジ
スタを逆スタガ構造で構成したり、逆スタガ構造の場合
には半導体膜上に絶縁膜を介して第２のコントロール・
ゲートを設ける事もでき、この場合には第２のコントロ
ール・ゲートにフローテイング・ゲートへの注入キャリ
アと同極性の電界を印加して書き込み・速度を一層高速
にしたり、フローテイング・ゲートへ注入されたキャリ
アと逆極性の電界を印加して消去速度を一層高速にする
等したりする事ができる。あるいは、また絶縁体上に半
導体膜または金属膜等から成る導電膜電極を第２コント
ロール・ゲートとして設け、該第２のコントロール・ゲ
ート上に絶縁膜を介して半導体膜とフローテイング・ゲ
ートとその上の第１のコントロール・ゲートとを構成し
ても第２のコントロール・ゲートを設けた場合は、フロ
ーテイング・ゲートへの注入キャリアと同極性の電界を
印加して書き込み・速度を一層高速にしたり、フローテ
イング・ゲートへ注入されたキャリアと逆極性の電界を
印加して消去速度を一層高速にする等したりする事がで
きる事は言うまでもない。本例は相補型の金属−絶縁物
−半導体型電界効果トランジスタによるインバータ回路
であり、フラッシュ・ゲートアレー或はフラッシュ・ロ
ジックアレーとして用いる事が出来る事を示している。
フローテイング・ゲートとその上のコントロール・ゲー
トとを有する金属−絶縁物−半導体型電界効果トランジ
スタを逆スタガ構造で構成したり、逆スタガ構造の場合
には半導体膜上に絶縁膜を介して第２のコントロール・
ゲートを設ける事もでき、この場合には第２のコントロ
ール・ゲートにフローテイング・ゲートへの注入キャリ
アと同極性の電界を印加して書き込み・速度を一層高速
にしたり、フローテイング・ゲートへ注入されたキャリ
アと逆極性の電界を印加して消去速度を一層高速にする
等したりする事ができる。あるいは、また絶縁体上に半
導体膜または金属膜等から成る導電膜電極を第２コント
ロール・ゲートとして設け、該第２のコントロール・ゲ
ート上に絶縁膜を介して半導体膜とフローテイング・ゲ
ートとその上の第１のコントロール・ゲートとを構成し
ても第２のコントロール・ゲートを設けた場合は、フロ
ーテイング・ゲートへの注入キャリアと同極性の電界を
印加して書き込み・速度を一層高速にしたり、フローテ
イング・ゲートへ注入されたキャリアと逆極性の電界を
印加して消去速度を一層高速にする等したりする事がで
きる事は言うまでもない。本例は相補型の金属−絶縁物
−半導体型電界効果トランジスタによるインバータ回路
であり、フラッシュ・ゲートアレー或はフラッシュ・ロ
ジックアレーとして用いる事が出来る事を示している。
【００２１】
【発明の効果】本発明により、高速書き込み・消去や動
作が可能なフローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタを得る事が出来る効果があると共に、フ
ラッシュ・メモリーやフラッシュ・ゲートアレー或はフ
ラッシュ・ロジックアレーの高速の書き込み・消去や動
作が可能と成る効果も有る。
作が可能なフローテイング・ゲートとその上のコントロ
ール・ゲートとを有する金属−絶縁物−半導体型電界効
果トランジスタを得る事が出来る効果があると共に、フ
ラッシュ・メモリーやフラッシュ・ゲートアレー或はフ
ラッシュ・ロジックアレーの高速の書き込み・消去や動
作が可能と成る効果も有る。
【図１】本発明の一実施例を示す絶縁体上の半導体膜に
フローテイング・ゲートとその上のコントロール・ゲー
トとを有する金属−絶縁物−半導体型電界効果トランジ
スタの断面図である。
フローテイング・ゲートとその上のコントロール・ゲー
トとを有する金属−絶縁物−半導体型電界効果トランジ
スタの断面図である。
【図２】本発明の他の実施例を示す相補型の金属−絶縁
物−半導体型電界効果トランジスタの断面図である。
物−半導体型電界効果トランジスタの断面図である。
【図３】本発明のその他の実施例を示す相補型の金属−
絶縁物−半導体型電界効果トランジスタの断面図であ
る。
絶縁物−半導体型電界効果トランジスタの断面図であ
る。
【図４】従来技術によるフローテイング・ゲートとその
上のコントロール・ゲートとを有する金属−絶縁物−半
導体型電界効果トランジスタの断面図である。
上のコントロール・ゲートとを有する金属−絶縁物−半
導体型電界効果トランジスタの断面図である。
１０１、２０１、３０１、４０１・・・半導体 １０２、２０２、３０２・・・絶縁体 １０４、２０４、２１４・・・半導体膜 １０３、１０５、２０４、２０５、２１３、２１５、３
０３、３０５、３１３、３１５、４０３、４０５・・・
不純物拡散層 １０６、２０６、２１６、３０６、３１６、４０６・・
・ゲート絶縁膜 １０７、２０７、２１９、３１９、４０６・・・フロー
テイング・ゲート １０８、２０８、２１８、３１８、４０８・・・層間絶
縁膜 １０９、２０９、２２０、３０９、３２０、４０９・・
・ゲート電極 ＣＧ、ＣＧ1、ＣＧ2、・・・コントロール・ゲート Ｓ・・・ソース Ｄ・・・ドレイン Ｖin・・・入力電圧 Ｖout・・・出力電圧 ＶDD・・・電源電圧 ＶSS・・・接地電圧 Ｖsub・・・基板電圧 ＧＮＤ・・・接地
０３、３０５、３１３、３１５、４０３、４０５・・・
不純物拡散層 １０６、２０６、２１６、３０６、３１６、４０６・・
・ゲート絶縁膜 １０７、２０７、２１９、３１９、４０６・・・フロー
テイング・ゲート １０８、２０８、２１８、３１８、４０８・・・層間絶
縁膜 １０９、２０９、２２０、３０９、３２０、４０９・・
・ゲート電極 ＣＧ、ＣＧ1、ＣＧ2、・・・コントロール・ゲート Ｓ・・・ソース Ｄ・・・ドレイン Ｖin・・・入力電圧 Ｖout・・・出力電圧 ＶDD・・・電源電圧 ＶSS・・・接地電圧 Ｖsub・・・基板電圧 ＧＮＤ・・・接地
Claims (5)
- 【請求項１】 絶縁体上の半導体膜にはフローテイング
・ゲートとその上のコントロール・ゲートとを有する金
属−絶縁物−半導体型電界効果トランジスタが形成され
て成る事を特徴とする半導体装置。 - 【請求項２】 絶縁体下には第２のコントロール・ゲー
トを有する事を特徴とする請求項１記載の半導体装置。 - 【請求項３】 少なくとも請求項１叉は請求項２記載の
半導体装置を１個以上含み、相補型の金属−絶縁物−半
導体型電界効果トランジスタを形成して成る事を特徴と
する半導体装置。 - 【請求項４】 請求項３記載の相補型の金属−絶縁物−
半導体型電界効果トランジスタによりフラッシュ・メモ
リーを形成する事を特徴とする半導体装置。 - 【請求項５】 請求項３記載の相補型の金属−絶縁物−
半導体型電界効果トランジスタによりフラッシュ・ゲー
トアレー或はフラッシュ・ロジックアレーを形成する事
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27610192A JPH06125091A (ja) | 1992-10-14 | 1992-10-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27610192A JPH06125091A (ja) | 1992-10-14 | 1992-10-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06125091A true JPH06125091A (ja) | 1994-05-06 |
Family
ID=17564818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27610192A Pending JPH06125091A (ja) | 1992-10-14 | 1992-10-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06125091A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006005363A (ja) * | 2004-06-17 | 2006-01-05 | Samsung Electronics Co Ltd | 相補型不揮発性メモリ素子、その動作方法、その製造方法、及びそれを含む論理素子、並びに半導体装置とその読み込み動作回路 |
| CN1316629C (zh) * | 2002-05-29 | 2007-05-16 | 株式会社东芝 | 半导体器件及其制造方法 |
-
1992
- 1992-10-14 JP JP27610192A patent/JPH06125091A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316629C (zh) * | 2002-05-29 | 2007-05-16 | 株式会社东芝 | 半导体器件及其制造方法 |
| US7372113B2 (en) | 2002-05-29 | 2008-05-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP2006005363A (ja) * | 2004-06-17 | 2006-01-05 | Samsung Electronics Co Ltd | 相補型不揮発性メモリ素子、その動作方法、その製造方法、及びそれを含む論理素子、並びに半導体装置とその読み込み動作回路 |
| US7719871B2 (en) | 2004-06-17 | 2010-05-18 | Samsung Electronics Co., Ltd. | Methods of operating and manufacturing logic device and semiconductor device including complementary nonvolatile memory device, and reading circuit for the same |
| US8139387B2 (en) | 2004-06-17 | 2012-03-20 | Samsung Electronics Co., Ltd. | Method of erasing a memory device including complementary nonvolatile memory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016588A (en) | Non-volatile semiconductor memory device | |
| JP2817500B2 (ja) | 不揮発性半導体記憶装置 | |
| US4250569A (en) | Semiconductor memory device | |
| TWI359496B (en) | Nonvolatile semiconductor memory device | |
| JP3307928B2 (ja) | メモリセル装置およびその作動方法 | |
| US4425631A (en) | Non-volatile programmable integrated semiconductor memory cell | |
| US3919711A (en) | Erasable floating gate device | |
| JPH07123145B2 (ja) | 半導体集積回路 | |
| JP4159741B2 (ja) | 電気的に消去可能なメモリデバイス | |
| US3469155A (en) | Punch-through means integrated with mos type devices for protection against insulation layer breakdown | |
| US4115709A (en) | Gate controlled diode protection for drain of IGFET | |
| US4084108A (en) | Integrated circuit device | |
| WO2018056695A1 (ko) | 반도체 소자 | |
| CN1170320C (zh) | 半导体装置及其制造方法 | |
| JPH0485878A (ja) | 半導体装置 | |
| JPH06125091A (ja) | 半導体装置 | |
| Horiuchi et al. | FCAT—A low-voltage high-speed alterable n-channel nonvolatile memory device | |
| US5324677A (en) | Method of making memory cell and a peripheral circuit | |
| JPS6189675A (ja) | 半導体装置 | |
| KR940006142A (ko) | 불휘발성 반도체기억장치 | |
| JPS5939910B2 (ja) | フキハツセイキオクソシ | |
| KR940004272B1 (ko) | 이피롬 소자 및 제조방법 | |
| JPS6025909B2 (ja) | 半導体装置 | |
| KR910001765A (ko) | 불휘발성메모리 장치 | |
| JPH04334062A (ja) | 薄膜メモリトランジスタ |