JPH06104454A - Manufacture of semiconductor sensor - Google Patents
Manufacture of semiconductor sensorInfo
- Publication number
- JPH06104454A JPH06104454A JP27779392A JP27779392A JPH06104454A JP H06104454 A JPH06104454 A JP H06104454A JP 27779392 A JP27779392 A JP 27779392A JP 27779392 A JP27779392 A JP 27779392A JP H06104454 A JPH06104454 A JP H06104454A
- Authority
- JP
- Japan
- Prior art keywords
- crystal growth
- growth layer
- substrate
- etching
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Force In General (AREA)
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、電気化学エッチングス
トップ法によりダイアフラムを形成する圧力センサ,加
速度センサ,流量センサ,湿度センサ等の半導体力セン
サの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor force sensor such as a pressure sensor, an acceleration sensor, a flow rate sensor and a humidity sensor, which forms a diaphragm by an electrochemical etching stop method.
【0002】[0002]
【従来の技術】従来の半導体力センサを、例えば半導体
圧力センサについて図5ないし図7を参照して説明す
る。まず、半導体圧力センサを示した図5において、1
はシリコン基板(以下Si基板と称す)、2はSi基板
1上に形成され,Si基板1を保護するSiO2 膜、3
はSi基板1上に不純物を拡散して形成されたゲージ抵
抗部、4はSi基板1上に形成されたAlボンディング
パッドであり、外部端子との間にワイヤボンドを行い出
力を取り出す。5はSi基板1下にエッチングにより形
成されたダイアフラムである。2. Description of the Related Art A conventional semiconductor force sensor, for example, a semiconductor pressure sensor will be described with reference to FIGS. First, in FIG. 5 showing the semiconductor pressure sensor, 1
Is a silicon substrate (hereinafter referred to as Si substrate), 2 is a SiO 2 film formed on the Si substrate 1 and protecting the Si substrate 1, 3
Is a gauge resistance portion formed by diffusing impurities on the Si substrate 1 and 4 is an Al bonding pad formed on the Si substrate 1. Wire bonding is performed with an external terminal to take out an output. Reference numeral 5 is a diaphragm formed under the Si substrate 1 by etching.
【0003】そして、この半導体圧力センサに圧力を加
えると、ダイアフラム5がたわんで歪み、その歪みによ
り発生した応力が、ピエゾ効果によりゲージ抵抗3の抵
抗が変化し、前記圧力が電気信号として取り出せる。ま
た、そのゲージ抵抗3の抵抗変化量は、発生する応力量
に比例し、その応力量はダイアフラム5の面積に比例
し、ダイアフラム5の厚みの2乗に反比例する。したが
って、圧力に対する感度を高めるにはダイアフラム5の
厚みを薄くすることが重要である。When pressure is applied to this semiconductor pressure sensor, the diaphragm 5 is bent and distorted, and the stress generated by the distortion changes the resistance of the gauge resistor 3 due to the piezo effect, and the pressure can be taken out as an electric signal. The amount of change in resistance of the gauge resistor 3 is proportional to the amount of stress that is generated, the amount of stress is proportional to the area of the diaphragm 5, and is inversely proportional to the square of the thickness of the diaphragm 5. Therefore, it is important to reduce the thickness of the diaphragm 5 in order to increase the sensitivity to pressure.
【0004】つぎに製造方法について図6を参照して説
明する。まず、図6Aに示すように、n型Si基板1の
両面に必要な厚みのSiO2 膜2を形成し、さらに図6
Bに示すように、SiO2 膜2上にエッチングのマスク
となるSiN膜6をCVD法により膜付けし、フォトリ
ソグラフィ技術により図6Cに示すように、SiN膜6
を所定のパターンに形成する。Next, a manufacturing method will be described with reference to FIG. First, as shown in FIG. 6A, a SiO 2 film 2 having a required thickness is formed on both surfaces of an n-type Si substrate 1, and then, as shown in FIG.
As shown in FIG. 6B, a SiN film 6 serving as an etching mask is formed on the SiO 2 film 2 by a CVD method, and the SiN film 6 is formed by a photolithography technique as shown in FIG. 6C.
Are formed into a predetermined pattern.
【0005】つぎに水酸化カリウム(KOH)水溶液に
より異方性エッチングを行い、図6Dに示すダイアフラ
ム5を形成する。その後、図6Eに示すように不要なS
iN膜6を除去する。Next, anisotropic etching is performed using a potassium hydroxide (KOH) aqueous solution to form the diaphragm 5 shown in FIG. 6D. After that, as shown in FIG. 6E, unnecessary S
The iN film 6 is removed.
【0006】ここで、異方性エッチングを詳細に説明す
る。7は80℃に保持された湯洗機、8は湯洗機7に投
入されたテフロンビーカ、9はテフロンビーカ8中の2
0%KOH水溶液である。Here, the anisotropic etching will be described in detail. 7 is a hot water washing machine kept at 80 ° C., 8 is a Teflon beaker put in the hot water washing machine 7, 9 is 2 of the Teflon beakers 8.
It is a 0% KOH aqueous solution.
【0007】そして、パターン形成済みのウエハをテフ
ロンビーカ8の中に投入すると、約1μm/分のエッチ
ングレートでSi基板1がエッチングされ、所定の時間
その中に投入しておくことにより、目標の厚みをもつダ
イアフラム構造ができあがる。When the patterned wafer is put into the Teflon beaker 8, the Si substrate 1 is etched at an etching rate of about 1 μm / min. A thick diaphragm structure is completed.
【0008】しかし、この方法では、必ず±3μmの厚
みのばらつきを生じ、このばらつきができあがった半導
体圧力センサの特性のばらつきとなるため、この方法で
ダイアフラム5の厚みの薄いものを製造するのは実用的
ではない。However, in this method, a thickness variation of ± 3 μm is always caused, and this variation causes variations in the characteristics of the semiconductor pressure sensor. Therefore, it is not possible to manufacture a thin diaphragm 5 by this method. Not practical.
【0009】そこで、電気化学エッチングストップ法に
よる製造方法が行われており、この製造方法を図8及び
図9を参照して説明する。それらの図において図5ない
し図7と同一符号は同一もしくは相当するものを示す。Therefore, a manufacturing method by the electrochemical etching stop method is performed, and this manufacturing method will be described with reference to FIGS. 8 and 9. In these drawings, the same reference numerals as those in FIGS. 5 to 7 indicate the same or corresponding ones.
【0010】10はSi基板1の一面に形成されたn型
Siエピタキシャル結晶成長層、11は結晶成長層10
上のウエハ端部に形成された外部取出電極である。Reference numeral 10 is an n-type Si epitaxial crystal growth layer formed on one surface of the Si substrate 1, and 11 is a crystal growth layer 10.
It is an external extraction electrode formed at the edge of the upper wafer.
【0011】そして、図8Aに示すように、p型Si基
板1の一面に目標の厚みとなるn型Siエピタキシャル
結晶成長層10を形成し、さらにSi基板1の両面にS
iO2 膜2を形成する。つぎに図8Bに示すように、エ
ッチングのマスクとなるSiN膜6をCVD法により膜
付けし、図8Cに示すように、フォトリソグラフィ技術
によりSiN膜6を所定のパターンに形成する。つぎに
図8Dに示すように1%Sb入りAuを蒸着し、フォト
リソグラフィ技術によりウエハ周辺に電気化学エッチン
グストップ法に用いる外部取出電極11を形成する。そ
して、図8Eに示すようにKOH水溶液中での電気化学
エッチングストップ法による異方性エッチングを行い、
ダイアフラム5を形成する。その後、図8Fに示すよう
に、不要なSiN膜6を除去する。Then, as shown in FIG. 8A, an n-type Si epitaxial crystal growth layer 10 having a target thickness is formed on one surface of the p-type Si substrate 1, and an S-type epitaxial layer is formed on both surfaces of the Si substrate 1.
The iO 2 film 2 is formed. Next, as shown in FIG. 8B, a SiN film 6 serving as an etching mask is deposited by a CVD method, and as shown in FIG. 8C, the SiN film 6 is formed into a predetermined pattern by a photolithography technique. Next, as shown in FIG. 8D, 1% Sb-containing Au is vapor-deposited, and the external extraction electrode 11 used for the electrochemical etching stop method is formed around the wafer by photolithography. Then, as shown in FIG. 8E, anisotropic etching is performed by an electrochemical etching stop method in a KOH aqueous solution,
The diaphragm 5 is formed. After that, as shown in FIG. 8F, the unnecessary SiN film 6 is removed.
【0012】つぎに、電気化学エッチングストップ法を
詳細に説明する。12はパターン形成済みのウエハを固
定する封止治具、13及び14はテフロンビーカ8中の
30%KOH水溶液に投入された塩化銀基準電極及びエ
ッチング用電極となるPt電極、15はポテンシオスタ
ットと呼ばれる電圧調整器であり、前記両電極13,1
4が接続されている。Next, the electrochemical etching stop method will be described in detail. Reference numeral 12 is a sealing jig for fixing the patterned wafer, 13 and 14 are Pt electrodes serving as a silver chloride reference electrode and an etching electrode, which are charged in a 30% KOH aqueous solution in a Teflon beaker 8, and 15 is a potentiostat. Is a voltage regulator called the both electrodes 13, 1
4 is connected.
【0013】そして、湯洗機7により65℃に保持し、
封止治具12に固定されたウエハをテフロンビーカ8の
中に投入し、外部取出電極11を陽極,Pt電極14を
陰極として直流電圧を印加すると、約1μm/分のエッ
チングレートでSi基板1がエッチングされ、pn接合
面に達すると、外部取出電極11から被エッチング面に
向かって急激に電流が流れ、ダイアフラム5のエッチン
グ面,即ちpn接合面に陽極酸化膜が形成され、この陽
極酸化膜によりエッチングがストップする。この場合、
ダイアフラムの厚みのばらつきは±1μmである。Then, the temperature is kept at 65 ° C. by the hot water washing machine 7,
When the wafer fixed to the sealing jig 12 is put into the Teflon beaker 8 and a DC voltage is applied with the external extraction electrode 11 as an anode and the Pt electrode 14 as a cathode, the Si substrate 1 is etched at an etching rate of about 1 μm / min. Is etched and reaches the pn junction surface, a current rapidly flows from the external extraction electrode 11 toward the surface to be etched, and an anodic oxide film is formed on the etching surface of the diaphragm 5, that is, the pn junction surface. Will stop the etching. in this case,
The variation in the thickness of the diaphragm is ± 1 μm.
【0014】さらに、他の従来例として特公平3−40
959号公報(H01L 29/84)に記載の製造方
法は、高不純物濃度のシリコン基板の一面に低不純物濃
度層を形成し、この低不純物濃度層にゲージ抵抗を形成
し、基板の他面にSiO2 膜とクロムを含む金合金膜を
形成し、電気化学エッチングストップ法によりダイアフ
ラムを形成している。Further, as another conventional example, Japanese Patent Publication No. 3-40
In the manufacturing method described in Japanese Patent Publication No. 959 (H01L 29/84), a low impurity concentration layer is formed on one surface of a high impurity concentration silicon substrate, a gauge resistance is formed on this low impurity concentration layer, and the other surface of the substrate is formed. A SiO 2 film and a gold alloy film containing chromium are formed, and a diaphragm is formed by an electrochemical etching stop method.
【0015】[0015]
【発明が解決しようとする課題】従来の図9に示す電気
化学エッチングストップ法による製造方法では、25μ
m以下の厚みのダイアフラムを形成する場合、ウエハ端
部の外部取出電極11から各素子のダイアフラム5への
距離が大になるにつれ、エピタキシャル結晶成長層10
自身が抵抗体となり、電圧降下を生じ、陽極酸化に必要
な電流を流すことができなくなり、エッチングがストッ
プしなくなり、所望の厚みのダイアフラム5が得られな
いという問題点がある。In the conventional manufacturing method by the electrochemical etching stop method shown in FIG.
When a diaphragm having a thickness of m or less is formed, as the distance from the external extraction electrode 11 at the wafer edge to the diaphragm 5 of each element increases, the epitaxial crystal growth layer 10
There is a problem that the device itself becomes a resistor, a voltage drop occurs, a current required for anodic oxidation cannot flow, etching does not stop, and a diaphragm 5 having a desired thickness cannot be obtained.
【0016】また、特公平3−40959の電気化学エ
ッチングストップ法による製造方法では、Si基板の1
カ所のみに電圧を印加しているため、個々の素子に電圧
が印加されておらず、Si基板内で電圧を印加した所か
らの距離が大になるにつれて電圧降下が生じ、各素子の
ダイアフラムの厚みを均一に形成することができないと
いう問題点がある。本発明は、前記の点に留意し、各チ
ップ毎のダイアフラムを所望の厚みに均一に形成できる
半導体力センサの製造方法を提供することを目的とす
る。Further, according to the manufacturing method by the electrochemical etching stop method of Japanese Patent Publication No. 3-40959, the Si substrate
Since the voltage is applied only to the locations, no voltage is applied to each element, and a voltage drop occurs as the distance from the location to which the voltage is applied increases in the Si substrate, and the diaphragm of each element There is a problem that the thickness cannot be formed uniformly. An object of the present invention is to provide a method for manufacturing a semiconductor force sensor in which the diaphragm of each chip can be uniformly formed to a desired thickness in view of the above points.
【0017】[0017]
【課題を解決するための手段】前記課題を解決するため
に、本発明の半導体力センサの製造方法は、シリコン基
板の一面にエピタキシャル結晶成長層を形成する工程
と、基板の両面に2層の保護膜を形成する工程と、両2
層の保護膜に所定のパターンを形成し結晶成長層上のウ
エハ端部に外部取出電極,チップ上面の周囲に金属また
は低抵抗半導体からなる伝導体を形成し,外部取出電極
と伝導体とを接続する工程と、基板をエッチング液に浸
漬し,電極,伝導体を陽極,エッチング用電極を陰極と
して直流電圧を印加してエッチングし,基板と結晶成長
層の境界面でエッチングの進行を停止してチップ毎にダ
イアフラムを形成する工程と、結晶成長層に不純物を拡
散してゲージ抵抗を形成する工程とを備えたものであ
る。また、外部取出電極,金属からなる伝導体の表面を
金としたものである。In order to solve the above problems, a method of manufacturing a semiconductor force sensor according to the present invention comprises a step of forming an epitaxial crystal growth layer on one surface of a silicon substrate and two layers on both surfaces of the substrate. Step 2 of forming a protective film
A predetermined pattern is formed on the protective film of the layer, an external extraction electrode is formed on the edge of the wafer on the crystal growth layer, and a conductor made of metal or a low resistance semiconductor is formed around the upper surface of the chip to connect the external extraction electrode and the conductor. The step of connecting, the substrate is immersed in an etching solution, the electrodes and conductors are used as the anode, and the etching electrode is used as the cathode to apply a DC voltage for etching, and the progress of etching is stopped at the interface between the substrate and the crystal growth layer. And forming a diaphragm for each chip, and a step of diffusing impurities in the crystal growth layer to form a gauge resistance. Further, the surface of the external extraction electrode and the conductor made of metal is made of gold.
【0018】[0018]
【作用】前記のように構成された本発明の半導体力セン
サの製造方法は、シリコン基板の一面にエピタキシャル
結晶成長層を形成し、結晶成長層上のウエハ端部に外部
取出電極,チップ上面の周囲に金属または低抵抗半導体
からなる伝導体を形成し、外部取出電極と伝導体を接続
するようにしたため、ダイアフラムへの距離がウエハ周
辺からではなくチップ周辺からであり、その距離が極端
に小となり、伝導体から陽極酸化に必要な電流が供給さ
れ、結晶成長層自体の抵抗体による電圧降下が無視で
き、基板と結晶成長層との接合面でエッチングストップ
が可能となり、ダイアフラムが所望の厚みに均一に形成
でき、センサの特性のばらつきが小さくなり、歩留まり
が向上する。According to the method of manufacturing a semiconductor force sensor of the present invention having the above-described structure, the epitaxial crystal growth layer is formed on one surface of the silicon substrate, and the external extraction electrode and the chip upper surface are formed on the edge of the wafer on the crystal growth layer. Since a conductor made of metal or low-resistance semiconductor is formed around the periphery to connect the conductor to the external extraction electrode, the distance to the diaphragm is not from the periphery of the wafer but from the periphery of the chip, and the distance is extremely small. The current required for anodic oxidation is supplied from the conductor, the voltage drop due to the resistor in the crystal growth layer itself can be ignored, etching can be stopped at the bonding surface between the substrate and the crystal growth layer, and the diaphragm has the desired thickness. Can be uniformly formed, the variation in sensor characteristics can be reduced, and the yield can be improved.
【0019】また、伝導体はチップを分離するときの目
印となり、チップ分離時の作業性が向上する。Further, the conductor serves as a mark for separating the chips, and the workability at the time of separating the chips is improved.
【0020】さらに、外部取出電極,金属からなる伝導
体の表面を金とすることにより、酸,アルカリに耐性が
あり、KOH水溶液に浸されない。Furthermore, since the surface of the external extraction electrode and the conductor made of metal is made of gold, it is resistant to acids and alkalis and is not immersed in the KOH aqueous solution.
【0021】[0021]
【実施例】1実施例について図1ないし図3を参照して
説明する。それらの図において、図5ないし図9と同一
符号は同一もしくは相当するものを示し、図8及び図9
と異なる点は、チップ上面の周囲に金属からなる伝導体
16を形成した点であり、つぎに製造方法について説明
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment will be described with reference to FIGS. In these drawings, the same reference numerals as those in FIGS. 5 to 9 designate the same or corresponding parts, and FIGS.
2 is that a conductor 16 made of metal is formed around the upper surface of the chip, and a manufacturing method will be described next.
【0022】図1A〜Cの製造工程は従来例の図8A〜
Cの製造工程と同一であり、図1Dに示すように、結晶
成長層10上にCr100nm、Au300nmを蒸着
し、フォトリソグラフィ技術により、結晶成長層10上
のウエハ端部に外部取出電極11,チップ上面の周囲に
伝導体16を形成し、つぎに図1Eに示すように、従来
例と同様に電気化学エッチングストップ法によりダイア
フラム5を形成し、その後、図1Fに示すように、不要
なSiN膜6を除去する。The manufacturing steps of FIGS.
As shown in FIG. 1D, Cr 100 nm and Au 300 nm are vapor-deposited on the crystal growth layer 10, and the external extraction electrode 11 and the chip are formed on the edge of the wafer on the crystal growth layer 10 by photolithography as shown in FIG. 1D. A conductor 16 is formed around the upper surface, and then, as shown in FIG. 1E, a diaphragm 5 is formed by an electrochemical etching stop method as in the conventional example, and thereafter, an unnecessary SiN film is formed as shown in FIG. 1F. Remove 6.
【0023】つぎに他の実施例について図4を参照して
説明する。同図において、図1及び図2と同一符号は同
一もしくは相当するものを示し、図1と異なる点は金属
からなる伝導体16が低抵抗半導体からなる伝導体であ
る点であり、図4Cまでは図1と同様の工程であり、図
4Dに示すように、結晶成長層10上にイオン注入を行
いn+ 層の伝導体17を形成する。そして、図4Eに示
すように、結晶成長層10上のSiO2 膜2,SiN膜
6を除去し、その後、図4Fに示すように、再度SiO
2 膜2を伝導体17上に積層し、電気化学エッチングス
トップ法によりダイアフラム5を形成し、不要なSiN
膜6を除去する。Next, another embodiment will be described with reference to FIG. In the figure, the same reference numerals as those in FIGS. 1 and 2 denote the same or corresponding parts, and the difference from FIG. 1 is that the conductor 16 made of a metal is a conductor made of a low resistance semiconductor. Is a process similar to that of FIG. 1, and as shown in FIG. 4D, ion implantation is performed on the crystal growth layer 10 to form the conductor 17 of the n + layer. Then, as shown in FIG. 4E, the SiO 2 film 2 and the SiN film 6 on the crystal growth layer 10 are removed, and thereafter, as shown in FIG.
2 The film 2 is laminated on the conductor 17, and the diaphragm 5 is formed by the electrochemical etching stop method.
The film 6 is removed.
【0024】[0024]
【発明の効果】本発明は、以上説明したように構成され
ているため、つぎに記載する効果を奏する。本発明の半
導体力センサの製造方法は、シリコン基板1の一面にエ
ピタキシャル結晶成長層10を形成し、結晶成長層10
上のウエハ端部に外部取出電極11,チップ上面の周囲
に金属または低抵抗半導体からなる伝導体16,17を
形成し、外部取出電極11と伝導体16,17を接続す
るようにしたため、ダイアフラム5への距離が従来のウ
エハ周辺からであるのに比し、チップ周辺からとなり、
その距離がきわめて小であり、伝導体16,17から陽
極酸化に必要な電流を供給することができ、結晶成長層
10自体の抵抗体による電圧降下を無視することがで
き、基板1と結晶成長層10との接合面でエッチングを
ストップすることができ、ダイアフラム5を所望の厚み
に均一に形成することができ、センサの特性のばらつき
を小さくすることができ、歩留まりを向上することがで
きる。Since the present invention is constructed as described above, it has the following effects. According to the method for manufacturing a semiconductor force sensor of the present invention, the epitaxial crystal growth layer 10 is formed on one surface of the silicon substrate 1, and the crystal growth layer 10 is formed.
The outer extraction electrode 11 is formed at the end of the upper wafer, and the conductors 16 and 17 made of a metal or a low resistance semiconductor are formed around the upper surface of the chip so that the outer extraction electrode 11 and the conductors 16 and 17 are connected to each other. The distance to 5 is from the periphery of the chip as compared to the conventional periphery of the wafer,
The distance is extremely small, a current required for anodic oxidation can be supplied from the conductors 16 and 17, the voltage drop due to the resistor of the crystal growth layer 10 itself can be ignored, and the substrate 1 and the crystal growth layer can be grown. Etching can be stopped at the bonding surface with the layer 10, the diaphragm 5 can be uniformly formed to a desired thickness, the characteristic variation of the sensor can be reduced, and the yield can be improved.
【0025】また、伝導体16,17はチップを分離す
るときの目印となり、チップ分離時の作業性を向上する
ことができる。Further, the conductors 16 and 17 serve as marks when the chips are separated, and the workability when separating the chips can be improved.
【0026】さらに、外部取出電極11,金属からなる
伝導体16の表面を金とすることにより、酸,アルカリ
に耐性があり、KOH水溶液に侵されることがない。Furthermore, since the surfaces of the external extraction electrode 11 and the conductor 16 made of metal are made of gold, they are resistant to acids and alkalis and are not attacked by the KOH aqueous solution.
【図面の簡単な説明】[Brief description of drawings]
【図1】A〜Fは本発明の1実施例の各工程図である。1A to 1F are process diagrams of one embodiment of the present invention.
【図2】本発明の1実施例の完成した状態の平面図であ
る。FIG. 2 is a plan view of a completed state of one embodiment of the present invention.
【図3】本発明の1実施例の1工程の切断正面図であ
る。FIG. 3 is a cut front view of one process of one embodiment of the present invention.
【図4】A〜Fは本発明の他の実施例の各工程図であ
る。4A to 4F are process diagrams of another embodiment of the present invention.
【図5】従来例の力センサの一部破断斜視図である。FIG. 5 is a partially cutaway perspective view of a conventional force sensor.
【図6】A〜Eは従来例の各工程図である。6A to 6E are process diagrams of a conventional example.
【図7】従来例の1工程の切断正面図である。FIG. 7 is a cut front view of one step of a conventional example.
【図8】A〜Fは他の従来例の各工程図である。8A to 8F are process diagrams of another conventional example.
【図9】他の従来例の1工程の切断正面図である。FIG. 9 is a cut front view of a step of another conventional example.
1 シリコン基板 2 SiO2 膜 3 ゲージ抵抗 5 ダイアフラム 6 SiN膜 10 結晶成長層 11 外部取出電極 16 伝導体 17 伝導体1 Silicon Substrate 2 SiO 2 Film 3 Gauge Resistor 5 Diaphragm 6 SiN Film 10 Crystal Growth Layer 11 External Extraction Electrode 16 Conductor 17 Conductor
Claims (2)
晶成長層を形成する工程と、 前記基板の両面に2層の保護膜を形成する工程と、 前記両2層の保護膜に所定のパターンを形成し前記結晶
成長層上のウエハ端部に外部取出電極,チップ上面の周
囲に金属または低抵抗半導体からなる伝導体を形成し,
前記外部取出電極と前記伝導体とを接続する工程と、 前記基板をエッチング液に浸漬し,前記電極,前記伝導
体を陽極,エッチング用電極を陰極として直流電圧を印
加してエッチングし,前記基板と前記結晶成長層の境界
面でエッチングの進行を停止してチップ毎にダイアフラ
ムを形成する工程と、 前記結晶成長層に不純物を拡散してゲージ抵抗を形成す
る工程とを備えた半導体力センサの製造方法。1. A step of forming an epitaxial crystal growth layer on one surface of a silicon substrate, a step of forming two layers of protective films on both sides of the substrate, and a step of forming a predetermined pattern on both of the two layers of protective films. An external extraction electrode is formed on the edge of the wafer on the crystal growth layer, and a conductor made of a metal or a low resistance semiconductor is formed around the upper surface of the chip.
A step of connecting the external extraction electrode and the conductor; and immersing the substrate in an etching solution, etching by applying a DC voltage with the electrode and the conductor as an anode and the etching electrode as a cathode, And a step of forming a diaphragm for each chip by stopping the progress of etching at the interface between the crystal growth layer and a step of forming a gauge resistance by diffusing impurities in the crystal growth layer. Production method.
面が金である請求項1記載の半導体力センサの製造方
法。2. The method for manufacturing a semiconductor force sensor according to claim 1, wherein the surface of the external extraction electrode and the conductor made of metal is gold.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27779392A JPH06104454A (en) | 1992-09-21 | 1992-09-21 | Manufacture of semiconductor sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27779392A JPH06104454A (en) | 1992-09-21 | 1992-09-21 | Manufacture of semiconductor sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06104454A true JPH06104454A (en) | 1994-04-15 |
Family
ID=17588369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27779392A Pending JPH06104454A (en) | 1992-09-21 | 1992-09-21 | Manufacture of semiconductor sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06104454A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
-
1992
- 1992-09-21 JP JP27779392A patent/JPH06104454A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6020618A (en) * | 1994-03-30 | 2000-02-01 | Denso Corporation | Semiconductor device in which thin silicon portions are formed by electrochemical stop etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4426768A (en) | Ultra-thin microelectronic pressure sensors | |
JPS59117271A (en) | Semiconductor device with pressure sensing element and its manufacturing method | |
JPS60158675A (en) | Diaphragm sensor | |
CN110745774B (en) | A SiC temperature sensor with a cantilever beam structure and its manufacturing method | |
JP2918299B2 (en) | Semiconductor pressure sensor and method of manufacturing semiconductor device having the same | |
US5549785A (en) | Method of producing a semiconductor dynamic sensor | |
EP1011130A1 (en) | Method of anodizing silicon substrate and method of producing acceleration sensor of surface type | |
JPH06104454A (en) | Manufacture of semiconductor sensor | |
JPS63308390A (en) | Manufacture of semiconductor pressure sensor | |
JP2773698B2 (en) | Capacitive acceleration sensor and method of manufacturing the same | |
JP3156681B2 (en) | Semiconductor strain sensor | |
CN116202661B (en) | Pressure sensor and manufacturing method thereof | |
JPH06260660A (en) | Semiconductor distortion sensor | |
JPS5913377A (en) | Method for forming pressure receiving diaphragm of semiconductor pressure transducer element | |
KR0174124B1 (en) | Fabricating method of semiconductor pressure sensor | |
JPH0645617A (en) | Manufacture of single-crystal thin-film member | |
JP3292081B2 (en) | Method for manufacturing semiconductor acceleration sensor | |
JP3351100B2 (en) | Method for manufacturing semiconductor device | |
JPH0476959A (en) | Manufacture of semiconductor pressure sensor | |
JP2825071B2 (en) | Manufacturing method of semiconductor sensor | |
JPH06102118A (en) | Semiconductor pressure sensor | |
CN118954425A (en) | A method for preparing a MEMS pressure chip | |
JP2897581B2 (en) | Manufacturing method of semiconductor strain sensor | |
JPH06201498A (en) | Manufacturing pressure sensor | |
JPH0340959B2 (en) |