JPH0567209B2

JPH0567209B2 -

Info

Publication number: JPH0567209B2
Application number: JP61246654A
Authority: JP
Inventors: Yoshihiko Hirai; Tsuneo Hamaguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1993-09-24
Also published as: JPS63101830A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明はアクテイブ・マトリクス液晶表示装置
及びその製造方法に関し、特に電界効果型トラン
ジスタ等のアクテイブ素子と画素電極を格子状に
配置して駆動し、これにより液晶層に表示させる
アクテイブ・マトリクス液晶表示装置及びその製
造方法に関する。

〔従来の技術〕

従来、ツイスト・ネマテイツク型（TN型）を
中心とする液晶表示装置の応用が発展し、腕時計
や電卓等に大量に利用されているが、さらに文字
や図形等の任意表示が可能なマトリクス型の液晶
表示装置も使われ始めている。このマトリクス液
晶表示装置はストライプ状の電極を有する二枚の
基板を液晶を介して互に対向して配置した液晶表
示装置である。

また最近では、このマトリクス液晶表示装置の
表示容量を大幅に増加させるために、液晶表示装
置の各画素にアクテイブ素子を直列に配置したア
クテイブ・マトリクス液晶表示装置が提案されて
いる。このアクテイブ・マトリクス液晶表示装置
においては、基板に形成されるデータ信号電極と
走査信号電極とが互いに垂直に交差するように形
成される。かかるアクテイブ・マトリクスに関し
ては、雑誌「プロシーデイング・オブ・エスアイ
デイー（Proceedings of SID）」、第24巻、第２
号（昭和58年発行）収録の185頁からの論文“プ
ロミス・アンド・チヤレンジ・オブ・シンフイル
ム・シリコン・アプローチズ・トウ・アクテイ
ブ・マトリクス”（Promise and Challenge of
Thin−FilmSilicon Approaches to Active
Matrices）に記載されている。

更に最近ではアクテイブ素子として、ポリシリ
ングを用いた転写半導体素子が現れている。この
転写半導体素子およびその製造方法の詳細につい
ては、「昭和59年秋季第45回応用物理学会学術講
演会予稿集」（講演番号12a−ｃ−２）及び「日
本応用物理学会欧文誌（Japanese Journal of
Applied Physics）」第23巻、第L815頁（1984年
発行）の論文中などに記載されている。

〔発明が解決しようとする問題点〕

前記TN型液晶表示装置はコントラストを高く
することは出来るが、文字、図形等の表示範囲が
限定されてしまう問題がある。

また、通常のマトリクス液晶表示装置は表示容
量の増大が不可欠であるが、表示特性の一つであ
る電圧透過率変化特性はその立ち上りがそれほど
急峻ではないので、表示容量を増加させるために
マルチプレクス駆動の走査本数を増加させると、
選択画素と非選択画素の各々にかかる実行電圧が
低下してしまう。従つて、マトリクス液晶表示装
置における良好なコントラストを得るための視野
角は著しく狭くなり、走査本数も100本程度に限
定されるという問題がある。

また、アクテイブ・マトリクス液晶表示装置に
おいては、未だ絶縁基板上に形成するアクテイブ
素子に種々の問題がある。即ち、このアクテイブ
素子としては、非晶質シリコン（ａ−Si）や多結
晶シリコン（ｐ−Si）を半導体材料としたFET
構造の薄膜トランジスタ（TFT）、又は単結晶シ
リコン（ｓ−Si）を半導体材料としたFET構造
のTFTが大部分である。これらのうち、前者の
ａ−Siやｐ−SiのTFTについは未だ製造プロセ
スが確立されていないので歩留りが悪く、良品の
オン・オフ電流特性も不十分で且つ走査本数にも
限定がある。また、一枚の基板内でもオン・オフ
電流特性が一様でないため、テレビ画面のような
中間調がだせないだけでなくコントラストが弱く
なつたり、画面内にコントラスト斑が発生したり
する。一方、後者のｓ−SiのTFTは従来のシリ
コンICプロセスをそのまま用いることにより得
られるので、歩留りもよく、良品の特性も十分で
且つ走査本数にも実用上限界がないが、このｓ−
Siは不透明であるので、全カラー化が困難になる
欠点がある。

更に、アクテイブ素子として前記ａ−Siやｐ−
Siを使用する方法の他に、サフアイアまたはスピ
ネル等の結晶性の絶縁物上に単結晶シリコンをエ
ピタキシヤル成長させ、そのエピタキシヤル層に
素子（この素子はサフアイア上に形成した場合、
SOSとよばれる）を形成する方法もある。この
SOSはｓ−Si上の素子なみの性能が得られるが、
サフアイア等の基板の価格が非常に高く且つ大面
積のものが得られない欠点がある。

更に、アクテイブ・マトリツクス液晶表示装置
に用いられるアクテイブ素子として最新の前記転
写半導体素子を用いた場合でも、直射日光下ある
いは投射光学系の中などのような強度の光照射の
もとでは安定に動作しにくいという問題がある。

要するに、かかる従来のアクテイブ・マトリク
ス液晶表示装置においては、基板に形成されるデ
ータ信号電極と走査信号電極とは互いに垂直に交
差するように同一平面上に形成され、且つアクテ
イブ素子にTFTを用いた場合には、これらの両
電極は何らかの絶縁体薄膜を介して素子基板の同
じ面に形成されている。このため、絶縁体薄膜の
ピンホールや絶縁破壊による両電極間のシヨート
および交差部の段差による断線が起り、製造面で
も歩留りの低下および強度の光照射のもとでの不
安定動作などをもたらす問題がある。

本発明の第一の目的は、高性能にして且つデー
タ信号電極と走査信号電極の短絡およびそれらの
断線を防止するアクテイブ・マトリクス液晶表示
装置及びその製造方法を提供することにある。

また、本発明の第二の目的は、製造上の高歩留
りを実現するアクテイブ・マトリクス液晶表示装
置及びその製造方法を提供することにある。

更に、本発明の第三の目的は、強度の光照射の
もとで安定な動作を実現できるアクテイブ・マト
リツクス液晶表示装置及びその製造方法を提供す
ることにある。

〔問題点を解決するための手段〕

本発明のアクテイブ・マトリクス液晶表示装置
は、データ信号電極と走査信号電極とが交差する
位置にアクテイブ素子および画素電極を形成する
素子基板と前記両電極に対向する電極を有する対
向基板とが液晶層を介して形成されるアクテイ
ブ・マトリクス液晶表示装置において、前記素子
基板は絶縁体領域により分離された単結晶シリコ
ン領域にアクテイブ素子を形成したデバイス層を
保持部材に接着してなり、且つ前記デバイス層の
前記アクテイブ素子を形成した側に前記走査信号
電極もしくは前記データ信号電極を、また前記ア
クテイブ素子を形成した側とは反対側に前記アク
テイブ素子への入射光を遮るように形成する光遮
蔽層と、前記絶縁体領域に設けたコンタクト穴を
介して前記アクテイブ素子に接続される前記画素
電極と、前記データ信号電極もしくは前記走査信
号電極とをそれぞれ対応して形成するように構成
される。

また、本発明のアクテイブ・マトリクス液晶表
示装置の製造方法は、データ信号電極と走査信号
電極とが交差する位置にアクテイブ素子および画
素電極を形成する素子基板と前記両電極に対向す
る電極を有する対向基板とが液晶層を介して形成
されるアクテイブ・マトリクス液晶表示装置の製
造方法において、単結晶シリコン基板の一主面に
絶縁体領域を形成する工程と、前記絶縁体領域を
エツチングして前記単結晶シリコン基板上に単結
晶シリコン領域を形成する工程と、前記絶縁体領
域に前記単結晶シリコン基板に達するまでコンタ
クト穴を形成する工程と、前記単結晶シリコン領
域上にアクテイブ素子を形成する工程と、前記ア
クテイブ素子から前記コンタクト穴にいたるまで
の電極配線を形成する工程と、前記アクテイブ素
子とほぼ同じ面上に前記アクテイブ素子に接続さ
れる前記走査信号電極もしくは前記データ信号電
極を形成する工程と、前記単結晶シリコン基板の
一主面側を接着層を介して保持部材に接着する工
程と、前記絶縁体領域が露出するまで前記単結晶
シリコン基板を前記一主面とは反対側から研磨す
る工程と、この研磨された面上の前記絶縁体領域
に前記アクテイブ素子への入射光を遮るような光
遮蔽層と、前記コンタクト穴を介して前記一主面
に形成されたアクテイブ素子に配線される前記画
素電極と、前記データ信号電極もしくは走査信号
電極とをそれぞれ対応して形成する工程と、前記
アクテイブ素子、光遮蔽層および各種電極を形成
された前記素子基板と前記対向基板とにより前記
液晶層を封止する工程とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して
説明する。

第１図および第２図はそれぞれ本発明のアクテ
イブ・マトリクス液晶表示装置の第一の実施例を
説明するための主要部の断面図、第３図は本発明
の前記第一の実施例における素子基板に第１図の
断面位置を示すＡ−A′線と第２図の断面位置を
示すＢ−B′線とを表わした模式的平面図である。

第１図に示すように、データ信号電極と画素電
極との断面を表わすこの実施例において（第３図
のＡ−A′線断面）、アクテイブ・マトリクス液晶
表示装置はMOSトランジスタ等のアクテイブ素
子を含むデバイス層１を保持部材２に取付けた素
子基板３と対向電極４を備えた対向基板５との間
に液晶層６を挟んで形成され、特に前記アクテイ
ブ素子をマトリクス状に配置して構成される。上
述のデバイス層１は絶縁体領域７により分けられ
た単結晶シリコン領域８の上面にゲート絶縁膜９
を介して被着されたゲート電極１０と、このゲー
ト電極１０の上から層間絶縁膜１１を被覆した後
イオン注入法などによりドレイン領域１２および
ソース領域１３を形成し、絶縁体領域７にあけら
れたコンタクト穴１４とドレイン領域１２および
ソース領域１３とを接続するドレイン電極１５お
よびソース電極１６と、単結晶シリコン領域８の
前記ソースおよびドレイン領域が形成された面と
は反対の面に透明な単結晶シリコン領域８をとお
して前記アクテイブ素子に対する入射光を遮るよ
うな光遮蔽層２６、さらにはソース電極１６およ
びドレイン電極１５へそれぞれ接続されるように
被着形成する画素電極１８およびデータ信号電極
１９とを有し、接着層１７により保持部材２に取
付けられる。

次に、第２図に示すように、画素電極と、デー
タ信号電極と、これら両電極とは絶縁体領域を挟
んで反対の面に形成された走査信号電極との断面
を表わすこの実施例において（第３図のＢ−
B′線断面）、上述のデバイス層１は絶縁体領域７
の一方の面にゲート電極を兼ねる走査信号電極２
０を被着し、また反対の面に第１図において説明
した画素電極１８とデータ信号電極１９とを被着
形成する。その他の点は、第１図において説明し
たのと同様、デバイス層１を接着層１７を介して
保持部材２に取付けた素子基板３と対向電極４を
備えた対向基板５との間に液晶層６を挟んで形成
する。

次に、第３図に示すように、Ａ−A′線による
断面（第１図）およびＢ−B′線（第２図）によ
る断面は上述のとおりである。この第一の実施例
における素子基板３はソース電極に接続されるデ
ータ信号電極１９とゲート電極を兼ねる走査信号
電極２０とをマトリクス配置し、ドレイン電極に
は画素電極１８が接続される。データ信号電極１
９と走査信号電極２０とはそれぞれ外部との接続
用に液晶表示装置のＸ−Ｙ端子であるマトリクス
端子２１に接続され、またその交叉する点におい
てMOSトランジスタ２２が形成される。なお、
ここでは説明を簡単にするため、データ信号電極
１９と走査信号電極２０とは二本づつの例で説明
したが、通常は上下左右およびその間にも同一の
電極が配置される。

第４図は本発明のアクテイブ・マトリクス液晶
表示装置の第二の実施例を説明するための素子基
板の模式的平面図である。

第４図に示すように、マトリクス端子の個所に
データ側駆動回路２３および走査側駆動回路２４
とを画素電極１８に接続されるMOSトランジス
タ２２の形成と同時に所定の単結晶シリコン領域
に設けた以外は第３図における上述の第一の実施
例の説明と同様である。この場合、データ側駆動
回路２３はシフトレジスタとサンプルホルダとか
ら構成され、また走査側駆動回路２４はシフトレ
ジスタから構成されるように、通常のMOS−IC
と同じ回路である。

この第二の実施例によるパネルは駆動回路を積
層しているため、端子の数が1040本から10本に著
しく減少し端子の接続工程が極めて簡略になる。
このパネルは小型であるため、ビデオカメラ等の
ビユーフアインダーに適する。更に、投射型デイ
スプレイに応用すれば１ｍ×１ｍ角の良好な投射
画面を得られ、中間調表示も良好である。

次に、第５図ａ〜ｃは本発明のアクテイブ・マ
トリクス液晶表示装置の製造方法の一実施例を説
明するための工程順に示した素子基板の主要部の
断面図である。

第５図ａに示すように、単結晶シリコン基板２
５の上に熱酸化により厚さ2μｍの酸化シリコン
膜（SiO₂）を形成し、各表示画素に対応する部
分の酸化シリコン膜を反応性イオンエツチングに
より除去する。この残つた酸化シリコン膜の部分
が絶縁体領域７となる。前記エツチングにより単
結晶シリコン基板２５露出している部分に、
SiH₂Cl₂−H₂−HCl系を用いてシリコンを絶縁体
領域７と同じ高さまで選択エピタキシヤル成長さ
せ、単結晶シリコン領域８を形成する。この単結
晶シリコン領域８の部分に通常のMOSプロセス
と同様な方法でFET型のトランジスタを形成す
る。なお、ここでは選択エピタキシヤル成長に関
し、熱酸化後に選択的に酸化シリコン膜を除去し
て選択エピタキシヤル成長を行つたが、単結晶シ
リコン基板２５を選択酸化すれば選択エピタキシ
ヤル成長を行わなくてもよい。その場合、単結晶
シリコン領域と絶縁体領域との間で段差が生ずる
が、性能的にはほぼ同等のものが得られる。

次に、第５図ｂに示すように、単結晶シリコン
領域８の上に酸化シリコン膜からなるゲート絶縁
膜９を形成し、その上に多結晶シリコン層または
アルミニウム、モリブデン、タングステン等の金
属層からなるゲート電極１０を形成する。つい
で、酸化シリコン膜からなる層間絶縁膜１１を形
成したのち、イオン打ち込みによりドレイン領域
１２およびソース領域１３を形成する。次に、酸
化シリコン膜からなる絶縁体領域７に一画素につ
き二個所のコンタクト穴１４を写真蝕刻法により
形成し、クロム、モリブデン、タングステン等を
金属蒸着してそれぞれドレイン電極１５、ソース
電極１６を形成する。これにより、アクテイブ素
子であるMOSトランジスタのドレイン電極１５、
ソース電極１６からコンタクト穴１４まで配線さ
れる。なお、ゲート電極１０は上述のとおり、走
査信号電極を兼ねることになる。また、この段階
ではデバイス層の下の単結晶シリコン基板２５は
切離されずに残つている。

次に、第５図ｃに示すように、MOSトランジ
スタを形成した単結晶シリコン基板２５のMOS
素子形成面を絶縁性の高分子材料、例えばエポキ
シ系またはポリイミド系樹脂からなる接着層１７
により石英ガラス、硼硅酸ガラス、パイレツクス
系ガラス、ソーダガラス、シリコンウエーハ等か
らなる保持部材２に接着する。しかる後、MOS
トランジスタ形成部を除く単結晶シリコン基板２
５をメカノケミカルボリシリングで除去する。こ
の場合のポリシングにおいては、化学液として有
機アミンを用いており、且つ絶縁体領域７の成分
である酸化シリコンは単結晶シリコンよりも加工
速度がかなり遅いため、ポリシング加工を絶縁体
領域７の深さで止めることができる。このように
素子を形成した絶縁体領域７と単結晶シリコン領
域８を有するデバイス層１を容易に残すことがで
きる。更に、絶縁体領域７の研磨面上にデータ信
号電極１９を形成し、コンタクト穴１４を介して
ソース電極１６と導通させる。このデータ信号電
極１９はドレイン電極やソース電極等と同じ金属
電極である。また、前記研磨面と同じ面上に画素
電極１８を形成し、コンタクト穴１４を介してド
レイン電極１６と導通させる。この画素電極１８
はインジウム−スズや酸化スズ等で形成される透
明電極である。このようにして、画素電極１８は
素子基板の表面に形成され、またデバイス層１の
両側にデータ信号電極１９と走査信号電極２０と
が形成される。

次に、単結晶シリコン領域８のMOSトランジ
スタが形成された面とは反対の面に光遮蔽層２６
が前記トランジスタのチヤネル部を覆うように形
成される。この光遮蔽層２６としては、金属膜ま
たは金属化合物との多層膜、および染料を含有す
る高分子膜などがある。前記金属膜には、クロ
ム、モリブデン、タングステン、アルミニウム、
ニツケルなどの蒸着膜があり、また前記多層膜に
は酸化クロム、クロム、酸化クロムなどがある。
更に、前記高分子膜には、ゼラチン、カゼイン、
その他、光遮蔽効果のあるものであれば、用いる
ことができる。この光遮蔽層２６により、強度の
光照射下においてもMOSトランジスタの誤動作
を防くことができる。

一方、第５図ｃには図示していないが、絶縁体
領域７に別のコンタクト穴をあけ、第３図に示す
ように、MOSトランジスタ２２のソース電極お
よびゲート電極に接続されるデータ信号電極１９
および走査信号電極２０とそれぞれ導通するよう
に素子基板３の表面にマトリクス端子２１を設け
る。

なお、上述した絶縁体領域７と、単結晶シリコ
ン領域８を含むデバイス層１上に酸化シリコンを
スパツタリング方により中間層として形成し、そ
の上にクロムなどの金属層をパターニングし、光
遮蔽層２６とすることも可能である。

以上に述べた各工程を経ることにより、第１図
および第３図に示すような保持部材２上にアクテ
イブ素子であるMOSトランジスタ２２、画素電
極１８、データ信号電極１９と走査信号電極２０
の各リード電極、マトリクス端子２１を形成して
素子基板３が完成する。

このようにして形成した素子基板３は酸化イン
ジウム−スズ等からなる対向電極４を全面に形成
した対向基板５にグラス・フアイバ等のスペーサ
を介在させて厚さが8μｍ程度の液晶セルを形成
する。この液晶セルに液晶を注入して液晶層６を
形成する。最後に、この液晶層６をエポキシ系有
機シールを用いて封止することによりアクテイ
ブ・マトリクス液晶表示装置が得られる。なお、
この液晶表示装置においては、液晶としてTN型
液晶を用い、対向基板として市販の偏向板を用い
たが、この液晶表示装置をスタテイツク駆動した
場合、５：１のコントラスト比が得られる視野角
は±50゜である。

上述のアクテイブ・マトリクス液晶表示装置の
製造方法における一実施例では、縦横の画素数は
400×640画素、ピツチ間隔は0.2mmで試作したが、
全体的な表示性能はスタテイツク駆動時とほぼ同
一であり、特に模擬信号として2000本走査時相当
の信号まで印加してもスタテイツク駆動時とほぼ
同じ表示性能が得られる。また、駆動信号には従
来のMOSトランジスタ又はTFTを積層したアク
テイブ・マトリクス液晶表示装置に用いる駆動信
号と同様な信号を用い、中間調を含むテレビ画面
を出した場合、忠実に階調を表現でき、且つ高コ
ントラストの画面を得られ、また画面内でコント
ラスト斑を生ずることもない。更に、この液晶表
示装置の製造方法によれば、ａ−Si又はｐ−Siの
TFTを用いたものに比べて歩留りの向上も著し
い。

以上、本発明の実施例について説明したが、各
実施例におけるアクテイブ素子はMOSトランジ
スタだけでなく、その他の電界効果トランジス
タ、バイポーラトランジスタ、各種ダイオード、
及びそれらの組合せを用いても同様に本発明を実
施することができる。

また、上述の実施例の素子基板において、デバ
イス層の保持部材側に走査信号電極を形成し且つ
反対側にデータ信号電極を形成しているが、これ
を逆に形成してもよく、同様の表示性能が得られ
る。

最後に、本発明の応用例について説明する。

上に述べた各実施例は直視型の液晶表示装置で
あるが、一方これに対し、１ｍ×１ｍ角程度の超
大画面の液晶表示としては液晶パネルにキセノン
ランプからの強い光を照射し、それを投影する投
射型液晶表示装置がある。かかる従来のレーザ熱
書込みの液晶パネルを用いた投射型液晶表示装置
における前記液晶パネルを本発明のアクテイブ・
マトリクス液晶表示装置の液晶パネルと置き換え
ることにより、レーザおよびその駆動回路関係を
必要としないため小型化が実現される。投射工学
系は従来のものを用いることができる。例えば、
液晶パネルとして、400×640画素、ピツチ0.05mm
の液晶表示装置を用いれば、著しく小型化され
る。なお、投射系には通常のオーバーヘツドプロ
ジエクタ（いわゆるOHP）をも使用することが
できる。

また、上述の応用例の画面は白黒画面であつた
が、対向基板上に各画素に対応してRGB各ドツ
トのカラーフイルタを形成することにより、直視
型および投射型ともカラー画面を有する表示装置
を得ることができる。また、特に投射型の場合、
本発明のアクテイブ・マトリクス液晶表示装置を
三枚用い、各々にRGB三枚のうちの一枚を組合
せてそれらを合成することによりカラー画面を得
ることもできる。

〔発明の効果〕

以上説明したように、従来は透明基板にａ−Si
又はｐ−Siを形成しその上にTFTを形成するの
で特性が悪く走査本数500本位がスタテイツク駆
動と同等になる限界であつたが、本発明によれ
ば、第一にはデータ信号電極と走査信号電極とが
基板の同一平面上で交差しないので、電極間のシ
ヨート及び段差による電極断線を解消でき、表示
の線欠陥を著しく減少できる効果がある。また、
第二には透明基板となる単結晶シリコン領域上に
アクテイブ素子を形成できるので、良好な特性が
得られ2000本程度の大容量走査も可能となり、製
造歩留りの向上も著しい効果がある。

更に、第三には強度の光照射下においてもアク
テイブ素子を安定に動作させられるので液晶装置
としての信頼性を向上させる効果がある。

また、本発明による液晶表示装置を多数組合せ
れば大面積化が可能で、周辺駆動回路を各画素の
アクテイブ素子と同一基板上に製作することによ
り、端子数の大幅減少できる効果もある。更に、
投射型液晶表示装置に応用することにより、超小
型化できる効果もある。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明のアクテ
イブ・マトリクス液晶表示装置の第一の実施例を
説明するための主要部の断面図、第３図は本発明
の前記第一の実施例における素子基板に第１図の
断面位置を示すＡ−A′線と第２図の断面位置を
示すＢ−B′線とを表わした模式的平面図、第４
図は本発明のアクテイブ・マトリクス液晶表示装
置の第二の実施例を説明するための素子基板の模
式的平面図、第５図ａ〜ｃは本発明のアクテイ
ブ・マトリクス液晶表示装置の製造方法の一実施
例を説明するための工程順に示した素子基板の主
要部の断面図である。１……デバイス層、２……保持部材、３……素
子基板、４……対向電極、５……対向基板、６…
…液晶層、７……絶縁体領域、８……単結晶シリ
コン領域、９……ゲート絶縁膜、１０……ゲート
電極、１１……層間絶縁膜、１２……ドレイン領
域、１３……ソース領域、１４……コンタクト
穴、１５……ドレイン電極、１６……ソース電
極、１７……接着層、１８……画素電極、１９…
…データ信号電極、２０……走査信号電極、２１
……マトリクス端子、２２……MOSトランジス
タ、２３……データ側駆動回路、２４……走査側
駆動回路、２５……単結晶シリコン基板、２６…
…光遮蔽層。

Claims

【特許請求の範囲】１データ信号電極と走査信号電極とが交差する
位置にアクテイブ素子および画素電極を形成する
素子基板と前記両電極に対向する電極を有する対
向基板とが液晶層を介して形成されるアクテイ
ブ・マトリクス液晶表示装置において、前記素子
基板は絶縁体領域により分離された単結晶シリコ
ン領域にアクテイブ素子を形成したデバイス層を
保持部材に接着してなり、且つ前記デバイス層の
前記アクテイブ素子を形成した側に前記走査信号
電極もしくは前記データ信号電極を、また前記ア
クテイブ素子を形成した側とは反対側に前記アク
テイブ素子への入射光を遮るように形成する光遮
蔽層と、前記絶縁体領域に設けたコンタクト穴を
介して前記アクテイブ素子に接続される前記画素
電極と、前記データ信号電極もしくは前記走査信
号電極とをそれぞれ対応して形成することを特徴
とするアクテイブ・マトリクス液晶表示装置。２データ信号電極と走査信号電極とが交差する
位置にアクテイブ素子および画素電極を形成する
素子基板と前記両電極に対向する電極を有する対
向基板とが液晶層を介して形成されるアクテイ
ブ・マトリクス液晶表示装置の製造方法におい
て、単結晶シリコン基板の一主面に絶縁体領域を
形成する工程と、前記絶縁体領域をエツチングし
て前記単結晶シリコン基板上に単結晶シリコン領
域を形成する工程と、前記絶縁体領域に前記単結
晶シリコン基板に達するまでコンタクト穴を形成
する工程と、前記単結晶シリコン領域上にアクテ
イブ素子を形成する工程と、前記アクテイブ素子
から前記コンタクト穴にいたるまでの電極配線を
形成する工程と、前記アクテイブ素子とほぼ同じ
面上に前記アクテイブ素子に接続される前記走査
信号電極もしくは前記データ信号電極を形成する
工程と、前記単結晶シリコン基板の一主面側を接
着層を介して保持部材に接着する工程と、前記絶
縁体領域が露出するまで前記単結晶シリコン基板
を前記一主面とは反対側から研磨する工程と、こ
の研磨された面上の前記絶縁体領域に前記アクテ
イブ素子への入射光を遮るような光遮蔽層と、前
記コンタクト穴を介して前記一主面に形成された
アクテイブ素子に配線される前記画素電極と、前
記データ信号電極もしくは走査信号電極とをそれ
ぞれ対応して形成する工程と、前記アクテイブ素
子、光遮蔽層および各種電極を形成された前記素
子基板と前記対向基板とにより前記液晶層を封止
する工程とを含むことを特徴とするアクテイブ・
マトリクス液晶表示装置の製造方法。