[go: up one dir, main page]

JPS6145221A - 画像表示用装置及びその製造方法 - Google Patents

画像表示用装置及びその製造方法

Info

Publication number
JPS6145221A
JPS6145221A JP59167061A JP16706184A JPS6145221A JP S6145221 A JPS6145221 A JP S6145221A JP 59167061 A JP59167061 A JP 59167061A JP 16706184 A JP16706184 A JP 16706184A JP S6145221 A JPS6145221 A JP S6145221A
Authority
JP
Japan
Prior art keywords
light
semiconductor element
insulating layer
transmitting insulating
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59167061A
Other languages
English (en)
Inventor
Kiyohiro Kawasaki
清弘 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59167061A priority Critical patent/JPS6145221A/ja
Publication of JPS6145221A publication Critical patent/JPS6145221A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶と組み合わせることによって構成される画
像表示装置に関するものである。
従来例の構成とその問題点 液晶表示装置において液晶セルの動的動作を可能とし、
多重化を実現するためにはトランジスタやダイオードな
どの非線形スイッチと液晶セルよりなる単位絵素を2次
元のマトリクスに配列するとともにそれらを相互接続す
る必要がある。
第1図は非線形スイッチとして絶縁ゲート型(MI S
 ) トランジスタ1を用いた場合の等何回路を示す。
走査線3にゲートパルスが印加されると横方向のトラン
ジスタ群は一斉にON状態になシゲートパルスが印加さ
れている期間中に信号線4より一斉にあるいは順次に(
71,3’2 r・・・・・・y5)画像信号を液晶セ
ル2に電気的に書き込む。ゲートパルスを縦方向に(”
11”2F・・・・・・Xi)順次走査することによっ
て全画面の書き込みが完了し、再びゲートパルスを縦方
向に走査することによって多重化が容易に達成される。
液晶セル2に書き込まれた画像に対応する信号電圧はト
ランジスタ1のOFF抵抗および液晶セル2の抵抗分を
通して放電していくが、通常これらの抵抗は十分高くて
液晶セル2両端の電位差の変化は画像表示には支障をき
たさないように設計的手法が考慮される。
液晶セル2のもう一方の電極5は共通電極として全絵素
共通に構成され、適当な電位に固定される。
トランジスタ1のOFF抵抗あるいは液晶セル2の抵抗
が低い場合や階調性を重視した画像が欲しい場合には補
助容量6を液晶セル2に並列に加えるか、あるいは液晶
セル2とトランジスタ1との接続点と接地点6との間に
加える手法が知られている。
さて、このような画像表示装置の製作にあたって問題と
なるのはトランジスタ1の特性のばらつきであろう。ト
ランジスタ1に要求される性能はまず大きなon電流と
小さなoff電流であり、これは高いコントラスト比を
得るために必要であり、つぎにしきい値電圧が揃ってい
ないと画像の輝度レベルにむらが生じる。これらの諸量
が小さなばらつきに納まって形成されるためには、MI
Sトランジスタを構成する成分である半導体材料、ゲー
ト絶縁膜などの膜質や膜厚が均一であるばかりでなく、
チャンネル長りやチャンネル幅Wも揃っていなければな
らないことは明らかであろう。
超LSI技術に代表されるシリコン系半導体装置におい
ては装置開発および材料開発が活発で、今や材料的には
直径8インチの単結晶シリコン基板が存在し、6インチ
対応の各種薄膜生成装置。
食刻装置、写真食刻装置が稼動しつつある。超LSI技
術を適用すれば単結晶あるいは多結晶シリコンを用いて
先述した特性を有するMISトランジスタを1枚のウェ
ーハ上に多数形成することは歩留りの低下を除けば極め
て容易である。しかしながら6インチ以上の大きさ、例
えば20cm X 20口の大きさの画像表示装置を得
ようとすると半導体材料からして単結晶の物は望めず多
結晶または非晶質にならざるを得ないし、写真食刻技術
においてもパターン精度は10μm程度にまで低下し、
スクリーン印刷ではパターン精度は60μm程度が限界
である。加えて基板がガラスなどでは熱工程における軟
化や伸びが発生してパターニングの合わせ精度も低下せ
ざるを得ない。
このような制限のもとでは半導体材料の膜質の劣悪さが
まず問題となり、例え膜質の均一性が保証されてもパタ
ーニング精度の低下に伴うMISトランジスタの相互コ
ンダクスの低下とあいまって画像表示装置のスイッチン
グ素子としての性能を満足させることは非常に困難であ
る。例えば単結晶シリコンと非晶質シリコンでは移動度
が電子の場合1000c、i/V−fiecと1 ca
/ V ・Sec テ3桁異なり、さらにチャネルの形
状比W/Lもパターン精度の低下により向上が望めない
となると、同じ大きさの絵素を駆動するために必要なW
/Lは非晶質シリコンの場合には単結晶シリコンの場合
の100〜1ooo倍となり開口率を著しく下げること
は明白であろう。
半導体材料に良質な物が得られにくいこと、膜厚や膜質
のばらつきとパターン精度の低下は大面積になればなる
ほど大きくなることなどの理由によυ大画面の画像表示
装置の製作は困難であるのが現状である。
発明の目的 本発明はかかる現状に鑑みなされたものであり大画面の
画像表示装置の製作を容易ならしめることを目的とする
発明の構成 本発明においては非線形スイッチであるMISトランジ
スタを別途多数用意しておき、別工程で製作したガラス
板上に組み込むことによりアクティブマトリクスを得る
構成となっている。
実施例の説明 第2図は本発明によるアクティブマトリクスの平面配置
図である。MISトランジスタ1はソースまたはドレイ
ン8.ゲート9.ドレインまたはソース10を有し、そ
れらは各信号線4.走査線3、絵素電極7に接続されて
いる。第3図は単位絵素の平面図であり、A−A’線上
の断面図が第4図に示されている。
本発明による画像表示装置の第1実施例による製作方法
は以下に述べる通シである。まず第5図(−)に示した
ように第1の透光性絶縁基板例えばガラス板11の一主
面上に半導体素子12を絵素に対応して配置し固定する
。13はそのための耐熱性樹脂あるいは金属層である。
つぎに半導体素子12とほぼ同じ厚みの第1の透光性絶
縁層14を全面に形成する。半導体素子12は一般的に
は0.1謹以上と厚いので、前記絶縁層14にはポリイ
ミド系樹脂例えば東し製の5P−910を用いて塗布・
キュアによシ形成するとよい。ついで絶縁層14上に感
光性樹脂パターン16を用いて第1の金属層、例えばM
oのパターン16を前記半導体素子12上およびその周
辺上を除いて選択的に形成する。続いて異方性0□プラ
ズマ中での食刻を行ない半導体素子12上のポリイミド
を除去すると第5図中)に示したように半導体素子12
の周辺に凹み17が形成される。つぎに前記金属パター
ン16と半導体素子12との間隙のほぼ半分以上の膜厚
で第2の透光性絶縁層18を、例えば再びポリイミド樹
脂で全面に塗布すると第5図(C)に示したようにほぼ
平坦な表面な表面を得ることができる。再び0□ガスプ
ラズマ中で半導体素子12上のポリイミドを除去した後
に前記金属層16を除去すると第5図(d)に示したよ
うにガラス板11上のポリイミド樹脂層に半導体素子1
2が埋め込まれ、しかもほぼ平坦な表面を得ることがで
きる。
半導体素子120周辺のポリイミド樹脂層18′には多
少の凹凸が残るが、後工程で走査線または信号線が段切
れを生じなければ問題ない。むしろポリイミド層18の
過食側によって半導体素子12の側面が露出せぬよう注
意すべきである。
その後はまず金属電極以外には絶縁層20を形成された
前記半導体素子12のゲート電極9を含んで走査線3を
第2の金属、例えばAlで絶縁層14′上に選択的に形
成する。つぎに第4図に示すごとく全面に第3の透光性
絶縁層21を全面に形成する。透光性絶縁層21は走査
線3を絶縁するだけであるから絶縁層14′はどの厚み
は必要なく、ポリイミド樹脂の他にS i02などを用
いることもできる。そして半導体素子12のソース・ド
レイン電極8,1o上に開口部を形成し、さらに第1の
透明導電層例えばITOよりなる絵素電極7を透光性絶
縁層21上に選択的に形成した後、半導体素子12のソ
ースまたはドレイン電極8を含んで信号線4とドレイン
またはソース電極10と絵素電極7とを接続するパター
ン22を第3の金属層例えばAlで透光性絶縁層21上
に選択的に形成する。
この後は通常の液晶セルの組立と同じ工法および工程で
、一主面上に第2の透明電極23を被着   1された
第2の透光性絶縁基板例えばガラス板24  1と半導
体スイッチを表面の絶縁層14′に埋め込まれた上記ガ
ラス板11とを適当なシール板を用   1いて対向さ
せ、それらの間隙に液晶26を封入し   1?  ?
−ax(tsftLtf−EiIMEヨAIjf&fi
*J’t[fllE5を成する。そして液晶26の材質
に応Bて偏光板    426.27を上記一対のガラ
ス基板に貼付すれば   4液晶画像表示装置が得られ
る。−組の偏光板26゜27は必らずしも対である必要
はなく、例えば液晶26がゲストホスト型であればいず
れかの偏光板は不要であり、また反射(拡散)板をいず
れかの偏光板に密着させることにより透過型から反射型
の液晶画像表示装置として動作させることができること
は言うまでもないだろう。
透明電極7,23上には液晶分子を配向させるための配
向膜および配向処理が必要であるが、ここでは詳細は割
愛し、図面上でも図示しない。
第5図は本発明の第2の実施例にかかる画像表示装置の
要部断面図であり、その製作方法は以下に求べる通りで
ある。まず第1の透光性絶縁基板列えばガラス板11の
一主面上に半導体素子12を絵素に対応して配置し固定
する。13はそのたつの耐熱性樹脂あるいは金属層であ
る。この実施列においては半導体素子12には少なくと
も10μm、好ましくは100μmの高さを有するバン
プ大の金属電極8′へ10′が必要でsb、バンプ大電
極8′〜10′も含めて第1の透光性絶縁層28で例え
ば前述した無色透明のポリイミド樹脂5P−910の塗
布・キュアにより半導体素子12を完全に埋めた状態が
第7図(a)である。つぎに研摩材を用いてガラス板1
1とほぼ平行な表面が得   1られるよう絶縁層28
を研摩していく。研摩の進   1行につれてバンプ状
電極8′〜10’ も研摩されるようになるので、その
材質には柔い金属例えば   1金を用いるとバンプ状
電極の欠損を防ぎ、絶縁層   128を傷つけない点
で好ましい結果が得られる。
バンプ状電極8′〜10’の先端部が研摩されて、はぼ
一定の断面が露出するような状態が第7図(c)に示さ
れている。                  1第
1の透光性絶縁層28の形成にあたり第7図(b)に示
したように半導体素子12の厚みよりは厚いがバンプ状
電極8′〜10’を埋め切らない厚   (みとし、研
摩によって平坦な表面な得ることも可能であり、透光性
絶縁層28の材料を節約できるが、研摩の初期にバンプ
状電極8′〜10′の露出部が欠は易くなるので注意が
必要である。
第7図(C)に示したように、第1の透光性絶縁層  
 128′によって周囲を全て絶縁分離され、しかも周
囲と段差が全くない状態でバンプ状電極8′〜10’を
露出した後は第1の実施例の場合と全く同一で、■走査
線3の形成、■第2の透光性絶縁121の形成、■ソー
ス・ドレインに対応したバンプ状の金属電極上への開口
部の形成、■絵素電歪7の形成、■信号線4および接続
パターンの形成、および液晶セル化を経て第5図に示さ
れる液晶画像表示装置が得られる。
MISトランジスタの動作がゲート・ソースおよびドレ
インの3端子のみでは不十分である場合、例えば単結晶
シリコン基板上に作製されたMOSトランジスタでは基
板にバイアス効果によるスイッチング動作時のしきい値
の変動を避けるためには基板電位を固定する必要がある
本発明の第3.第4の実施例は基板電極をゲート、ソー
スおよびドレインと同じ主面上に配置した場合に関する
ものである。第8図に示すように基板電極29には適当
な電位を供給するための電位線3oが接続される必要が
ある。工程数の増加と素子構造の複雑化を避けるために
は電位線3゜を第1の透光性絶縁層14′あるいは28
′上に走査線3と同じ第1の金属層で形成すると好都合
であろう。電位線3oは第2の透光性絶縁層21を介し
て絵素電極7の下に位置するので、電位線3oが金属材
料で不透明な場合には開口率が低下してしまう。これを
避けるには工程数は増加するが電位線30を透明導電性
の例えばITOで形成すれば十分である。既に述べたよ
うに基板電極29あるいは基板電極に対応したバンプ状
の金属電極は第1の透光性絶縁層14′あるいは28′
上に段差賽なく形成されているので、電位線3oが厚さ
0.1μmの透明導電層であっても段切れを生じる恐れ
は皆無である。
半導体素子12が単結晶シリコンチップである場合には
シリコン基板の裏面より基板電位を固定することもでき
る。本発明の第5の実施例においては基板電位への接続
は、上記した接着機能部材13に与えられ、例えば13
を金を薄く被着されたAlとし、単結晶シリコンチップ
12の裏面にも薄く金を被着しておけば熱圧着によって
単結晶シリコンチップ12はAIと容易に合金化して固
定される。多数の単結晶シリコンチップ12の裏面接続
を行なうためには上記A1層をパターン化する必要があ
るが、その配置場所が走査線3または信号線4と平面的
に重なる場所であれば開口率は低下しない。あるいは透
明導電層を一主面上に全面に被着された基板ガラス11
上に金を介在させて単結晶シリコンチップを固定化して
も開口率は低下しない。
第e図、第10図は本発明の第5の実施例にかかる画像
表示用装置の平面配置図および同装置に用いられる半導
体チップの内部回路図である。既に述べたごとく、本発
明による画像表示用装置では非常に多くの半導体チップ
が必要である。そこで、1つの半導体チップで複数個の
絵素を駆動するような回路構成とチップ配列を併用する
ことにより半導体チップ数と接続個所の削減を計り工程
の簡略化と歩留りおよび信頼性の向上を達成せしめたも
のである。第9図は例えば4個の絵素を駆動するための
電極構成の一例を示し、半導体チップ100の一主面上
に形成される(バンプ状の)電極数は4個のドレインま
たはソース101〜104と、2個のゲート106,1
06と2個のソースまたはドレイン107,108の8
個であり、1絵素毎に1チツプを対応させる場合に比べ
、半導体チップ数は3個、(バンプ状の)電極数は4個
減少する。第10図はこの時使用される半導体チップ1
00の内部配置を示したもので、(バンプ状の)電極数
の減少分に対応して点線で示される内部配線が必要であ
るが、これらはAl配線、拡散層、ポリシリコンなどの
導電性線路を適宜組合せることにより容易に達成される
発明の効果 以上の説明からも明らかなように、本発明においては非
線形スイッチとして別工程で製作された半導体素子のチ
ップを絵素毎にあるいは複数の絵素毎に配置し、走査線
や信号線などの相互接続配線と絵素電極の形成を施すこ
とにより画像表示用装置を得ている。このため画像表示
装置の画面の大きさに関係なく特性の揃った非線形スイ
ッチを配置することができ、大画面の画像表示装置はど
画質の均一性の向上が明らかとなる。また半導体チップ
はそれ自身パシペーシg/処理により外部汚染から保護
されるので、基板ガラスや各種導電層などに含まれてい
る不純物などが原因で半導体スイッチの特性が変動した
り劣化する恐れも皆無となる。このことは同時に原材料
のコスト低減や製作工程の簡便化にも大いに寄与する。
画像表示装置を得るためには半導体スイッチを合金化に
よってガラス基板に固定化する工程と、透光性絶縁層を
用いて平坦化する工程と走査線、信号線および絵素電極
の形成工程が必要であるが、大画面の画像表示装置にお
いてはこれらの工程では10μm程度の微細加工は高精
度を目的としない限り不要で、精々100μmもあれば
十分である。したがって製作工程の容易さは飛躍的に増
すことは明らかであろう。
絵素電極が形成される第1の透光性絶縁層を損傷または
劣化させるような熱工程やプラズマ処理工程は、第1の
実施例においては第1の透光性絶縁層を保護する第1の
金属層の除光後には、また第2の実施例においては第1
の透光性絶縁層の研摩後には存在しない。したがって平
面度と平滑度の保証された第1の透光性絶縁層上に形成
された絵素電極の配向処理も容易で逆ドレインが生じて
コントラスト比を下げる恐れは皆無である。
第5の実施例においては1ケの半導体チップで複数の絵
素を駆動するような回路構成とチップ配列を採用できる
ために全体の開口率が更に向上する。なぜならば半導体
チップ上に露出している金―電極は1ヶ当り60〜10
0μm角とMIS)ラ  4ンジスタの大きさよりも大
きいので、1チツプに含まれるMISトランジスタの数
と電極数が増しても不要となる電極数の削減によるチッ
プ面積の   □減少が支配的となるからである。
なお半導体スイッチ素子に関して、その材質や   1
弓 1    製作方法に何らの制限がないことは言うまで
もなく、必要な金属電極以外には絶縁層を形成されて 
  ”いるか、バンプ状の金属電極が数10μmの高さ
で形成されていればよい。また透光性絶縁基板もガラス
に限定されるものではなく、熱工程、例えば半導体チッ
プを透光性絶縁基板に固定するための接着や合金化工程
に耐えるだけの耐熱性を有する透明性絶縁材であれば十
分である。
半導体素子が第1の透光性絶縁層によってほぼ平坦に埋
め込まれた後の工程変更や材料変更は当然本発明に基づ
くものであり、走査線や信号線の形成方法も蒸着と写真
食刻に限定されるものではなく、導電性塗料と印刷によ
ってなされても何ら支障がないことは明らかである。
【図面の簡単な説明】
第1図は液晶セルとMISトランジスタを組み合わせて
構成される画像表示装置の等価回路図、第2図は本発明
の実施例にかかる画像表示装置の平面配置図、第3図は
同装置の単位絵素部の平面図、第4図は同単位絵素部の
要部(第3図の八−A′線)断面図、第5図(−)〜(
d)は同要部断面図の工程断面図、第5図は本発明の他
の実施例にかかる画像表示装置の単位絵素部の要部(第
3図のA    ”−A’線)断面図、第7図(−)〜
(C)は同要部断面図の   ゛工程断面図、第8図は
本発明の別の実施例にかかる画像表示装置の単位絵素部
の平面図、第9図は本発明のもうひとつの実施例にかか
る画像表示装置の平面配置図、第10図は同装置に使用
される半導体素子の内部配置図である。 1・・・・・・MISトランジスタ、2・・・・・・液
晶セル、3・・・・・・走査線、4・・・・・・信号線
、7・・・・・・絵素電極、11.24・・・・・・透
光性絶縁基板、13・・・・・・接着機能部材、14.
14’、18.18’、28.28’・・・・・・透光
性絶縁層、22・・・・・・接続パターン、23・・・
・・・透明電極、25・・・・・・液晶、26,27・
・・・・・偏光板、8,9,10.29・・・・・・ソ
ース、ゲート。 ドレイン、基板電極、8’、9’、10’・・・・・・
バンプ状電極、12,100・・・・・・半導体チップ
。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名窮1
図 第2図 第3図 第4図 ?2 第 511 Cα) l t%) 第5図 (C) tdλ 第5図 A 第7図 tC) 第8図 第9図

Claims (1)

  1. 【特許請求の範囲】 (1)一主面上で金属電極以外には絶縁層を形成された
    半導体素子が絵素に対応して第1の透光性絶縁基板の一
    主面上に接着され、前記半導体素子とほぼ平坦な第1の
    透光性絶縁層が前記第1の透光性絶縁基板上に形成され
    、前記半導体素子のゲート電極を含んで第1の金属より
    なる走査線が前記第1の透光性絶縁層上に形成され、前
    記半導体素子のソース・ドレイン電極上に開口部を有す
    る第2の透光性絶縁層が全面に形成され、前記第2の透
    光性絶縁層上に選択的に形成された第1の透明電極と前
    記半導体素子のドレインまたはソース電極とを接続する
    パターンとソースまたはドレイン電極を含んで前記走査
    線とほぼ直交する信号線とが第2の金属よりなり、前記
    第2の透光性絶縁層と一主面上に第2の透明電極の形成
    された第2の透光性絶縁基板との間に液晶を充填してな
    る画像表示用装置。 (2)半導体素子が単結晶シリコンチップであって一主
    面上にゲート、ソースおよびドレイン電極に加えて基板
    電極を有し、第1の透光性絶縁層上で基板電極を含んで
    導電性の電位線が形成されていることを特徴とする特許
    請求の範囲第1項記載の画像表示用装置。 (3)半導体素子が複数のMISトランジスタを有し、
    同数のドレインまたはソース電極とゲートあるいはソー
    スまたはドレイン電極のいずれかあるいは両方の数が減
    ぜられており、前記数の減少に伴なって単位絵素内で走
    査線または信号線への接続のいずれかが欠除しているこ
    とを特徴とする特許請求の範囲第1項に記載の画像表示
    用装置。(4)半導体素子がシリコンチップであり、第
    1の透光性絶縁基板上に形成された導電層と前記単結晶
    シリコンチップとが合金化接着していることを特徴とす
    る特許請求の範囲第1項に記載の画像表示用装置。 (5)半導体素子が単結晶シリコンチップであって、第
    1の透光性絶縁基板上に形成された導電層と前記単結晶
    シリコンチップとが合金化して接着していることを特徴
    とする特許請求の範囲第1項記載の画像表示用装置。 (6)第1の透光性絶縁基板上に形成された導電層と単
    結晶シリコンチップが金を介して合金化していることを
    特徴とする特許請求の範囲第5項に記載の画像表示用装
    置。 (7)半導体素子が複数のMISトランジスタを有し、
    同数のドレインまたはソース電極とゲートあるいはソー
    スまたはドレイン電極のいずれかあるいは両方の数が減
    ぜられており、前記数の減少に伴って単位絵素内で走査
    線または信号線への接続のいずれかが欠除していること
    を特徴とする特許請求の範囲第1項に記載の画像表示用
    装置。(8)一主面上にバンプ状の金属電極を有する半
    導体素子が絵素に対応して第1の透光性絶縁基板の一主
    面上に接着され、前記第1の透光性絶縁基板上で前記半
    導体素子を埋める第1の透光性絶縁層に前記バンプ状の
    金属電極が露出しており、前記半導体素子のゲートに対
    応したバンプ状の金属電極を含んで第1の金属よりなる
    走査線が前記第1の透光性絶縁層上に形成され、前記半
    導体素子のソース・ドレインに対応したバンプ状の金属
    電極上に開口部を有する第2の透光性絶縁層が全面に形
    成され、前記半導体素子のドレインまたはソースに対応
    したバンプ状の金属電極と前記第2の透光性絶縁層上に
    選択的に形成された第1の透明電極とを接続する接続パ
    ターンとソースまたはドレインに対応したバンプ状の金
    属電極を含んで前記走査線とほぼ直交する信号線とが第
    2の金属よりなり、第2の透光性絶縁層と一主面上に第
    2の透明電極の形成された第2の透光性絶縁基板との間
    に液晶を充填してなる画像表示用装置。 (9)半導体素子が単結晶シリコンチップであって一主
    面上にゲート、ソースおよびドレイン電極に加えて基板
    電極に対応してバンプ状の金属電極を有し、第1の透光
    性絶縁層上で基板電極に対応したバンプ状の金属電極を
    含んで導電性の電位線が形成されていることを特徴とす
    る特許請求の範囲第8項に記載の画像表示用装置。 (10)半導体素子が単結晶シリコンチップであって、
    第1の透光性絶縁基板上に形成された導電層と前記単結
    晶シリコンチップとが合金化して接着していることを特
    徴とする特許請求の範囲第8項に記載の画像表示用装置
    。 (11)第1の透光性絶縁基板上に形成された導電層と
    単結晶シリコンチップが金を介して合金化していること
    を特徴とする特許請求の範囲第10項に記載の画像表示
    用装置。 (12)半導体素子が複数のMISトランジスタを有し
    、同数のドレインまたはソース電極とゲートあるいはソ
    ースまたはドレイン電極のいずれかあるいは両方の数が
    減ぜられており、前記数の減少に伴って単位絵素内で走
    査線または信号線への接続のいずれかが欠除しているこ
    とを特徴とする特許請求の範囲第8項に記載の画像表示
    用装置。(13)第1の透光性絶縁基板の一主面上に半
    導体素子を接着する工程と、全面に前記半導体素子とほ
    ぼ同一の膜厚の第1の透光性絶縁層を形成する工程と、
    前記半導体素子およびその周辺を除いて第1の金属層を
    前記第1の透光性絶縁層上に形成する工程と、前記第1
    の金属層をマスクとして前記半導体素子およびその周辺
    上の第1の透光性絶縁層を選択的に除去する工程と、全
    面に第2の透光性絶縁層を形成する工程と、前記半導体
    素子が露出するまで前記第2の透光性絶縁層を食刻し前
    記半導体素子周辺に第2の透光性絶縁層を埋め込む工程
    と、前記第1の金属層を除去後前記半導体素子のゲート
    電極を含んで第2の金属よりなる走査線を前記第1およ
    び第2の透光性絶縁層上に形成する工程と、前記半導体
    素子のソース・ドレイン電極上に開口部を有する第3の
    透光性絶縁層を全面に形成する工程と、前記第3の透光
    性絶縁層上に絵素電極となる透明導電層を選択的に形成
    する工程と、前記半導体素子のドレインまたはソース電
    極と前記透明電極とを接続するパターンとソースまたは
    ドレイン電極を含んで前記走査線とほぼ直交する信号線
    とを第3の金属で前記第3の透光性絶縁層上に選択的に
    形成する工程とからなる画像表示用装置の製造方法。 (14)一主面上にバンプ状の金属電極を有する半導体
    素子を絵素に対応して第1の透光性絶縁基板の一主面上
    に接着する工程と、前記半導体素子を埋める第1の透光
    性絶縁層を全面に形成する工程と、研摩によって前記第
    1の透光性絶縁層およびバンプ状の金属電極を削減しバ
    ンプ状の金属電極を第1の透光性絶縁層表面に段差なく
    露出する工程と、前記半導体素子のゲートに対応したバ
    ンプ状の金属電極を含んで第1の金属よりなる走査線を
    前記第1の透光性絶縁層上に形成する工程と、前記半導
    体素子のソース・ドレインに対応したバンプ状の金属電
    極上に開口部を有する第2の透光性絶縁層を全面に形成
    する工程と、前記第2の透光性絶縁層上に絵素電極とな
    る透明導電層を選択的に形成する工程と、前記半導体素
    子のドレインまたはソースに対応したバンプ状の金属電
    極と前記透明電極とを接続するパターンとソースまたは
    ドレインに対応したバンプ状の金属電極を含んで前記走
    査線とほぼ直交する信号線とを第2の金属で前記第2の
    透光性絶縁層上に選択的に形成する工程とからなる画像
    表示用装置の製造方法。
JP59167061A 1984-08-09 1984-08-09 画像表示用装置及びその製造方法 Pending JPS6145221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59167061A JPS6145221A (ja) 1984-08-09 1984-08-09 画像表示用装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59167061A JPS6145221A (ja) 1984-08-09 1984-08-09 画像表示用装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPS6145221A true JPS6145221A (ja) 1986-03-05

Family

ID=15842671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59167061A Pending JPS6145221A (ja) 1984-08-09 1984-08-09 画像表示用装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPS6145221A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156025A (ja) * 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
JPS6355529A (ja) * 1986-08-25 1988-03-10 Nec Corp アクティブ・マトリクス液晶表示装置の製造方法
JPS63101830A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置及びその製造方法
JPS63101831A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置及びその製造方法
JPS63101832A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855968A (ja) * 1981-09-29 1983-04-02 シチズン時計株式会社 液晶表示パネル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5855968A (ja) * 1981-09-29 1983-04-02 シチズン時計株式会社 液晶表示パネル

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61156025A (ja) * 1984-12-27 1986-07-15 Fujitsu Ltd 表示装置
JPS6355529A (ja) * 1986-08-25 1988-03-10 Nec Corp アクティブ・マトリクス液晶表示装置の製造方法
JPH0567207B2 (ja) * 1986-08-25 1993-09-24 Nippon Electric Co
JPS63101830A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置及びその製造方法
JPS63101831A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置及びその製造方法
JPS63101832A (ja) * 1986-10-17 1988-05-06 Nec Corp アクテイブ・マトリクス液晶表示装置
JPH0567209B2 (ja) * 1986-10-17 1993-09-24 Nippon Electric Co
JPH0567211B2 (ja) * 1986-10-17 1993-09-24 Nippon Electric Co
JPH0567210B2 (ja) * 1986-10-17 1993-09-24 Nippon Electric Co

Similar Documents

Publication Publication Date Title
JP3406727B2 (ja) 表示装置
US5486708A (en) Light valve device using semiconductive composite substrate
US6862069B2 (en) Liquid crystal display device and fabricating method thereof
EP0380311B1 (en) Active matrix addressed liquid crystal image display and method for fabricating the same
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
JP3539330B2 (ja) 液晶表示パネル及びその製造方法
JP2929704B2 (ja) 液晶表示用基板の製造方法
JP2682997B2 (ja) 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法
JPH11160734A (ja) 液晶電気光学装置
JPH04163528A (ja) アクティブマトリクス表示装置
KR20040026005A (ko) 액정표시소자 및 그 제조 방법
JP2003161957A (ja) 液晶表示装置及びその製造方法
JPH0426084B2 (ja)
JP3175362B2 (ja) 液晶表示装置
JPS6145221A (ja) 画像表示用装置及びその製造方法
JP3552780B2 (ja) 液晶表示装置
JPH07248508A (ja) 液晶表示装置
JP2838612B2 (ja) 光弁装置とその製造方法
JPS6236687A (ja) 表示装置
JPH06160906A (ja) アクティブマトリクス型表示装置
JPH1048660A (ja) 液晶表示装置
JP3076705B2 (ja) 液晶表示装置及びその製造方法
JPH09244547A (ja) 表示装置の製造方法
JP3406894B2 (ja) 表示装置の作製方法
JPH04268536A (ja) アクティブマトリクス基板およびその製造方法