JPH0541419A - 検査装置の評価方法 - Google Patents
検査装置の評価方法Info
- Publication number
- JPH0541419A JPH0541419A JP3195178A JP19517891A JPH0541419A JP H0541419 A JPH0541419 A JP H0541419A JP 3195178 A JP3195178 A JP 3195178A JP 19517891 A JP19517891 A JP 19517891A JP H0541419 A JPH0541419 A JP H0541419A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- probes
- probe
- wiring
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Locating Faults (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 測定経路の断線あるは配線不良が存在するか
否かを確定することのできる検査装置の評価方法を提供
する。 【構成】 全プローブ３が同一面で短絡し得る良導体領
域１１に全プローブ３の先端を接続させることにより、
全プローブ３の先端を短絡させ、テスター１から複数の
プローブ３のうちある１個のプローブを介してテスター
１に戻る電流の往復経路を形成する。次にテスター１を
操作し、テスター１とプローブ３を接続する配線２を経
て、プローブ３の１個を接地電位とし、他の全プローブ
３にテスター１内の電流源により電流印加させる。次に
電流を印加したテスター１内の全電流源に発生した電圧
を測定することにより、断線あるいは配線不良が存在す
る経路を確定することができる。
否かを確定することのできる検査装置の評価方法を提供
する。 【構成】 全プローブ３が同一面で短絡し得る良導体領
域１１に全プローブ３の先端を接続させることにより、
全プローブ３の先端を短絡させ、テスター１から複数の
プローブ３のうちある１個のプローブを介してテスター
１に戻る電流の往復経路を形成する。次にテスター１を
操作し、テスター１とプローブ３を接続する配線２を経
て、プローブ３の１個を接地電位とし、他の全プローブ
３にテスター１内の電流源により電流印加させる。次に
電流を印加したテスター１内の全電流源に発生した電圧
を測定することにより、断線あるいは配線不良が存在す
る経路を確定することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体回路装置を検査
するための検査装置の評価方法に関する。
するための検査装置の評価方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置は、多ピン化
が著しく、プローブ検査においてプローブの高密度化が
みられ、テスターからプローブ先端までのいずれかの部
位で断線あるいは配線不良が存在する場合が多くみられ
るようになってきた。
が著しく、プローブ検査においてプローブの高密度化が
みられ、テスターからプローブ先端までのいずれかの部
位で断線あるいは配線不良が存在する場合が多くみられ
るようになってきた。
【０００３】以下に従来の半導体集積回路装置のプロー
ブ検査方法について説明する。図２は従来のプローブ検
査方法の説明図であり、１はテスター、２はテスター１
とプローブ３を接続する配線、４はワイヤーと接続する
ための半導体集積回路装置上の金属からなるパッド、５
は通常の拡散を終えて複数個の半導体集積回路装置を形
成したスライスである。
ブ検査方法について説明する。図２は従来のプローブ検
査方法の説明図であり、１はテスター、２はテスター１
とプローブ３を接続する配線、４はワイヤーと接続する
ための半導体集積回路装置上の金属からなるパッド、５
は通常の拡散を終えて複数個の半導体集積回路装置を形
成したスライスである。
【０００４】以上のように構成された半導体集積回路装
置のプローブ検査方法について、以下その動作を説明す
る。
置のプローブ検査方法について、以下その動作を説明す
る。
【０００５】ワイヤーと接続するための半導体集積回路
装置上のパッド４は、半導体集積回路装置の入力端子あ
るいは出力端子あるいは制御端子等であり、個々のパッ
ド４に各々１個のプローブ３を接触させることにより、
半導体集積回路装置の特性を測定するに必要な入力条件
や、制御条件がテスター１によりテスター１とプローブ
３を接続する配線２と、プローブ３を経て上記条件を付
与されるべきパッド４に与えられる。また、上記の与え
られた入力条件や制御条件の下での半導体集積回路装置
の出力が生じるべきパッド４の状態がプローブ３、配線
２を経てテスター１により測定される。
装置上のパッド４は、半導体集積回路装置の入力端子あ
るいは出力端子あるいは制御端子等であり、個々のパッ
ド４に各々１個のプローブ３を接触させることにより、
半導体集積回路装置の特性を測定するに必要な入力条件
や、制御条件がテスター１によりテスター１とプローブ
３を接続する配線２と、プローブ３を経て上記条件を付
与されるべきパッド４に与えられる。また、上記の与え
られた入力条件や制御条件の下での半導体集積回路装置
の出力が生じるべきパッド４の状態がプローブ３、配線
２を経てテスター１により測定される。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、半導体集積回路装置の特性不良を示す結
果が生じた場合、現実に半導体集積回路装置の特性不良
であるのか、測定系の不良、例えば断線あるいは配線不
良が原因であるのか確定することが困難であり、プロー
ブ検査の検査効率を低下させていた。
来の構成では、半導体集積回路装置の特性不良を示す結
果が生じた場合、現実に半導体集積回路装置の特性不良
であるのか、測定系の不良、例えば断線あるいは配線不
良が原因であるのか確定することが困難であり、プロー
ブ検査の検査効率を低下させていた。
【０００７】本発明は上記従来の課題を解決するもの
で、テスターからプローブまでの経路に断線あるいは配
線不良が存在するか否かを確定することのできる検査装
置の評価方法を提供することを目的とする。
で、テスターからプローブまでの経路に断線あるいは配
線不良が存在するか否かを確定することのできる検査装
置の評価方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に本発明の検査装置の評価方法は、半導体回路装置を検
査するテスターと、そのテスターと接続された複数のプ
ローブと、それらの全プローブが同一面で短絡し得る良
導体領域が付着された基板とを有し、各プローブと上記
良導体領域を接触することにより、テスターから複数の
プローブのうちのある１個のプローブを介してテスター
に戻る電流の往復経路を形成するという構成をもつ。
に本発明の検査装置の評価方法は、半導体回路装置を検
査するテスターと、そのテスターと接続された複数のプ
ローブと、それらの全プローブが同一面で短絡し得る良
導体領域が付着された基板とを有し、各プローブと上記
良導体領域を接触することにより、テスターから複数の
プローブのうちのある１個のプローブを介してテスター
に戻る電流の往復経路を形成するという構成をもつ。
【０００９】
【作用】この構成によって、もしテスター内の電流源に
より電流印加しようとしたあるプローブに対し、電流が
流れないとき、プローブ先端間はスライス上に付着され
た良導体領域によって短絡されているので、テスターよ
りプローブ先端に至る経路で断線あるいは配線不良が存
在することになる。テスターより先端に至る経路で断線
あるいは配線不良が存在すれば、上記電流源により電流
印加しようとした電流はこの経路に流れることができず
上記電流源は制御値まで電圧が発生する。また、テスタ
ーより先端に至る経路で断線あるいは配線不良が存在し
ないときは上記電流源には電圧は発生しない。従って、
プローブに電流を印加した電流源の電圧を測定すること
によりテストヘッドからプローブ先端までの導通状態を
確認することができ、従来例に比べ、通常の拡散を終え
て複数個の集積回路装置を形成したスライスのプローブ
検査の検査効率を向上させることができる。
より電流印加しようとしたあるプローブに対し、電流が
流れないとき、プローブ先端間はスライス上に付着され
た良導体領域によって短絡されているので、テスターよ
りプローブ先端に至る経路で断線あるいは配線不良が存
在することになる。テスターより先端に至る経路で断線
あるいは配線不良が存在すれば、上記電流源により電流
印加しようとした電流はこの経路に流れることができず
上記電流源は制御値まで電圧が発生する。また、テスタ
ーより先端に至る経路で断線あるいは配線不良が存在し
ないときは上記電流源には電圧は発生しない。従って、
プローブに電流を印加した電流源の電圧を測定すること
によりテストヘッドからプローブ先端までの導通状態を
確認することができ、従来例に比べ、通常の拡散を終え
て複数個の集積回路装置を形成したスライスのプローブ
検査の検査効率を向上させることができる。
【００１０】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の一実施例における検査装置
の評価方法を示すものである。図１において図２の従来
例と同一部分には同一番号を付し、説明を省略する。す
なわち本発明の特徴は全プローブ３が同一面で短絡し得
る良導体領域１１、良導体領域１１が付着された基板１
２にある。
の評価方法を示すものである。図１において図２の従来
例と同一部分には同一番号を付し、説明を省略する。す
なわち本発明の特徴は全プローブ３が同一面で短絡し得
る良導体領域１１、良導体領域１１が付着された基板１
２にある。
【００１２】図１において、全プローブ３が同一面で短
絡し得る良導体領域１１に全プローブ３の先端を接触さ
せることにより、全プローブ３の先端を短絡させ、次に
テスター１を操作することにより、プローブ３のうちの
１本を接地電位とし、他の全プローブ３にテスター１内
の電流源を用いて電流を印加させる。次に電流を印加し
たテスター１内の全電流源に発生した電圧を測定する。
もし、テスター１内の電流源により電流印加しようとし
た特定のプローブ３に対し、電流が流れないとき、プロ
ーブ３先端間は全プローブが同一面で短絡し得る良導体
領域１１によって短絡されているので、テスター１より
プローブ３の先端に至る経路で断線あるいは配線不良が
存在することになり、断線あるいは配線不良が存在する
特定の経路を確定することができる。
絡し得る良導体領域１１に全プローブ３の先端を接触さ
せることにより、全プローブ３の先端を短絡させ、次に
テスター１を操作することにより、プローブ３のうちの
１本を接地電位とし、他の全プローブ３にテスター１内
の電流源を用いて電流を印加させる。次に電流を印加し
たテスター１内の全電流源に発生した電圧を測定する。
もし、テスター１内の電流源により電流印加しようとし
た特定のプローブ３に対し、電流が流れないとき、プロ
ーブ３先端間は全プローブが同一面で短絡し得る良導体
領域１１によって短絡されているので、テスター１より
プローブ３の先端に至る経路で断線あるいは配線不良が
存在することになり、断線あるいは配線不良が存在する
特定の経路を確定することができる。
【００１３】以上のように本実施例によれば、通常のプ
ローブ検査を行う状況において、全プローブの先端を短
絡し得る良導体領域１１が付着された基板１２を準備す
ることのみにより、テスター１から全プローブ３の先端
までの導通状態を確認することができ、従来例に比べ、
通常の拡散を終えて複数個の集積回路装置を形成したス
ライスのプローブ検査の検査効率を向上させることがで
きる。
ローブ検査を行う状況において、全プローブの先端を短
絡し得る良導体領域１１が付着された基板１２を準備す
ることのみにより、テスター１から全プローブ３の先端
までの導通状態を確認することができ、従来例に比べ、
通常の拡散を終えて複数個の集積回路装置を形成したス
ライスのプローブ検査の検査効率を向上させることがで
きる。
【００１４】
【発明の効果】以上のように本発明は、半導体回路装置
を検査するテスターと、そのテスターと接続された複数
のプローブと、全プローブが同一面で短絡し得る良導体
領域が付着された基板とを有し、各プローブと上記良導
体領域を接触することにより、テスターから複数プロー
ブのうちのある１個のプローブを介してテスターに戻る
電流の往復経路を形成し、導通状態を確認することで測
定経路の良，不良の判定をし得る構成によるので、測定
経路の不良と半導体集積回路装置の特徴不良との判別を
明確にし得る検査装置の評価方法を提供できる。
を検査するテスターと、そのテスターと接続された複数
のプローブと、全プローブが同一面で短絡し得る良導体
領域が付着された基板とを有し、各プローブと上記良導
体領域を接触することにより、テスターから複数プロー
ブのうちのある１個のプローブを介してテスターに戻る
電流の往復経路を形成し、導通状態を確認することで測
定経路の良，不良の判定をし得る構成によるので、測定
経路の不良と半導体集積回路装置の特徴不良との判別を
明確にし得る検査装置の評価方法を提供できる。
【図１】本発明の一実施例における検査装置の評価方法
を示す構成図
を示す構成図
【図２】従来の検査装置によるプローブ検査方法を示す
構成図
構成図
１ テスター ２ テスターとプローブを接続する配線 ３ プローブ １１ 全プローブが同一で短絡し得る良導体領域 １２ 良導体領域が付着された基板
Claims (1)
- 【請求項１】 半導体回路装置を検査するテスターと、
そのテスターと接続された複数のプローブと、全プロー
ブが同一面に短絡し得る良導体領域が付着された基板と
を有し、前記各プローブと全良導体領域を接触すること
により、前記テスターから前記複数のプローブのうちの
ある１個のプローブを介してテスターに戻る電流の往復
経路を形成し、導通状態を確認することで測定経路の
良，不良を判定することを特徴とする検査装置の評価方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195178A JPH0541419A (ja) | 1991-08-05 | 1991-08-05 | 検査装置の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195178A JPH0541419A (ja) | 1991-08-05 | 1991-08-05 | 検査装置の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541419A true JPH0541419A (ja) | 1993-02-19 |
Family
ID=16336750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195178A Pending JPH0541419A (ja) | 1991-08-05 | 1991-08-05 | 検査装置の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541419A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524837A (ja) * | 2003-07-01 | 2007-08-30 | フォームファクター， インコーポレイテッド | プローブカードを電気機械テストおよび検証するための装置ならびにその方法 |
| CN107064719A (zh) * | 2017-06-02 | 2017-08-18 | 北京华峰测控技术有限公司 | 一种开尔文连接故障检测电路及方法 |
-
1991
- 1991-08-05 JP JP3195178A patent/JPH0541419A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007524837A (ja) * | 2003-07-01 | 2007-08-30 | フォームファクター， インコーポレイテッド | プローブカードを電気機械テストおよび検証するための装置ならびにその方法 |
| CN107064719A (zh) * | 2017-06-02 | 2017-08-18 | 北京华峰测控技术有限公司 | 一种开尔文连接故障检测电路及方法 |
| CN107064719B (zh) * | 2017-06-02 | 2023-09-19 | 北京华峰测控技术有限公司 | 一种开尔文连接故障检测电路及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791344B2 (en) | System for and method of testing a microelectronic device using a dual probe technique | |
| US5254953A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| JP2735048B2 (ja) | 電子部品の半田接続検査方法及び検査装置 | |
| JPH0566732B2 (ja) | ||
| JPH0412468Y2 (ja) | ||
| JP4863786B2 (ja) | 接触試験装置および接触試験方法 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
| JP2003255007A (ja) | 回路配線検査方法およびその装置 | |
| CN114487909A (zh) | 用于测试接口单元的短路检测方法和系统 | |
| JPH10300823A (ja) | プローバの点検方法 | |
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 |