JP2007524837A - プローブカードを電気機械テストおよび検証するための装置ならびにその方法 - Google Patents

Abstract

プローブカード（１５６）をテストする方法は、プローバ（１５２）内のプローブカード（１５６）を、ステージ（１５９）上に置かれた検証ウエーハ（５０１）上に配置するステップを包含する。プローブカード（１５６）は、検証ウエーハ（５０１）上の接触領域（５０３）と接触される。検証ウエーハ（５０１）は、接触領域（５０３）を囲むショーティングプレーン（５０２）を含む。テスト信号は、検証ウエーハ（５０１）を介してプローブカード（１５６）へ送信される。プローブカード（１５６）からの応答信号は受信され、分析される。

Description

本発明は、半導体の製造において用いられる装置のテストに関し、さらに詳細には、半導体ウエーハのプローブに用いられるプローブカードのテストに関する。

半導体ダイは、ダイ上の集積回路の信頼性や性能特性を保証するために、製造ステップ中にテストされなければならない。したがって、半導体製造者らによって様々なテスト手順が開発されてきた。全体の機能性に対する標準的なテストは、一般的にウエーハレベルにおいてダイをプローブテストすることによって行われる。ウエーハレベルにおけるプローブテストは、ダイの速度のグレードを求めるのにも用いられ得る。

多数の集積回路チップを並行してウエーハレベルにおいてテストすることは、テストの時間やコストが実質的に低減されるため、大きな利点を提供する。現在、一度に１つのチップをテストするのにさえ、メインフレームコンピュータを含む大規模なテスターが必要であり、チップのアレイを並行してテストする機能を加えるとこれらの機械の複雑さが増してしまう。しかし、時間を節約する並行テストは、同時に導入された多数のチップをプローブしデータを収集することができる、高度なピンカウントテスターを提供し、同時にテストされ得るチップの数が徐々に増えている。

テスト装置の重要な要素は、プローブカードであり、プローブカードは、テストプロセスの間、テストされているウエーハに交互に接続するプローブの数を含む。したがって、プローブカード自体が正確に機能するということはテストプロセスの重要な部分である。

本発明は、当技術の問題および欠点のうちの１つ以上を実質的に解決するウエーハテストプローブカードをテストする方法に関連する。

ステージ上に配置された検証ウエーハ上に、プローバ内のプローブカードを配置するステップを包含する、ウエーハテストプローブカードをテストする方法が提供される。プローブカードは検証ウエーハ上の接触領域と接触される。検証ウエーハは、接触領域を囲むショーティングプレーン（ｓｈｏｒｔｉｎｇ ｐｌａｎｅ）を含む。テスト信号は、検証ウエーハカードからプローブカードへ送信される。プローブカードからの応答信号が受信され、分析される。

別の局面において、ステージ上に配置された未使用（ｂｌａｎｋ）ウエーハ上にプローブ内のプローブカードを配置するステップを包含する、プローブカードをテストする方法が提供される。プローブカードは未使用ウエーハと接触される。プローブカードのプローブは、ステージを用いて未使用ウエーハをＸ、Ｙ平面内で移動することによって、未使用ウエーハ上にスクラブマークを形成する。未使用ウエーハ上のスクラブマークは、プローブカード上のプローブの位置を決定するために試験される。

本発明のさらなる特徴および利点を、以下の説明において述べる。ただし、さらなる特徴および利点が、以下に述べる説明に基づいたものであり、すなわち、本発明の実行によって理解され得るということは、当業者にとっては自明であろう。本発明の利点は、本発明の、記載の説明、請求項、添付の図面において特に指摘する構造によって理解され、達成されよう。

以上の一般的な説明および以下の詳細な説明は、いずれも例示的かつ説明的なものであり、記載の本発明をさらに説明しようとするものであるという点を理解されたい。

本発明のさらなる理解を与えるために含まれ、本明細書に援用され本明細書の一部を成す添付の図面は、本発明の実施形態を図示し、説明とともに、本発明の原理を説明するため機能する。

ここで、本発明の実施形態を詳細に参照する。本発明の実施形態の例については添付の図面に示す。

本発明は、ウエーハ上の半導体ダイをテストするために半導体ウエーハをプローブすることに適用可能である。

図１および図２は、半導体プローブシステムを示す。正面図を示す図１ならびに側面図を示す図２において示すように、半導体プローブシステムは、２つの通信ケーブル１５４および１５５によってプローバ１５２に接続されたテスター１５１を含む。ウエーハボート１６１は、プローバ１５２内に取り付けられており、複数のウエーハ１６０を保持している。１つのウエーハ１６０（一般的に、「テスト中ウエーハ」またはＷＵＴと呼ばれる）は、ロボットアーム１５８によってステージ１５９上へ置かれる。プローバ１５２は通信ケーブル１５５によってテスター１５１へ接続される。テストヘッド１５３は、通信ケーブル１５４によってテスター１５１へ接続される。テストヘッド１５３は、複数のプローブ１６４への複数の電気接続１５７を有するプローブカード１５６を含む。上方へ向くカメラ１６２と、下方へ向くカメラ１６３とは、ＷＵＴ１６０をステージ１５９上で位置合わせするために用いられる。また、ＷＵＴ１６０がプローブカード１５６に対して配置される際にテストパッドと共にプローブ１６４をＷＵＴ１６０上で位置合わせするためにも用いられる。

一般的に、ステージ１５９は、ＷＵＴ１６０上のテストパッドをプローブ１６４に接触させる際に、ＷＵＴ１６０を垂直に（すなわちＺ方向に）移動する。テスター１５１は、テストプロセスを制御する。テスターは、テストデータを生成し、テストデータは、通信ケーブル１５４を介してテストヘッド１５３へ送信され、また、ケーブル１５５を介してプローバ１５２へ送信される。テスター１５１は一般的にはコンピュータである。

テストヘッダ１５３はテスター１５１からテストデータを受信し、プローブカード１５６を介してそのテストデータをウエーハ１６０へ渡す。テストヘッド１５３は、ウエーハ１６０によって生成された応答データを受信し、その応答データをテスター１５１へ送信する。

ステージ１５９は、テストされるウエーハ１６０を支持し、垂直および水平に移動する。また、ステージ１５９は傾斜および回転させることもできる。ステージ１５９は、テストされるウエーハ１６０をプローブ１６４に対して移動する。ウエーハ１６０をプローブカード１５６に対して適切に配置するために、プローバ１５２内の１つ以上のカメラ１６２および１６３は、ウエーハ１６０上とプローブカード１５６上とにある位置合わせの印を識別する。

ロボットアーム１５８は、ステージ１５９とウエーハボート１６１との間でウエーハ１６０を移動する。

図３は簡略化したプローブカード１６２の立面図を示し、図４はその側面図を示す。一般的に、図１および図２に示す、テストヘッド１５３とプローブカード１５６との間の電気接続は、プローブカード１５６上にポゴピンパッド３０１を接触させるポゴピン１５７によって成される。図４において、１６のポゴピンパッド３０１が２つずつ対になってプローブカード１５６の周縁に沿って配置されている。図３にも示すように、１６個のビア３０２はプローブカード１５６の中央に、二次元の四角形のアレイに配置されており、トレース３０３を有するパッド３０１と接続されている。明確にするために、７つのトレース３０３のみが示されている。この例において、１６個のポゴピンパッド３０１は１６個のトレース３０３を介して１６個のビア３０２へ電気接続される。ビア３０２は、プローブカード１５６を介しプローブ１６４への電気経路を提供する。図３および図４に示すように、トレース３０３はポゴピンパッド３０１をビア３０２へ接続する。図３および図４において、プローブカード１５６は実際には簡略化された形で示されている。たとえば、代表的なプローブカードは、通常、ポゴピンパッド３０１と、ビア３０２と、プローブ１６４とを数百個有する。さらに、プローブカード１５６は、一般的に、図４に示す１つ以上の基板４０１を含む。たとえば、３つの基板を有するプローブカードアセンブリ（ＰＣＢ、インターポーザ、およびスペーストランスフォーマ）が、米国特許番号第５，９７４，６６２号の図５に示されている。これをここに援用する。また、このようなプローブカードアセンブリが、プローブカードアセンブリの基本構造の一般例である。

プローバ１５２は製造直後のプローブカード１５６をテストするために用いられ得る。また、プローブカード１５６が半導体ウエーハをテストするのに用いられる限りは、プローバ１５２は周期的にプローブカード１５６をテストするのに用いられ得る。

テストが必要なプローブカード１５６は、プローバ１５２上に置かれる。しかし、プローブカード１５６をテストヘッド１５３へ接続する、図１および図２に示した電気接続は成されない。（プローバ１５２はテスター１５３へ接続される必要はない。）図５および図６に示すような検証ウエーハ５０１がステージ１５９上に置かれる。図５および図６に示すように、検証ウエーハ５０１は、基板６０１の中央に接触部５０３を有するショーティングプレーン５０２を有する。接触部５０３は、絶縁部５０４によってショーティングプレーン５０２から絶縁されている。

図７に示すように、接触部５０３は、ケーブル５０６によって１つ以上のテストドライバ５０５と接続されているが、ケーブルは、たとえばフレックスケーブルまたは同軸ケーブルであり得る。図示していないが、ショーティングプレーン５０２は接地している。図示したように、検証ウエーハ５０１は次いでプローブ１６４と接触するように移動される。プローブ１６４のうちの１つが検証ウエーハ５０１の「接触部」５０３に接触し、その他のプローブ１６４はショーティングプレーン５０２に接触する。

図５および図６の基板６０１は、任意の基板（たとえば、プリント回路基板材料、セラミック材等）であり得る。テストドライバ５０５への電気相互接続５０６は、任意の形の電気接続（たとえば同軸ケーブル、フレックスストリップ等）であり得る。

図５および図６の基板６０１は、また、半導体ウエーハでもあり得る。その場合、基板６０１の側面の外側へ延びる「経路」を作成するのは困難であり得る。基板６０１の底部の外側へ延びる「経路」を作成するのはより容易であろう。このような検証ウエーハ５０１が用いられる場合、ステージ１５９はその表面に接続手段（たとえば同軸ケーブル）を受けるための穴と、接続手段がステージ１５９を出てテストドライバ５０５へ接続するための経路とを含むよう修正され得る（図７のとおり）。

多数のテストが、プローブカード１５６上で実行され得る。

連続テストは、ポゴピン１５７とプローブ１６４との間の経路内にショートまたは開放が存在するか否かを決定する。連続テストは、タイムドメインリフレクトメトリー（「ＴＤＲ」）をテストドライバとして用いることによって図７のプローブカード１５６上で実行され得る。ＴＤＲドライバはパルスを生成する。ポゴピン１５７がテストヘッド１５３に接続されていないため、パルスはテストされるプローブ１６４（すなわち検証ウエーハ５０１上の「接触部」５０３に接触しているプローブ１６４）から、プローブカード１５６を介してポゴピン１５７へ移動し、プローブカード１５６を介してＴＤＲドライバへ反射する。こにょうな反射が検出される場合、または反射が期待したレベル以下の電圧レベルを有する場合、プローブカード１５６内のプローブ１６４とポゴピン１５７との間にショートが存在する。反射が、パルスが移動しポゴピン１５７から戻るのに要する時間よりも早く検出される場合、プローブカード１５６内のプローブ１６４とポゴピン１５７との間に開放が存在する。

図８は、このようなテストの間のＴＤＲドライバにおける電圧の例を示す。図示したように、初めに電圧はライン上で操作されているパルスと一致している。パルスがポゴピンパッド３０１へ移動し、ポゴピンパッド３０１から移動してくるのに十分な時間の遅延の後に上昇する場合（「Ａ」のとおり）、プローブ１６４とポゴピンパッド３０１との間の経路にはショートや開部が存在しない。電圧があまりにも早く上昇する場合（「Ｂ」のとおり）、経路内に開部が存在する。電圧が急激に降下する場合（「Ｃ」または「Ｄ」のとおり）、経路内にショートが存在する。

プローブ１６４とポゴピン１５７との間の経路のインピーダンスは、ＴＤＲドライバを用いて評価され得る。経路のインピーダンスは、初めのパルスの電圧および反射パルスの電圧から評価され得る。

インピーダンスをよりうまく決定することは、周波数ドメインリフレクトメトリー（ＦＤＲ）テストドライバを用いることによって得られる。ＦＤＲテストにおいて、ラインは特定の周波数を有する周期的な電圧の波形において操作される。ライン上の方向性結合器によって初期の波形がラインを通過することができるが、センサへ反射した波形をそらす。ラインのインピーダンスは、初期の波形と比較した、反射した波形の位相シフトから決定され得る。

一例において、反射パルスの上昇時間（ＴＤＲを用いる）は、ラインのバンド幅に関連する（たとえば図８の「Ａ」の勾配）。

電流漏れのテストは、テストドライバに、検証ウエーハ５０１の「接触部」５０３に接触するプローブに対して電圧を加えさせることによって実行され得る。テストドライバから得られた電流がプローブ１６４の漏れ電流である。

電源プローブと接地プローブと（すなわち、電力と、ＷＵＴ１６０へのグラウンド接続とを提供するプローブ１６４）の間の漏れは図７に示す検証ウエーハ５０１を用いることによって実行され得ず、オフラインで（手動で）実行されなければならない点に留意されたい。これは、これらのテスト中にプローブ１６４は電源や接地に接続されていないためである。さらに、通常は複数の接地プローブおよび複数の電源プローブが存在し、全ての接地プローブは全ての電源プローブと同じく相互接続されている。したがって、１つの電源プローブが検証ウエーハ５０１の「接触部」５０３に接続される場合、他の電源プローブはショーティングプレーン５０２と接触しており、常に著しい漏れが検出される。

また、平坦性検証テストは検証ウエーハ５０１上の接触部５０３がプローブ１６４と接触する度に、接触が起こった時点におけるステージ１５９の位置を記録することによって実行され得る。プローブ１６４との接触との接触は、周期的にパルスをラインに加えるよう設定されたＴＤＲドライバを用いて検出され得る。プローブ１６４との接触が成されるとすぐに、反射パルスを検出する時間の長さが延長する（たとえば、反射パルスは図８の「Ｂ」位置から「Ａ」位置へ移動する）。代替的に、プローブ１６４との接触は、プローバ内のカメラ１６２、１６３を用いる等のその他の方法で検出され得る。各プローブ１６４との最初の接触におけるステージ１５９の位置が記録される（手動で、またはプローバ１５２内のテストおよび動作を制御するソフトウェアによって）。このように、各プローブ１６４のティップの高さ（すなわち「Ｚ」位置）が決定され得る。

プローブ位置の検証ウエーハテストも実行され得る。プローバ１５２内のカメラ１６２、１６３は、各プローブ１６４の位置（すなわち「Ｘ，Ｙ」位置）を決定し各位置が仕様の範囲内であることを検証するために用いられ得る。

代替的に、検証ウエーハ５０１の代わりに未使用ウエーハがステージ１５９上に置かれ得る。ステージ１５９上の未使用ウエーハは、次いで、プローブ１６４と接触される。未使用ウエーハは、次いで取り除かれ、（１）「Ｘ，Ｙ」位置（すなわちプローブ１６４が未使用ウエーハとの最初の接触を成した点）が適切な範囲内であるか、また、（２）プローブ１６４が十分に長いスクラブマークを形成しているか、を決定するために、プローブ１６４によって形成されたスクラブマークが試験される。

プローバ１５２は、プローバ１５２内で温度を制御するための温度制御装置を含み得る。温度制御装置が用いられる場合、上記のテストはプローブカード１５６の期待の操作温度範囲内における様々な温度において実行され得る。さらに、プローブカード１５６は「バーンイン（ｂｕｒｎ ｉｎ）」であり得る。すなわち、上昇した温度が存在する場合、反復的に、プローブカード１５６を、潜在する機械的欠点によってプローブ１６４の欠陥を促進する可能性のある検証ウエーハ５０１と接触させたり外したりすることができる。

複数のテストドライバが用いられ得るということは自明であろう。使用するテストドライバを選択するために、スイッチ等の多様な手段が用いられ得る。代替的に、それぞれ１つのテストドライバ５０５に接続された複数の「接触部」５０３が検証ウエーハ５０１上に形成され得る。

上記のように、製造直後のプローブカード１５６をテストするのに加え、本発明は半導体ウエーハをテストするためにプローブカード１５６を用いる間のプローブカード１５６の継続的な良い動作を検証するためにも用いられ得る。たとえば、１００個毎に半導体ウエーハをテストした後、検証ウエーハ５０１はプローブカード１５６の継続的な統合を検証するために用いられ得る。別の例として、半導体ウエーハ上の同位置にあるダイスが欠陥である場合（ウエーハ１６０でなくプローブカード１５６の問題を指す）検証ウエーハ５０１はプローブカード１５６を再テストするために用いられ得る。

本発明は、さらに、プローブカード１５６を較正するために用いられ得る。図９は、プローブカード１５６の較正の一例を示す。テストドライバ５０５の３つのチャネル９０１（１）、９０１（２）、９０１（３）が図示されている。テスターチャネル９０１は、テストデータ９０２をプローバ１５２へ送信および／または受信する。通常、プローブカード１５６上の各プローブ１６４に対し１つのチャネル９０１が存在する。図９において、特定のパターンを有するテストデータ信号９０２がテスターチャネル９０１上に生成され、較正電子部品９０６にフィードバックされる。較正電子部品９０６は、フィードバック信号を、テストデータ９０２と同じパターンを有する較正信号９０４と比較する。較正電子部品９０６は、テスターチャネル９０１（１）〜９０１（Ｎ）において設定可能な遅延９０３（１）〜９０３（Ｎ）を、フィードバック信号が信号生成装置９０５によって生成された較正信号９０４と一致するまで調整する。このプロセスは、次いで、各テスターチャネル９０１に対し反復される。その後、１つのテスターチャネル９０１において生成されたテストデータ９０２が、別のテスターチャネル９０１において生成されたテストデータ９０２と同時にプローブ１６４へ達するように、調整可能な遅延は各テスターチャネル９０１において調節される。この較正方法は、同時係属で共有にかかる２０００年１２月２９日出願の、米国特許出願第０９／７５２，８３９号にも述べられており、ここに援用する。

以下に述べるように、また、図１０〜１９に示すように、相互システム（図１０にラベルされず）を介して時間遅延を説明するために、ドライブを正確に調整し、プローブ１６４のティップにおいて、テスター１５１のチャネル９０１の較正遅延を比較することが必要であり得る。ドライブ較正遅延が最初に調整され、次いで比較較正遅延が調整される。

図１０は、各チャネル９０１のドライブ較正遅延を調整するための装置１０５０をブロック図形式で示す。ドライブ較正装置１０５０は、テスター１５１のテストヘッド１５３の内外に存在する較正ユニット１０５２と、後にテストされるウエーハ１６０の代わりに、プロセスの間プローバ１５２上に存在する較正インサート１００４とを含む。ドライブ較正データを特定のテスターチャネル９０１に対して調整する方法を決定するために、ホストコンピュータ１０３０は、較正インサート１００４の上面上の接触部１０５６がプローブカード１５６の下面上の特定のプローブ１６４に接触するように較正インサート１００４を配置するように、プローバ１５２に信号を出す。

また、ホストコンピュータ１０３０は、反復的なＴＥＳＴ（テスト）信号パターンをシステムのＣＬＯＣＫ（クロック）信号に応じて生成するように、チャネルの制御とタイミングユニット１０４６とをプログラムする。ＴＥＳＴ信号は、連続するパルス間に一様な周期を有するが、ＴＥＳＴ信号パターンの各反復において、連続するＴＥＳＴ信号パルスのエッジ間の時間の間隔は一様でないか、擬似乱数的であり得る。図１１は、適切な擬似乱数テスト信号パターンを示す。このＴＥＳＴ信号パターンは、Ｐ ｎｓ（ナノ秒）周期で反復されるが、各サイクル内のパルスは一様でない、擬似乱数的な幅および間隔を有する。

ホストコンピュータ１０３０はまた、ＴＥＳＴ信号のパターンと類似するパターンを有する基準信号ＲＥＦを生成するために、基準信号生成装置９０５（適切には、スペアテスターチャンネル）をプログラムする。図１１において示されるように、較正インサートは、ＴＥＳＴ信号およびＲＥＦ信号を比較し、出力ＭＡＴＣＨ信号を生成する、比較回路１０６０を含む。比較回路１０６０のＭＡＴＣＨ出力は、ＴＥＳＴ信号の振幅が、ＲＥＦ信号のそれとどの程度合致するかを指示する。両方の信号がハイ、もしくはローの場合、ＭＡＴＣＨ信号はハイである。ＴＥＳＴ信号およびＲＥＦ信号が反対の状態である場合、ＭＡＴＣＨ信号はローである。比較回路１０６０は、例えば、ＸＯＲゲートによって実施され得るが、しかし、ＴＥＳＴ信号振幅がＲＥＦ信号振幅といかに合致するかに依存する、継続的な値の範囲内の任意の位置に、ＭＡＴＣＨ信号振幅があり得るように、例えば、アナログのマルチプレクサを介して、アナログ回路として、比較回路１０６０を実施するのが好ましい。

チャンネル９０１および基準信号生成装置９０５が、同じＣＬＯＣＫ信号に応じて、類似するパターンを有する、ＴＥＳＴ信号およびＲＥＦ信号を生成するようにプログラムされる一方で、ＴＥＳＴ信号およびＲＥＦ信号は、互いに同一の位相において、比較回路１０６０に必然的に到達するわけではない。二つの信号の間の位相の差異は、信号パスの長さにおける差異、ならびに、チャンネル９０１および基準信号生成装置９０５がＣＬＯＣＫ信号に応じるときの、本来の遅延における差異から生じる。制御およびタイミング回路１０４６のプログラム可能なドライブ較正遅延９０３もまた、ＴＥＳＴ信号とＲＥＦ信号との間の位相の差異に影響を与える。較正ユニット１０５２は、ＴＥＳＴ信号とＲＥＦ信号との間の位相の差異を計測する相互相関データ（ＣＤＡＴＡ）を提供するために、ＭＴＡＣＨ信号を処理する。ホストコンピュータ１０３０は、ＴＥＳＴ信号がＲＥＦ信号と同一の位相であることをＣＤＡＴＡが指示するまで、制御およびタイミング回路１０４６に較正データ入力を繰り返し調整することによって、テスターチャンネル９０１のドライブ遅延９０３を較正する。

図１１から図１３は、ＴＥＳＴ信号とＲＥＦ信号との間の三つの異なる位相の関係におけるＭＡＴＣＨ信号の性質を図示する、簡易タイミング図である。実際、ＴＥＳＴ信号、ＲＥＦ信号、およびＭＡＴＣＨ信号は、ノイズが多く、敏感であり得、図１１から図１３において図示される不意のエッジをほとんど有さない。図１１、図１２、および図１３は、ＴＥＳＴ信号が個々に３Ｐ／１６、Ｐ／６４およびほぼ０ナノ秒、ＲＥＦ信号を遅らせる場合に生成されたＭＡＴＣＨ信号を図示する。テスト信号がＲＥＦ信号の位相に近づくほど、ＭＡＴＣＨ信号は頻繁にハイであることに注意したい。図１３において示されるように、ＴＥＳＴ信号が実質的にＲＥＦ信号と同一の位相にある場合、ＭＡＴＣＨ信号は、ほとんどの時間、ハイであり、信号の過渡時の短い間のみ、ローである。ＴＥＳＴ信号がＲＥＦ信号と同一の位相に限りなく近づく場合でさえ、ＴＥＳＴ信号およびＲＥＦ信号のノイズや敏感さは、それらに、僅かな異なる時間またはレートにて推移させる。このように、ＭＡＴＣＨ信号は、ＴＥＳＴ信号およびＲＥＦ信号の推移の間、一部の悪影響を及ぼすスパイク（ｓｐｉｋｅ）を有する。

再び図１を参照し、較正ユニット１０５２は、Ａ／Ｄ変換器１０６４のへ入力を生成するために、ＭＡＴＣＨ信号を積分する積分回路１０６２を含む。Ａ／Ｄ変換器１０６４は、積分器１０６２のアナログ出力を、カウンタ１０６８によってクロックされるレジスタ１０６６へのデジタルデータ入力へと変換する。同一のパターンを有するＴＥＳＴ信号およびＲＥＦ信号を生成するために、制御およびタイミング回路１０４６、および基準信号生成装置９０５をプログラムした後、ホストコンピュータは、カウンタ１０６８および統合器１０６２をリセットする。次いで、積分器１０６２は、ＭＡＴＣＨ信号を統合することを開始し、および、そのアナログ出力である「相互相関」信号ＣＣは、ＭＡＴＣＨ信号がハイである、ＴＥＳＴ信号のそれぞれの期間Ｐの間に、時間量と釣り合う平均レートでの値において、増加し始める。このように、ＴＥＳＴ信号がＲＥＦ信号と、位相が近ければ近いほど、アナログＣＣ信号の大きさは、さらに迅速に増加するのである。

カウンタ１０６８が、ＴＥＳＴ信号期間の大多数を測る多数のＣＬＯＣＫ信号のサイクルをカウントする場合、それはＲＥＡＤＹ信号をレジスタ１０６６に送信し、それを、相互相関信号ＣＣの現在の大きさと釣り合う値である、Ａ／Ｄ変換器１０６４のデジタル出力をロードすることを知らせる。ホストコンピュータ１０３０はまた、レジスタ１０６６において最後に格納される相互相関データ（ＣＤＡＴＡ）の値を読み出すことによって、ＲＥＡＤＹ信号に応答する。

図１４は、ホストコンピュータ１０３０が読み出すＣＤＡＴＡの値と、ＲＥＦ信号の位相ＰＨ_ＲＥＦと関連するＴＥＳＴ信号ＰＨ_ＴＥＳＴの位相との関係を図示する。ＰＨＴＥＳＴがＰＨ_ＲＥＦに接近すると、ＣＤＡＴＡは、迅速に最大値まで増加することに注意したい。

図１５は、ＣＤＡＴＡの値とＤ_ＤＣの値との間の関係を図示し、プログラム可能のドライブ較正データホストコンピュータ１０３０は、テスターチャンネル９０１の制御およびタイミング回路１０４６に、書き込む。ホストコンピュータ１０３０は、ドライブ較正データを繰り返し調整し、較正ユニット１０５２をリセットし、および、ＣＤＡＴＡが最大値に達する、特定のドライブ較正遅延Ｄ_ＤＣを決定するために、連続して、数回、較正ユニット１０５２のＣＤＡＴＡ出力を獲得する。ホストコンピュータ１０３０は、次いで、ドライブ較正遅延９０３を、そのレベルにセットする。

ホストコンピュータ１０３０は、次いで、テスターのチャンネル９０１の第２のものからのＴＥＳＴ信号を搬送するプローブ１６４のもとで、較正インサート１００４のコンタクト１０５６を位置させることを、プローブ１５２に合図し、ならびに、ＲＥＦ信号と同一の位相に、第２のテスターチャンネルのＴＥＳＴ信号入力をもたらす特定の遅延を決定するために、全体の反復較正プロセスを繰り返す。それは、テストの間、第１および第２のチャンネルのプログラムデータが、一部のＣＬＯＣＫ信号エッジに同時に関連するＴＥＳＴ信号エッジを生成することを、それに対応するチャンネルに知らせる場合、二つのＴＥＳＴ信号エッジは、それらの個々のプローブ１６４のティップに到達する。全てのテスターチャンネルにドライブ遅延較正プロセスを繰り返すことによって、ホストコンピュータ１０３０は、全てのチャンネル９０１が、それらのＴＥＳＴ信号エッジのタイミングに関して、互いに、ほぼ同期化されることを保証し得る。

較正プロセスの間、ＴＥＳＴ信号およびＲＥＦ信号におけるノイズおよび敏感さが、個々のＴＥＳＴ信号エッジおよびＲＥＦ信号エッジに関連する位相におけるランダム変化を、たとえ生じさせたとしても、上記の較正方法は、チャンネルのＴＥＳＴ信号エッジのタイミングと、協働する。較正ユニット１０５２のＣＤＡＴＡ出力が多くのＴＥＳＴ信号サイクルを介して、ＴＥＳＴ信号とＲＥＦ信号との間の平均的な位相関係を表すゆえに、ノイズや敏感さのために生じる、位相における小さな変化は、自動的になくなる。

上記されたように、較正プロセスの間に生成されるＴＥＳＴ信号およびＲＥＦ信号のパルスは、擬似ランダムの間隔や幅である必要はなく、それらは、統一したパルス間隔および幅を有する、単純な周期的な波形であり得る。しかしながら、テストの間に生成され得たＴＥＳＴ信号は、幅広い周波数範囲を有し得、テスト用のＩＣへＴＥＳＴ信号を搬送する単一のパスの継続的な遅延は周波数依存であり得る。ＩＴは、それゆえ、擬似ランダム間隔を使用するのが好ましい。なぜならば、擬似ランダムパルスのシーケンスの周波数スペクトルは、単純な周期的な波形のそれよりも、はるかに平らであり、そのドライブ較正の結果は、ほとんど周波数に依存しないというものである。

ＴＥＳＴ信号のタイミングと協働するように、ホストコンピュータ１０３０が、全てのチャンネル９０１のドライブ較正データを調整した後で、ホストコンピュータの次なるステップは、全てのチャンネル９０１の比較較正データを適切に調整することである。プログラムデータは、制御およびタイミング回路１０４６に、テストサイクルの開始に続く特定の遅延を有するＴＥＳＴ信号の状態を変化させることを知らせる場合、ＴＥＳＴ信号状態変化は、同時に生じると考えられる。それゆえ、制御およびタイミング回路１０４６は、テストサイクルの間、正しい時間にて、ウエーハ１６０（図には示されていない）上にあるテストに到達するため、ＴＥＳＴ信号波フロントのために必要な時間猶予を可能にするために、ＴＥＳＴ信号の状態を少し早めに変化させることを、ドライバ１０４０に、合図する。上記のように、ホストコンピュータ１０３０が全てのチャンネル９０１のためのドライブ較正データを調整する場合、次いで、チャンネル９０１の全ては、それらがそのようにプログラムされた場合、同時に、それらの個々のテストパッドへ、ＴＥＳＴ信号エッジを搬送する。

ホストコンピュータ１０３０は、ここで、チャンネルがＴＥＳＴ信号状態変化のために使用するのと同じように、ＦＡＩＬ信号サンプリングのための、同じ関連するタイミングをしようする、それぞれのチャンネル９０１のための比較較正データを適切に調整する。テストタイミングは、テストパッドにて生じるＴＥＳＴ信号およびＲＥＳＰＯＮＳＥ信号のイベントに参照される。このように、テストプログラムデータは、チャンネル９０１が、テストサイクルの開始後のＴナノ秒後に、ＲＥＳＰＯＮＳＥ信号がＥＸＰＥＣＴ信号と合致するかどうかを決定することを指示する場合、そのチャンネルの取得システム４４は、実際に、ＲＥＳＰＯＮＳＥ信号がテストパッドから比較器４２へ進行するのに必要である時間を可能にするために、少し後で、ＦＡＩＬ信号をサンプルする。これはまた、比較器４２、比較器４３、および取得システム４４が、ＦＡＩＬ信号を生成およびサンプルするために必要とされる時間を可能とする。

全てのチャンネルのテスト信号のタイミングが適切に計算されると、ホストコンピュータ１０３０は、それぞれのチャンネルの比較較正データを調整する。図１６において示されるように、較正インサート１０５４は、伝導体１６０３によってリンクされるパッド１６０１およびパッド１６０２の追加の対を含む。較正インサート１０５４が、そのプローブ１６４がパッド１６０１およびパッド１６０２に接触するように、位置される場合に、伝導体１６０３は、チャンネル９０１（１）およびチャンネル９０１（２）などのような二つのチャンネルをリンクする。このように、チャンネル９０１（１）のＴＥＳＴ信号出力は、チャンネル９０１（２）へ入力されるＲＥＳＰＯＮＳＥ信号になる。ホストコンピュータ１０３０は、テストサイクルの開始後のＴナノ秒後に、ＴＥＳＴ信号におけるエッジを生成するために、テスターチャンネル９０１（１）をプログラムし、および、同じテストサイクルの開始後、Ｔナノ秒後に、次期ＲＥＳＰＯＮＳＥ信号をサンプルするために、テスターチャンネル９０１（２）をプログラムする。次いで、テスターチャンネル９０１（２）の比較較正遅延９０３（２）（図１０を参照）が適切に調整された場合、サンプルＦＡＩＬ信号は、チャンネルのタイミング分解能能力によって許可されるＲＥＳＰＯＮＳＥ信号エッジに限りなく接近するＲＥＳＰＯＮＳＥ信号上の位置の状態を表す。

図１７から図１９は、比較較正プロセスの間の、ＣＬＯＣＫ信号、ＴＥＳＴ信号、ＦＡＩＬ（欠陥）信号、および、ＣＯＭＰＡＲＥ（比較）信号らの間のタイミング関係を図示する。Ｔ２−Ｔ１＝Ｔナノ秒である場合に、Ｔ２の時間において、ＴＥＳＴ信号エッジをパッド７０へ送ることによって、Ｔ１の時間において到達するそれぞれのＣＬＯＣＫ信号エッジに応じるように、ホストコンピュータ１０３０がテスターチャンネル９０１（１）をプログラムする場合、ＦＡＩＬ信号は、ＣＬＯＣＫ信号エッジに続いて、Ｔ３（図１７）の時間における状態を変化させる。遅延Ｔ２−Ｔ１および遅延Ｔ３−Ｔ１は固定され、比較較正プロセスの間、変化しない。ホストコンピュータ１０３０はまた、プログラム可能なＣＯＭＰＡＲＥ信号遅延である、ＮのＤ_ＣＤを有するように、チャンネル９０１（２）をプログラムする場合、ＣＯＭＰＡＲＥ信号の全体の遅延Ｔ４−Ｔ１はＤ_ＣＤの合計であり、および、制御およびタイミング回路１０４６の継続的な較正遅延である。チャンネル９０１（２）の受信によって生成される、サンプルされたＦＡＩＬデータが、図１７において示されるように、ＣＯＭＰＡＲＥ信号エッジがＦＡＩＬエッジの次に来ることを指示する場合は、ホストコンピュータ１０３０は、ＣＯＭＰＡＲＥ信号エッジを進めるために、チャンネル９０１（２）の比較較正遅延Ｄ_ＣＤを減少させる。逆に、チャンネル９０１（２）の受信によって生成される、サンプルされたＦＡＩＬデータが、図１８において示されるように、ＣＯＭＰＡＲＥ信号エッジがＦＡＩＬエッジを先行することを指示する場合は、ホストコンピュータ１０３０は、ＣＯＭＰＡＲＥ信号エッジを遅らせるために、受信チャンネル９０１（２）の比較較正遅延Ｄ_ＣＤを増加させる。限りなく近づいたＣＯＭＰＡＲＥ信号エッジが、図１９において図示されるように、Ｔ３の時間において、ＦＡＩＬ信号エッジと一致する場合、受信チャンネル９０１の比較較正プロセスは終了する。

較正インサート１００４は、ホストコンピュータ１０３０が、比較較正データを適切に調整するために同様の手順を使用することができるように、他のテスターチャンネル９０１（１）、９０１（３）から９０１（Ｎ）のそれぞれが他のチャンネルのＴＥＳＴ信号出力を受信させるために配置された接触部１６０１および接触部１６０２に類似した、他の相互接続された接触部を適切に含む。

形式および詳細における様々な変化は、添付された請求項において規定されたように、本発明の趣旨および範囲から逸れることなく、そこにおいてなされ得ることは当業者にとって明らかであろう。このように、本発明の広がりおよび範囲は、上記の例示的な実施形態の任意によって限定されないが、続く請求項およびそれらの均等物に従ってのみ、限定され得る。

半導体プローブシステムの正面図を示す。 図１の半導体プローブシステムの側面図を示す。 本発明の一実施形態のプローブカードの立面図を示す。 本発明の一実施形態のプローブカードの側面図を示す。 本発明の一実施形態の検証ウエーハの立面図を示す。 本発明の一実施形態の検証ウエーハの側面図を示す。 検証ウエーハとテスターとの間の接続を示す。 タイムドメインリフレクトメトリープロットの一例を示す。 本発明の一実施形態の、プローバとテスターとの間の接続を示す。 図１のテスターのタイミングを較正する装置のブロック図である。 図１０の様々な信号のタイミングの関係を示す、タイミング図である。 図１０の様々な信号のタイミングの関係を示す、タイミング図である。 図１０の様々な信号のタイミングの関係を示す、タイミング図である。 図１０の装置によって生成され、図１０のテスト信号と基準信号との間の位相相関関係の量に関連するデータ値のプロットである。 図１０の装置によって生成され、図１０のテスターのチャネルに与えられた較正データに関連するデータ値のプロットである。 図１０のテスターのチャネルのタイミングを較正する装置の一部を示すブロック図である。 反復的な較正プロセスにおける、図１０の様々な信号間のタイミングの関係を示す、さらなるタイミング図である。 反復的な較正プロセスにおける、図１０の様々な信号間のタイミングの関係を示す、さらなるタイミング図である。 反復的な較正プロセスにおける、図１０の様々な信号間のタイミングの関係を示す、さらなるタイミング図である。

Claims (28)

1. プローブカードをテストする方法であって、該方法は、
   該プローブ内のプローブカードを検証ウエーハ上に配置するステップと、
   該プローブカードを該検証ウエーハ上の接触領域と接触させるステップであって、該検証ウエーハが該接触領域を囲むショーティングプレーンを含む、ステップと、
   テスト信号を、該接触領域を介して該プローブカードへ送信するステップと、
   該検証ウエーハを介して該プローブカードからの応答信号を受信するステップと
   を包含する、方法。
2. 前記検証ウエーハに取り付けられたケーブルを介して前記応答信号を受信するステップをさらに包含する、請求項１に記載の方法。
3. 前記プローブカード上のプローブの高さを測定するために前記検証ウエーハを該プローブカードと接触させるときに、該検証ウエーハを介して連続的にテスト信号を送信するステップをさらに包含する、請求項１に記載の方法。
4. テスト信号生成装置と前記プローブカードとの間の信号経路上で連続テストを実行するステップをさらに包含する、請求項１に記載の方法。
5. 前記連続テストを実行するためにタイムドメインリフレクトメトリー（ＴＤＲ）を用いるステップをさらに包含する、請求項４に記載の方法。
6. 前記連続テストを実行するために周波数ドメインリフレクトメトリー（ＦＤＲ）を用いるステップをさらに包含する、請求項４に記載の方法。
7. 前記テスト信号を送信するテスト信号生成装置と前記プローブカードとの間の信号経路のインピーダンスを決定するステップをさらに包含する、請求項１に記載の方法。
8. 前記プローブカード内の漏れ電流をテストするステップをさらに包含する、請求項１に記載の方法。
9. 前記プローブカードと前記検証ウエーハとを、該プローブカードのプローブが該検証ウエーハと接触するまで接近させることによって該プローブカードの平坦さを測定するステップと、
   該検証ウエーハの、該検証ウエーハと垂直方向に沿った位置を測定するステップと
   をさらに包含する、請求項１に記載の方法。
10. 前記プローブカードのプローブ位置を検証するステップをさらに包含する、請求項１に記載の方法。
11. 前記プローブカードを複数の接触領域に接触させる前記ステップの間、該プローブカードを前記検証ウエーハ上の該複数の接触領域と接触させるステップと、
    該検証ウエーハ上の該接触領域を介し、該プローブカードへテスト信号を送信するステップと、
    該プローブカードから応答信号を受信するステップと
    をさらに包含する、請求項１に記載の方法。
12. プローブカードをテストする方法であって、該方法は、
    プローバ内にプローブを有する該プローブカードを未使用ウエーハ上に配置するステップと、
    該プローブカードを該未使用ウエーハと接触させるステップと、
    該未使用ウエーハをＸ、Ｙ平面内で移動することによって、該プローブを用いて該未使用ウエーハ上にスクラブマークを形成するステップと、
    該プローブの位置を決定するために該未使用ウエーハ上の該スクラブマークを試験するステップと
    を包含する、方法。
13. プローブカードをテストする方法であって、該方法は、
    検証ウエーハをプローバ内に置くステップであって、該検証ウエーハが、接触領域と、該接触領域を囲むショーティングプレーンと、テスターとの電気接触とを有する、ステップと、
    該プローブ内の該プローブカードを該検証ウエーハ上に配置するステップと、
    該プローブカードを該接触領域と接触させるステップと、
    該テスター内でテスト信号を生成するステップと、
    該接触領域を介して該テスト信号を該プローブカードへ送信するステップと、
    該電気接続を介して該プローブカードからの応答信号を受信するステップと
    を包含する、方法。
14. 前記電気接続が、前記検証ウエーハに取り付けられたケーブルを含む、請求項１３に記載の方法。
15. 前記プローブカード上のプローブの高さを測定するために前記検証ウエーハを該プローブカードと接触させるときに、該検証ウエーハを介して連続的にテスト信号を送信するステップをさらに包含する、請求項１３に記載の方法。
16. テスト信号生成装置と前記プローブカードとの間の信号経路上で連続テストを実行するステップをさらに包含する、請求項１３に記載の方法。
17. 前記連続テストを実行するためにタイムドメインリフレクトメトリー（ＴＤＲ）を用いるステップをさらに包含する、請求項１６に記載の方法。
18. 前記連続テストを実行するために周波数ドメインリフレクトメトリー（ＦＤＲ）を用いるステップをさらに包含する、請求項１６に記載の方法。
19. テスト信号生成装置と前記プローブカードとの間の信号経路のインピーダンスを決定するステップをさらに包含する、請求項１３に記載の方法。
20. 前記プローブカード内の漏れ電流をテストするステップをさらに包含する、請求項１３に記載の方法。
21. 前記プローブカードと前記検証ウエーハとを、該プローブカードのプローブが該検証ウエーハと接触するまで接近させることによって該プローブカードの平坦さを測定するステップと、
    該検証ウエーハの、該検証ウエーハと垂直方向に沿った位置を測定するステップと
    をさらに包含する、請求項１３に記載の方法。
22. 前記プローブカードのプローブ位置を検証するステップをさらに包含する、請求項１３に記載の方法。
23. 前記プローブカードを複数の接触領域に接触させる前記ステップの間、該プローブカードを前記検証ウエーハ上の該複数の接触領域と接触させるステップと、
    該検証ウエーハ上の該接触領域を介し、該プローブカードへテスト信号を送信するステップと、
    該プローブカードから応答信号を受信するステップと
    をさらに包含する、請求項１３に記載の方法。
24. プローブカードをテストするシステムであって、該システムは、
    検証ウエーハを少なくとも垂直方向に移動する手段を有する、プローバと、
    移動手段上に配置され、ショーティングプレーンによって囲まれた接触領域を有する、検証ウエーハと、
    該接触領域からテスト信号生成装置への電気接続と
    を備え、該テスト信号生成装置によって生成された信号が、テスト中のプローブカード上プローブへ送信される、システム。
25. 前記検証ウエーハが、テスト中の前記プローブカード上の複数のプローブをテストするために、前記ショーティングプレーンによって囲まれた複数の接触領域を含む、請求項２４に記載のシステム。
26. 前記電気接触が、同軸ケーブルおよびフレックスケーブルのうちのいずれかである、請求項２４に記載のシステム。
27. 前記テスト信号生成装置が、タイムドメインリフレクトメトリー装置を含む、請求項２４に記載のシステム。
28. 前記テスト信号生成装置が、周波数ドメインリフレクトメトリー装置を含む、請求項２４に記載のシステム。

Images