JPH05347413A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05347413A JPH05347413A JP4153462A JP15346292A JPH05347413A JP H05347413 A JPH05347413 A JP H05347413A JP 4153462 A JP4153462 A JP 4153462A JP 15346292 A JP15346292 A JP 15346292A JP H05347413 A JPH05347413 A JP H05347413A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- conductivity type
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0102—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode
- H10D84/0105—Manufacture or treatment of thyristors having built-in components, e.g. thyristor having built-in diode the built-in components being field-effect devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/126—Power FETs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】この発明は、スイッチング特性とオン電圧の良
好な相関関係が得られ、特に低電流領域において相関関
係が大幅に改善される半導体製造装の製造方法を提供す
ることを目的とする。 【構成】この発明の半導体製造装置の製造方法は、半導
体基板の一主面上に第１導電型の第１の半導体領域と第
２導電型の第２の半導体領域とを選択拡散する工程と、
この工程の次に、上記半導体基板上に少なくとも１層か
らなる第２導電型の第１の半導体層を形成する工程と、
この工程の次に、上記第１の半導体層上に熱拡散により
第１導電型と第２導電型の素子領域を形成する工程と、
この工程の次に、上記半導体基板の反対主面上を研磨
し、その研磨面に上記第１導電型の第１の半導体領域と
第２導電型の第２の半導体領域とを露出させる工程とを
具備してなり、上記の目的を達成することが出来る。
好な相関関係が得られ、特に低電流領域において相関関
係が大幅に改善される半導体製造装の製造方法を提供す
ることを目的とする。 【構成】この発明の半導体製造装置の製造方法は、半導
体基板の一主面上に第１導電型の第１の半導体領域と第
２導電型の第２の半導体領域とを選択拡散する工程と、
この工程の次に、上記半導体基板上に少なくとも１層か
らなる第２導電型の第１の半導体層を形成する工程と、
この工程の次に、上記第１の半導体層上に熱拡散により
第１導電型と第２導電型の素子領域を形成する工程と、
この工程の次に、上記半導体基板の反対主面上を研磨
し、その研磨面に上記第１導電型の第１の半導体領域と
第２導電型の第２の半導体領域とを露出させる工程とを
具備してなり、上記の目的を達成することが出来る。
Description
【０００１】
【産業上の利用分野】この発明は、例えばＩＧＢＴやサ
イリスタのような半導体装置の製造方法に関する。
イリスタのような半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に半導体装置例えばＩＧＢＴあるい
はサイリスタは、モ−タの制御あるいはインバ−タ等の
各種スイッチング素子として広く用いられている。この
ようなスイッチング素子は電力変換損失を小さくするた
め、高速化と低オン電圧特性が要求される。
はサイリスタは、モ−タの制御あるいはインバ−タ等の
各種スイッチング素子として広く用いられている。この
ようなスイッチング素子は電力変換損失を小さくするた
め、高速化と低オン電圧特性が要求される。
【０００３】図１３に、一般に知られているＩＧＢＴ
（例えばｎ- ｃｈ型の場合）の構造を示す。図中の符号
１はゲ−ト電極、２，３はエミッタ電極、４はゲ−ト酸
化膜、５，６はｎ+ エミッタ領域、７，８はｐベ−ス領
域、９はｎ- 層、１０はｎ+ バッファ層、１１はｐ
+ 層、１２はコレクタ電極である。
（例えばｎ- ｃｈ型の場合）の構造を示す。図中の符号
１はゲ−ト電極、２，３はエミッタ電極、４はゲ−ト酸
化膜、５，６はｎ+ エミッタ領域、７，８はｐベ−ス領
域、９はｎ- 層、１０はｎ+ バッファ層、１１はｐ
+ 層、１２はコレクタ電極である。
【０００４】製造に当たっては、高濃度のｐ型半導体層
と、その上にｎ型高濃度層を有し、更にその上にｎ型低
濃度層を持つウェハ−を材料とし、その表面に素子領域
を熱拡散することよって製造される。
と、その上にｎ型高濃度層を有し、更にその上にｎ型低
濃度層を持つウェハ−を材料とし、その表面に素子領域
を熱拡散することよって製造される。
【０００５】図１４にアノ−ドショ−ト型ＩＧＢＴの構
造を示す。このアノ−ドショ−ト型ＩＧＢＴは、図１３
に示すＩＧＢＴの高濃度のｐ型半導体層の一部をｎ型に
置き換えた構造であり、図１３と同一箇所は同一符号を
付す。但し、符号１３はｐ+ 領域である。
造を示す。このアノ−ドショ−ト型ＩＧＢＴは、図１３
に示すＩＧＢＴの高濃度のｐ型半導体層の一部をｎ型に
置き換えた構造であり、図１３と同一箇所は同一符号を
付す。但し、符号１３はｐ+ 領域である。
【０００６】製造に当たっては、一般に上記のウェハ−
の高濃度のｐ型半導体層側主面からｎ型高濃度不純物を
選択的に熱拡散したウェハ−を材料として製造される。
このようなアノ−ドショ−ト型ＩＧＢＴは、スイッチン
グ特性とオン電圧との相関特性において、特に低電流側
で一般のＩＧＢＴより優れている。
の高濃度のｐ型半導体層側主面からｎ型高濃度不純物を
選択的に熱拡散したウェハ−を材料として製造される。
このようなアノ−ドショ−ト型ＩＧＢＴは、スイッチン
グ特性とオン電圧との相関特性において、特に低電流側
で一般のＩＧＢＴより優れている。
【０００７】
【発明が解決しようとする課題】一般に半導体素子の製
造工程において必要なウェハ−の厚みは、例えばウェハ
−径が５インチの場合は最低でも２５０μｍ程度は必要
である。これは、半導体の製造工程における様々な工
程、即ち、拡散，エッチング，パタ−ニング等の搬送工
程において、ウェハ−が割れるのを防ぐのに必要な厚み
である。
造工程において必要なウェハ−の厚みは、例えばウェハ
−径が５インチの場合は最低でも２５０μｍ程度は必要
である。これは、半導体の製造工程における様々な工
程、即ち、拡散，エッチング，パタ−ニング等の搬送工
程において、ウェハ−が割れるのを防ぐのに必要な厚み
である。
【０００８】さて、ＩＧＢＴの場合、図１４に示される
ｎ+ バッファ層１０の厚みの最適値は１５μｍ程度で、
又、ｎ- 層９の厚みの最適値は素子の耐圧グレ−ドによ
って異なる。需要の多い１２００Ｖ耐圧のＩＧＢＴを例
にとると、ｎ- 層９の厚みの最適値は１００μｍ程度で
あり、ｎ+ バッファ層１０との厚みを合わせても１１５
μｍ程度である。従って、５インチウェハ−で素子を製
造する場合、ｐ+ 領域１３の厚みとして１４０μｍ程度
以上の厚みを持たせる必要がある。ｐ+ 領域１３がこの
ような厚い厚さであると、前述したようなウェハ−の裏
面からｎ型不純物を拡散して、図１４に示すようなアノ
−ドショ−ト構造にするのは現実的に無理である。
ｎ+ バッファ層１０の厚みの最適値は１５μｍ程度で、
又、ｎ- 層９の厚みの最適値は素子の耐圧グレ−ドによ
って異なる。需要の多い１２００Ｖ耐圧のＩＧＢＴを例
にとると、ｎ- 層９の厚みの最適値は１００μｍ程度で
あり、ｎ+ バッファ層１０との厚みを合わせても１１５
μｍ程度である。従って、５インチウェハ−で素子を製
造する場合、ｐ+ 領域１３の厚みとして１４０μｍ程度
以上の厚みを持たせる必要がある。ｐ+ 領域１３がこの
ような厚い厚さであると、前述したようなウェハ−の裏
面からｎ型不純物を拡散して、図１４に示すようなアノ
−ドショ−ト構造にするのは現実的に無理である。
【０００９】何故ならば、ｎ型不純物を拡散してｎ+ バ
ッファ層１０に到達させるには、非常に長い拡散時間を
必要とし、又、その拡散工程の間にｎ+ バッファ層１０
も拡散してしまうため、理想的なｎ+ バッファ層１０の
不純物プロファイルは得られない。従って、良好な特性
を満足するアノ−ドショ−ト構造は作れなかった。
ッファ層１０に到達させるには、非常に長い拡散時間を
必要とし、又、その拡散工程の間にｎ+ バッファ層１０
も拡散してしまうため、理想的なｎ+ バッファ層１０の
不純物プロファイルは得られない。従って、良好な特性
を満足するアノ−ドショ−ト構造は作れなかった。
【００１０】この発明の目的は、ｎ- 層の厚さの薄い２
０００Ｖ耐圧程度以下の素子でも理想的なｎ+ バッファ
層の不純物プロファイルを持つことが可能なアノ−ドシ
ョ−ト構造の半導体装置の製造方法を提供することであ
る。
０００Ｖ耐圧程度以下の素子でも理想的なｎ+ バッファ
層の不純物プロファイルを持つことが可能なアノ−ドシ
ョ−ト構造の半導体装置の製造方法を提供することであ
る。
【００１１】
【課題を解決するための手段】この発明は、半導体基板
の一主面上に高濃度ｐ領域と高濃度ｎ領域とを選択拡散
し、その上にｎ+ バッファ層とｎ- 層とを形成し、ｎ-
層の表面領域から素子領域を形成した後、半導体基板の
反対主面上に高濃度ｐ領域と高濃度ｎ領域とを露出させ
る半導体装置の製造方法である。
の一主面上に高濃度ｐ領域と高濃度ｎ領域とを選択拡散
し、その上にｎ+ バッファ層とｎ- 層とを形成し、ｎ-
層の表面領域から素子領域を形成した後、半導体基板の
反対主面上に高濃度ｐ領域と高濃度ｎ領域とを露出させ
る半導体装置の製造方法である。
【００１２】
【作用】この発明によれば、２０００Ｖ以下の素子にお
いても、理想的なｎ+ バッファ層の不純物プロファイル
を維持出来、従来のＩＧＢＴに比べてスイッチング特性
とオン電圧の良好な相関特性が得られ、特に低電流領域
において相関特性が大幅に改善される。
いても、理想的なｎ+ バッファ層の不純物プロファイル
を維持出来、従来のＩＧＢＴに比べてスイッチング特性
とオン電圧の良好な相関特性が得られ、特に低電流領域
において相関特性が大幅に改善される。
【００１３】
【実施例】以下、図面を参照して、この発明をｎ- ｃｈ
型ＩＧＢＴに応用した３つの実施例について詳細に説明
する。 （第１の実施例）
型ＩＧＢＴに応用した３つの実施例について詳細に説明
する。 （第１の実施例）
【００１４】この第１の実施例は図１〜図３に示すよう
に構成され、先ず図１中の符号２１はｐ型半導体基板で
あり、厚さは４００μｍである。このｐ型半導体基板２
１上に、高濃度ｐ領域２２と高濃度ｎ領域２３を選択的
に５０μｍほど拡散する。
に構成され、先ず図１中の符号２１はｐ型半導体基板で
あり、厚さは４００μｍである。このｐ型半導体基板２
１上に、高濃度ｐ領域２２と高濃度ｎ領域２３を選択的
に５０μｍほど拡散する。
【００１５】その後、図２に示すようにｐ領域２２とｎ
領域２３上に、ｎ+ バッファ層２４を厚さ１５μｍとｎ
- 層２５を厚さ１０５μｍとを順次積層形成する。この
時点で、総合的な厚さは５２０μｍ程度となる。次に、
ｎ- 層２５の表面領域から素子領域を形成する。つま
り、ｐベ−ス領域２６，２７、ｎ+ エミッタ領域２８，
２９、ゲ−ト酸化膜３０、エミッタ電極３１，３２、ゲ
−ト電極３３を順次形成する。
領域２３上に、ｎ+ バッファ層２４を厚さ１５μｍとｎ
- 層２５を厚さ１０５μｍとを順次積層形成する。この
時点で、総合的な厚さは５２０μｍ程度となる。次に、
ｎ- 層２５の表面領域から素子領域を形成する。つま
り、ｐベ−ス領域２６，２７、ｎ+ エミッタ領域２８，
２９、ゲ−ト酸化膜３０、エミッタ電極３１，３２、ゲ
−ト電極３３を順次形成する。
【００１６】その後、図３に示すように半導体基板２１
を３７０μｍほど研磨し、その研磨面に高濃度ｐ領域２
２と高濃度ｎ領域２３とを露出させる。その後、研磨面
に金属薄膜（コレクタ電極）３４をデポジションすれ
ば、アノ−ドショ−ト型ＩＧＢＴが得られる。 （第２の実施例）
を３７０μｍほど研磨し、その研磨面に高濃度ｐ領域２
２と高濃度ｎ領域２３とを露出させる。その後、研磨面
に金属薄膜（コレクタ電極）３４をデポジションすれ
ば、アノ−ドショ−ト型ＩＧＢＴが得られる。 （第２の実施例）
【００１７】この第２の実施例は図４〜図７に示すよう
に構成され、図４中の符号３５はｐ型半導体基板であ
り、厚さは４００μｍである。このｐ型半導体基板３５
の一主面上に、高濃度ｐ領域３６と高濃度ｎ領域３７を
選択的に４０μｍほど拡散する。 次に、図５に示すよ
うに、ｐ型半導体基板３５の反対主面側に、一主面側と
ウェハ−のＸＹ座標上で同じ位置に高濃度ｐ領域３８と
高濃度ｎ領域３９をデポジションし、拡散させる。この
時、両主面からの拡散によりｐ領域３６と３８、ｎ領域
３７と３９がそれぞれ結合するまで拡散する（あるいは
その後の熱処理工程で結合するように拡散する）。この
ようにｐ型半導体基板３５の両側からｐ領域３６，３
８、ｎ領域３７，３９を拡散する構成であっても差し支
えない。
に構成され、図４中の符号３５はｐ型半導体基板であ
り、厚さは４００μｍである。このｐ型半導体基板３５
の一主面上に、高濃度ｐ領域３６と高濃度ｎ領域３７を
選択的に４０μｍほど拡散する。 次に、図５に示すよ
うに、ｐ型半導体基板３５の反対主面側に、一主面側と
ウェハ−のＸＹ座標上で同じ位置に高濃度ｐ領域３８と
高濃度ｎ領域３９をデポジションし、拡散させる。この
時、両主面からの拡散によりｐ領域３６と３８、ｎ領域
３７と３９がそれぞれ結合するまで拡散する（あるいは
その後の熱処理工程で結合するように拡散する）。この
ようにｐ型半導体基板３５の両側からｐ領域３６，３
８、ｎ領域３７，３９を拡散する構成であっても差し支
えない。
【００１８】その後、図６に示すように、拡散結合した
ｐ領域４０とｎ領域４１上に、ｎ+バッファ層４２を厚
さ１５μｍとｎ-層４３を厚さ１０５μｍとを順次積層
形成する。この時点で、総合的な厚さは５２０μｍ程度
となる。次に、ｎ-層４３の表面領域から素子領域を形
成する。つまり、ｐベ−ス領域４４，４５、ｎ+エミッ
タ領域４６，４７、ゲ−ト酸化膜４８、エミッタ電極４
９，５０、ゲ−ト電極５１を順次積層形成する。
ｐ領域４０とｎ領域４１上に、ｎ+バッファ層４２を厚
さ１５μｍとｎ-層４３を厚さ１０５μｍとを順次積層
形成する。この時点で、総合的な厚さは５２０μｍ程度
となる。次に、ｎ-層４３の表面領域から素子領域を形
成する。つまり、ｐベ−ス領域４４，４５、ｎ+エミッ
タ領域４６，４７、ゲ−ト酸化膜４８、エミッタ電極４
９，５０、ゲ−ト電極５１を順次積層形成する。
【００１９】その後、半導体基板３５に直接金属薄膜を
デポジションしてもアノ−ドショ−ト型ＩＧＢＴが得ら
れるが、素子の熱放熱を良くするため素子のチップの厚
さを薄くする方が良い。即ち、図７に示すように半導体
基板３５を２００μｍほど研磨して、研磨面のｐ領域４
０，ｎ領域４１に金属薄膜（コレクタ電極）５２をデポ
ジションすることにより、熱放熱の良いアノ−ドショ−
ト型ＩＧＢＴが得られる。 （第３の実施例）
デポジションしてもアノ−ドショ−ト型ＩＧＢＴが得ら
れるが、素子の熱放熱を良くするため素子のチップの厚
さを薄くする方が良い。即ち、図７に示すように半導体
基板３５を２００μｍほど研磨して、研磨面のｐ領域４
０，ｎ領域４１に金属薄膜（コレクタ電極）５２をデポ
ジションすることにより、熱放熱の良いアノ−ドショ−
ト型ＩＧＢＴが得られる。 （第３の実施例）
【００２０】この第３の実施例は図８〜図１２に示すよ
うに構成され、図８中の符号５３は高濃度ｐ型半導体基
板であり、基板の不純物濃度は１×１０19ａｔｏｍｓ／
ｃｍ2、厚さは４００μｍである。このｐ型半導体基板
５３の一主面上に、高濃度ｎ領域５４を選択的に５μｍ
ほど拡散する。
うに構成され、図８中の符号５３は高濃度ｐ型半導体基
板であり、基板の不純物濃度は１×１０19ａｔｏｍｓ／
ｃｍ2、厚さは４００μｍである。このｐ型半導体基板
５３の一主面上に、高濃度ｎ領域５４を選択的に５μｍ
ほど拡散する。
【００２１】その後、図９に示すように低濃度不純物層
５５を２０μｍほどエピタキシャル成長させ、この低濃
度不純物層５５上に高濃度ｐ領域５６と高濃度ｎ領域５
７を選択的に拡散する。ここで、高濃度ｎ領域５７はウ
ェハ−のＸＹ座標上で高濃度ｎ領域５４と同じ位置に来
るように拡散する。この時、高濃度ｎ領域５４と高濃度
ｎ領域５７とが、又、高濃度ｐ型半導体基板５３と高濃
度ｐ領域５６とが、それぞれ結合するまで拡散する（あ
るいはその後の熱処理工程で結合するように拡散する）
と、図１０に示すように高濃度ｎ領域５８と高濃度ｐ領
域５９が形成される。
５５を２０μｍほどエピタキシャル成長させ、この低濃
度不純物層５５上に高濃度ｐ領域５６と高濃度ｎ領域５
７を選択的に拡散する。ここで、高濃度ｎ領域５７はウ
ェハ−のＸＹ座標上で高濃度ｎ領域５４と同じ位置に来
るように拡散する。この時、高濃度ｎ領域５４と高濃度
ｎ領域５７とが、又、高濃度ｐ型半導体基板５３と高濃
度ｐ領域５６とが、それぞれ結合するまで拡散する（あ
るいはその後の熱処理工程で結合するように拡散する）
と、図１０に示すように高濃度ｎ領域５８と高濃度ｐ領
域５９が形成される。
【００２２】次に、図１１に示すように拡散結合した高
濃度ｎ領域５８と高濃度ｐ領域５９上に、ｎ+バッファ
層６０を厚さ１５μｍとｎ-層６１を厚さ１０５μｍと
を順次積層形成する。そして、ｎ-層６１の表面領域か
ら素子領域を形成する。つまり、ｐベ−ス領域６２，６
３、ｎ+エミッタ領域６４，６５、ゲ−ト酸化膜６６、
エミッタ電極６７，６８、ゲ−ト電極６９を順次形成す
る。この時点で、総合的な厚さは５２０μｍ程度とな
る。 その後、図１２に示すように、高濃度ｐ型半導体
基板５３を３９０μｍほど研磨して、研磨面に高濃度ｐ
領域５９と高濃度ｎ領域５８とを露出させる。その後、
研磨面に金属薄膜（コレクタ電極）７０をデポジション
することにより、熱放熱の良いアノ−ドショ−ト型ＩＧ
ＢＴが得られる。この製造方法の場合、研磨面のｐ領域
５９とｎ領域５８とは高濃度であり、金属薄膜（コレク
タ電極）７０との良好なオ−ミックコンタクトが得られ
る。
濃度ｎ領域５８と高濃度ｐ領域５９上に、ｎ+バッファ
層６０を厚さ１５μｍとｎ-層６１を厚さ１０５μｍと
を順次積層形成する。そして、ｎ-層６１の表面領域か
ら素子領域を形成する。つまり、ｐベ−ス領域６２，６
３、ｎ+エミッタ領域６４，６５、ゲ−ト酸化膜６６、
エミッタ電極６７，６８、ゲ−ト電極６９を順次形成す
る。この時点で、総合的な厚さは５２０μｍ程度とな
る。 その後、図１２に示すように、高濃度ｐ型半導体
基板５３を３９０μｍほど研磨して、研磨面に高濃度ｐ
領域５９と高濃度ｎ領域５８とを露出させる。その後、
研磨面に金属薄膜（コレクタ電極）７０をデポジション
することにより、熱放熱の良いアノ−ドショ−ト型ＩＧ
ＢＴが得られる。この製造方法の場合、研磨面のｐ領域
５９とｎ領域５８とは高濃度であり、金属薄膜（コレク
タ電極）７０との良好なオ−ミックコンタクトが得られ
る。
【００２３】
【発明の効果】この発明によれば、２０００Ｖ以下の素
子においても、理想的なｎ+バッファ層の不純物プロフ
ァイルを維持することが出来る。その結果、従来のＩＧ
ＢＴに比べてスイッチング特性とオン電圧の良好な相関
特性が得れられ、特に低電流領域において相関特性が大
幅に改善される。
子においても、理想的なｎ+バッファ層の不純物プロフ
ァイルを維持することが出来る。その結果、従来のＩＧ
ＢＴに比べてスイッチング特性とオン電圧の良好な相関
特性が得れられ、特に低電流領域において相関特性が大
幅に改善される。
【図１】この発明の第１の実施例に係る半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図２】同じく断面図。
【図３】同じく断面図。
【図４】この発明の第２の実施例に係る半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図５】同じく断面図。
【図６】同じく断面図。
【図７】同じく断面図。
【図８】この発明の第３の実施例に係る半導体装置の製
造方法を示す断面図。
造方法を示す断面図。
【図９】同じく断面図。
【図１０】同じく断面図。
【図１１】同じく断面図。
【図１２】同じく断面図。
【図１３】従来のｎ-ｃｈ型ＩＧＢＴを示す断面図。
【図１４】従来のアノ−ドショ−ト型ＩＧＢＴを示す断
面図。
面図。
２１…ｐ型半導体基板、２２…高濃度ｐ領域、２３…高
濃度ｎ領域、２４…ｎ+バッファ層、２５…ｎ-層、２
６，２７…ｐベ−ス領域、２８，２９…ｎ+エミッタ領
域、３０…ゲ−ト酸化膜、３１，３２…エミッタ電極、
３３…ゲ−ト電極、３４…金属薄膜（コレクタ電極）。
濃度ｎ領域、２４…ｎ+バッファ層、２５…ｎ-層、２
６，２７…ｐベ−ス領域、２８，２９…ｎ+エミッタ領
域、３０…ゲ−ト酸化膜、３１，３２…エミッタ電極、
３３…ゲ−ト電極、３４…金属薄膜（コレクタ電極）。
Claims (4)
- 【請求項１】 半導体基板の一主面上に第１導電型の第
１の半導体領域と第２導電型の第２の半導体領域とを選
択拡散する工程と、 次に、上記半導体基板上に少なくとも１層からなる第２
導電型の第１の半導体層を形成する工程と、 次に、上記第１の半導体層上に熱拡散により第１導電型
と第２導電型の素子領域を形成する工程と、 次に、上記半導体基板の反対主面上を研磨し、その研磨
面に上記第１導電型の第１の半導体領域と上記第２導電
型の第２の半導体領域とを露出させる工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板の一主面上に第１導電型の第
１の半導体領域と第２導電型の第２の半導体領域とを選
択拡散する工程と、 次に、上記半導体基板の反対主面上に第１導電型の第３
の半導体領域と第２導電型の第４の半導体領域とを選択
拡散する工程と、 次に、上記半導体基板上に少なくとも１層からなる第２
導電型の第１の半導体層を形成する工程と、 次に、上記第１の半導体層上に熱拡散により第１導電型
と第２導電型の素子領域を形成する工程と、 次に、上記第１の半導体領域と上記第３の半導体領域と
を熱拡散により結合し、上記第２の半導体領域と上記第
４の半導体領域とを熱拡散により結合する工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項３】 高濃度不純物を含む第１導電型の半導体
基板上に第２導電型の第５の半導体領域を選択的に形成
する工程と、 次に、上記半導体基板上に低濃度不純物からなる第１導
電型あるいは第２導電型の第２の半導体層を形成する工
程と、 次に、上記第２の半導体層上に第１導電型の第１の半導
体領域と第２導電型の第２の半導体領域とを選択拡散す
る工程と、 次に、上記第２の半導体層上に少なくとも１層からなる
第２導電型の第１の半導体層を形成する工程と、 次に、上記第１の半導体層上に熱拡散により第１導電型
と第２導電型の素子領域を形成する工程と、 次に、上記素子領域形成後に、上記第１の半導体領域と
上記第２の半導体基板とを熱拡散により結合し、上記第
２の半導体領域と上記第５の半導体領域とを熱拡散によ
り結合する熱処理工程と、 次に、上記半導体基板上の反対主面上を研磨し、その研
磨面に第１導電型と第２導電型の半導体領域を露出させ
る工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項４】 上記第１の半導体層は不純物濃度の異な
る２層以上の半導体層からなることを特徴とする請求項
１又は請求項２又は請求項３記載の半導体装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153462A JPH05347413A (ja) | 1992-06-12 | 1992-06-12 | 半導体装置の製造方法 |
| KR1019930010598A KR0161356B1 (ko) | 1992-06-12 | 1993-06-11 | 반도체 장치의 제조방법 |
| EP93109369A EP0578973B1 (en) | 1992-06-12 | 1993-06-11 | Method of forming short-circuiting regions for insulated gate semiconductor devices |
| DE69324074T DE69324074T2 (de) | 1992-06-12 | 1993-06-11 | Verfahren zur Bildung von Kurzschlussgebieten für Halbleiterbauelemente mit isoliertem Gatter |
| US08/074,618 US5286655A (en) | 1992-06-12 | 1993-06-11 | Method of manufacturing a semiconductor device of an anode short circuit structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4153462A JPH05347413A (ja) | 1992-06-12 | 1992-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05347413A true JPH05347413A (ja) | 1993-12-27 |
Family
ID=15563094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4153462A Pending JPH05347413A (ja) | 1992-06-12 | 1992-06-12 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5286655A (ja) |
| EP (1) | EP0578973B1 (ja) |
| JP (1) | JPH05347413A (ja) |
| KR (1) | KR0161356B1 (ja) |
| DE (1) | DE69324074T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19829614A1 (de) * | 1998-07-02 | 2000-01-13 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
| JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
| JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 |
| JP2007012972A (ja) * | 2005-07-01 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| DE102013009985A1 (de) | 2013-06-14 | 2014-12-18 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466951A (en) * | 1993-12-08 | 1995-11-14 | Siemens Aktiengesellschaft | Controllable power semiconductor element with buffer zone and method for the manufacture thereof |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5935867A (en) * | 1995-06-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Shallow drain extension formation by angled implantation |
| US6727527B1 (en) | 1995-07-31 | 2004-04-27 | Ixys Corporation | Reverse blocking IGBT |
| US20040061170A1 (en) * | 1995-07-31 | 2004-04-01 | Ixys Corporation | Reverse blocking IGBT |
| US5698454A (en) * | 1995-07-31 | 1997-12-16 | Ixys Corporation | Method of making a reverse blocking IGBT |
| JPH09181092A (ja) * | 1995-12-27 | 1997-07-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| JP4447065B2 (ja) * | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| JP2001119022A (ja) * | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US8314002B2 (en) * | 2000-05-05 | 2012-11-20 | International Rectifier Corporation | Semiconductor device having increased switching speed |
| US6936908B2 (en) * | 2001-05-03 | 2005-08-30 | Ixys Corporation | Forward and reverse blocking devices |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
| JP2012512538A (ja) * | 2008-12-15 | 2012-05-31 | アーベーベー・テヒノロギー・アーゲー | バイポーラパンチスルー半導体装置およびそのような半導体装置の製造方法 |
| CN101494239B (zh) * | 2009-02-27 | 2010-12-01 | 电子科技大学 | 一种高速igbt |
| WO2010142342A1 (en) * | 2009-06-12 | 2010-12-16 | Abb Research Ltd | Power semiconductor device |
| US9478646B2 (en) * | 2011-07-27 | 2016-10-25 | Alpha And Omega Semiconductor Incorporated | Methods for fabricating anode shorted field stop insulated gate bipolar transistor |
| CN104282551A (zh) * | 2013-07-03 | 2015-01-14 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| CN104347398A (zh) * | 2013-07-25 | 2015-02-11 | 无锡华润上华半导体有限公司 | 一种igbt的制造方法 |
| US9306045B2 (en) * | 2013-11-19 | 2016-04-05 | United Microelectronics Corp. | Semiconductor power device |
| KR20150076768A (ko) * | 2013-12-27 | 2015-07-07 | 삼성전기주식회사 | 전력 반도체 소자 |
| CN108258029B (zh) * | 2016-12-29 | 2020-06-23 | 无锡华润华晶微电子有限公司 | 反向导通绝缘栅双极晶体管及其制备方法 |
| CN107293485A (zh) * | 2017-07-21 | 2017-10-24 | 电子科技大学 | 一种低压逆导fs‑igbt的制备方法 |
| CN108428631A (zh) * | 2018-03-30 | 2018-08-21 | 苏州凤凰芯电子科技有限公司 | 一种rc-igbt器件背面制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE53895B1 (en) * | 1981-11-23 | 1989-04-12 | Gen Electric | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| DE3583183D1 (de) * | 1984-05-09 | 1991-07-18 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines halbleitersubstrates. |
| JPS61208268A (ja) * | 1985-03-13 | 1986-09-16 | Toshiba Corp | 伝導度変調型半導体装置 |
| JPS61216363A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | 伝導度変調型半導体装置 |
| US4757025A (en) * | 1985-03-25 | 1988-07-12 | Motorola Inc. | Method of making gate turn off switch with anode short and buried base |
| JP2633536B2 (ja) * | 1986-11-05 | 1997-07-23 | 株式会社東芝 | 接合型半導体基板の製造方法 |
| JP2579928B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子およびその製造方法 |
| JPS6480077A (en) * | 1987-09-21 | 1989-03-24 | Nissan Motor | Conductivity-modulation mosfet |
| JPH0828506B2 (ja) * | 1988-11-07 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0691263B2 (ja) * | 1988-10-19 | 1994-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US5183769A (en) * | 1991-05-06 | 1993-02-02 | Motorola, Inc. | Vertical current flow semiconductor device utilizing wafer bonding |
| US5178370A (en) * | 1991-08-05 | 1993-01-12 | Motorola Inc. | Conductivity modulated insulated gate semiconductor device |
-
1992
- 1992-06-12 JP JP4153462A patent/JPH05347413A/ja active Pending
-
1993
- 1993-06-11 US US08/074,618 patent/US5286655A/en not_active Expired - Lifetime
- 1993-06-11 DE DE69324074T patent/DE69324074T2/de not_active Expired - Lifetime
- 1993-06-11 KR KR1019930010598A patent/KR0161356B1/ko not_active Expired - Fee Related
- 1993-06-11 EP EP93109369A patent/EP0578973B1/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19829614A1 (de) * | 1998-07-02 | 2000-01-13 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
| DE19829614B4 (de) * | 1998-07-02 | 2004-09-23 | Semikron Elektronik Gmbh | Verfahren zur Herstellung eines Leistungshalbleiterbauelementes |
| JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
| JP2003533047A (ja) * | 2000-05-05 | 2003-11-05 | インターナショナル・レクチファイヤー・コーポレーション | パンチスルーノンエピタキシャルｉｇｂｔのバッファ領域への水素注入方法 |
| JP2007012972A (ja) * | 2005-07-01 | 2007-01-18 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
| DE102013009985A1 (de) | 2013-06-14 | 2014-12-18 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor für hohe Spannungen in grabenisolierter SOI-Technologie und Verfahren zu seiner Herstellung |
| DE102013009985B4 (de) * | 2013-06-14 | 2019-06-13 | X-Fab Semiconductor Foundries Ag | IGBT-Leistungstransistor, herstellbar in einer grabenisolierten SOI-Technologie und Verfahren zu seiner Herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0161356B1 (ko) | 1999-02-01 |
| DE69324074T2 (de) | 1999-08-12 |
| EP0578973B1 (en) | 1999-03-24 |
| DE69324074D1 (de) | 1999-04-29 |
| US5286655A (en) | 1994-02-15 |
| KR940001329A (ko) | 1994-01-11 |
| EP0578973A1 (en) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2995723B2 (ja) | ウェーハ・ボンディングを利用した縦型電流半導体デバイスおよびその製作方法 | |
| JP2002261282A (ja) | 半導体装置とその製造方法 | |
| US5156981A (en) | Method of making a semiconductor device of a high withstand voltage | |
| JPS63147368A (ja) | 両面ゲ−ト静電誘導サイリスタ及びその製造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JPH0648691B2 (ja) | 半導体デバイス及びその製造方法 | |
| JPH07176536A (ja) | バイポーラトランジスタ | |
| JP2934606B2 (ja) | 半導体装置 | |
| JPH09172167A (ja) | 半導体装置 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| JPH0669093B2 (ja) | 半導体素子の製造方法 | |
| JP3300530B2 (ja) | メサ型半導体装置の製造方法 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JP2528559B2 (ja) | ラテラルバイポ―ラトランジスタの製造方法 | |
| JP2581890B2 (ja) | 半導体装置 | |
| JP4302329B2 (ja) | 半導体装置 | |
| JPH06216373A (ja) | 半導体素子 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| JPH0697275A (ja) | 半導体装置 | |
| JP2001230392A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH02177557A (ja) | 半導体装置の製造方法 |