JPH09172167A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09172167A JPH09172167A JP7330415A JP33041595A JPH09172167A JP H09172167 A JPH09172167 A JP H09172167A JP 7330415 A JP7330415 A JP 7330415A JP 33041595 A JP33041595 A JP 33041595A JP H09172167 A JPH09172167 A JP H09172167A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- drain region
- type
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】高温状態に長時間保ってもＦｅ汚染による素子
特性の変化を防止するため、ドレイン領域中に選択的に
低ライフタイム層を備える。 【解決手段】Ｎ型ドレイン領域１１の一方の主面に、１
０16ａｔｏｍｓ／ｃｍ3以上の不純物がデポジットされ
て１０μｍ拡散されてＰ型アノード領域１２が形成さ
れ、その表面にアノード金属電極１９が形成される。Ｎ
型ドレイン領域１１の他方の主面には、イオン注入法等
によりＰ型ベース領域１３、Ｎ型ソース領域１４が形成
される。また、上記他方の主面上にゲート酸化膜１５を
介してゲート電極１６が形成される。そして、このゲー
ト電極１６に接続して金属ゲート電極１７が形成されて
いる。また、上記ソース領域１４とベース領域１３上に
は、両者を短絡するようにソース金属電極１８が配設さ
れている。上記Ｎ型ドレイン領域１１内には、低ライフ
タイム層２０が選択的に設けられる。
特性の変化を防止するため、ドレイン領域中に選択的に
低ライフタイム層を備える。 【解決手段】Ｎ型ドレイン領域１１の一方の主面に、１
０16ａｔｏｍｓ／ｃｍ3以上の不純物がデポジットされ
て１０μｍ拡散されてＰ型アノード領域１２が形成さ
れ、その表面にアノード金属電極１９が形成される。Ｎ
型ドレイン領域１１の他方の主面には、イオン注入法等
によりＰ型ベース領域１３、Ｎ型ソース領域１４が形成
される。また、上記他方の主面上にゲート酸化膜１５を
介してゲート電極１６が形成される。そして、このゲー
ト電極１６に接続して金属ゲート電極１７が形成されて
いる。また、上記ソース領域１４とベース領域１３上に
は、両者を短絡するようにソース金属電極１８が配設さ
れている。上記Ｎ型ドレイン領域１１内には、低ライフ
タイム層２０が選択的に設けられる。
Description
【０００１】
【発明の属する技術分野】この発明は、ノンパンチスル
ー型の半導体装置の構造に関し、特にオン電圧の変動を
抑え、高信頼性を得ることの可能な半導体装置に関する
ものである。
ー型の半導体装置の構造に関し、特にオン電圧の変動を
抑え、高信頼性を得ることの可能な半導体装置に関する
ものである。
【０００２】
【従来の技術】従来より、ＩＧＢＴは、パンチスルー型
とノンパンチスルー型が使用されている。図４は、従来
のノンパンチスルー型ＩＧＢＴの断面を示したもので、
１７００Ｖノンパンチスルー型ＩＧＢＴの例である。
とノンパンチスルー型が使用されている。図４は、従来
のノンパンチスルー型ＩＧＢＴの断面を示したもので、
１７００Ｖノンパンチスルー型ＩＧＢＴの例である。
【０００３】従来のノンパンチスルー型ＩＧＢＴは、Ｎ
型ドレイン領域１の一方の主面にＰ型アノード領域２が
不純物拡散法等で形成されている。そして、この上記Ｎ
型ドレイン領域１中に、Ｐ型ベース領域３が、更にこの
Ｐ型ベース領域３中にＮ型ソース領域４が、不純物拡散
法によって形成されている。
型ドレイン領域１の一方の主面にＰ型アノード領域２が
不純物拡散法等で形成されている。そして、この上記Ｎ
型ドレイン領域１中に、Ｐ型ベース領域３が、更にこの
Ｐ型ベース領域３中にＮ型ソース領域４が、不純物拡散
法によって形成されている。
【０００４】上記Ｎ型ドレイン領域１の他方の主面とな
る基板表面には、薄い酸化膜５を介してポリシリコンゲ
ート電極６が形成されている。そして、このポリシリコ
ンゲート電極６に接続して金属ゲート電極７が形成され
ている。また、上記ソース領域４とベース領域３上に
は、両者を短絡するようにソース金属電極８が配設され
ている。
る基板表面には、薄い酸化膜５を介してポリシリコンゲ
ート電極６が形成されている。そして、このポリシリコ
ンゲート電極６に接続して金属ゲート電極７が形成され
ている。また、上記ソース領域４とベース領域３上に
は、両者を短絡するようにソース金属電極８が配設され
ている。
【０００５】一方、Ｐ型アノード領域２には、金属アノ
ード電極９が接続して設けられている。このとき、Ｐ型
アノード領域２の拡散は、素子領域の構造を考慮して、
更にアノード領域２からのホールの注入を抑制するため
に、浅い方が特性は良くなる傾向にある。
ード電極９が接続して設けられている。このとき、Ｐ型
アノード領域２の拡散は、素子領域の構造を考慮して、
更にアノード領域２からのホールの注入を抑制するため
に、浅い方が特性は良くなる傾向にある。
【０００６】
【発明が解決しようとする課題】しかしながら、図４に
示されるような構造のＩＧＢＴは、表面の不純物の影響
を受け易くなり、素子を高温状態に長時間保つと、アノ
ード側金属電極中に含まれるＦｅが基板中に拡散してゆ
く。そして、Ｐ型アノード領域２の低濃度の領域に於い
て、ＦｅイオンとＢイオンが結合してしまい、ＦｅＢと
なって存在するようになる。
示されるような構造のＩＧＢＴは、表面の不純物の影響
を受け易くなり、素子を高温状態に長時間保つと、アノ
ード側金属電極中に含まれるＦｅが基板中に拡散してゆ
く。そして、Ｐ型アノード領域２の低濃度の領域に於い
て、ＦｅイオンとＢイオンが結合してしまい、ＦｅＢと
なって存在するようになる。
【０００７】図５は、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏ
ｌ．６７，Ｎｏ．１１，１ Ｊｕｎｅ １９９０（Ａ
ｆａｓｔ，ｐｒｅｐａｒａｔｉｏｎ−ｆｒｅｅ ｍｅｔ
ｈｏｄ ｔｏ ｄｅｔｅｃｔ ｉｒｏｎ ｉｎ ｓｉｌ
ｉｃｏｎ）の文献に開示された、上述したＦｅイオンと
Ｂイオンの濃度割合と温度との特性を示したグラフであ
り、この場合Ｆｅ1 ／Ｆｅの値が増えるとＦｅＢが増え
ることを意味している。
ｌ．６７，Ｎｏ．１１，１ Ｊｕｎｅ １９９０（Ａ
ｆａｓｔ，ｐｒｅｐａｒａｔｉｏｎ−ｆｒｅｅ ｍｅｔ
ｈｏｄ ｔｏ ｄｅｔｅｃｔ ｉｒｏｎ ｉｎ ｓｉｌ
ｉｃｏｎ）の文献に開示された、上述したＦｅイオンと
Ｂイオンの濃度割合と温度との特性を示したグラフであ
り、この場合Ｆｅ1 ／Ｆｅの値が増えるとＦｅＢが増え
ることを意味している。
【０００８】図５に示されるように、温度が上昇すると
Ｐ型アノード領域２に於いてＦｅＢが存在するようにな
り、エネルギ―順位が変化してしまう。すると、キャリ
アライフタイムが変化してしまい、安定した素子特性を
得ることができないという課題を有していた。
Ｐ型アノード領域２に於いてＦｅＢが存在するようにな
り、エネルギ―順位が変化してしまう。すると、キャリ
アライフタイムが変化してしまい、安定した素子特性を
得ることができないという課題を有していた。
【０００９】また、上記課題を解決するために、アノー
ド領域２を深くして表面濃度をオーミックコンタクトの
取れる濃度にした場合、アノード領域２からのホールの
注入が増加してしまうので、素子特性が大幅に変化して
しまうものであった。
ド領域２を深くして表面濃度をオーミックコンタクトの
取れる濃度にした場合、アノード領域２からのホールの
注入が増加してしまうので、素子特性が大幅に変化して
しまうものであった。
【００１０】この発明は上記課題に鑑みてなされたもの
で、高温状態に長時間保っても、Ｆｅ汚染による素子特
性の変化を防止することができ、スイッチング特性の良
好な素子を提供することを目的とする。
で、高温状態に長時間保っても、Ｆｅ汚染による素子特
性の変化を防止することができ、スイッチング特性の良
好な素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】すなわちこの発明は、第
１導電型のドレイン領域の一方の主面に第２導電型のア
ノード領域が形成され、上記第１の導電型のドレイン領
域の他方の主面に第１導電型のソース領域及び第２導電
型のベース領域が形成され、上記第１導電型のドレイン
領域の他方の主面上にゲート電極が形成されたノンパン
チスルー型ＩＧＢＴに於いて、上記第１導電型のドレイ
ン領域の内部には低ライフタイム層が選択的に設けら
れ、上記第２導電型のアノード領域は、７μｍ以上の深
さを有し、且つ１０16ａｔｏｍｓ／ｃｍ3 以上の不純物
濃度を有することを特徴とする。
１導電型のドレイン領域の一方の主面に第２導電型のア
ノード領域が形成され、上記第１の導電型のドレイン領
域の他方の主面に第１導電型のソース領域及び第２導電
型のベース領域が形成され、上記第１導電型のドレイン
領域の他方の主面上にゲート電極が形成されたノンパン
チスルー型ＩＧＢＴに於いて、上記第１導電型のドレイ
ン領域の内部には低ライフタイム層が選択的に設けら
れ、上記第２導電型のアノード領域は、７μｍ以上の深
さを有し、且つ１０16ａｔｏｍｓ／ｃｍ3 以上の不純物
濃度を有することを特徴とする。
【００１２】またこの発明は、第１導電型のドレイン領
域の一方の主面に第２導電型のアノード領域が形成さ
れ、上記第１の導電型のドレイン領域の他方の主面に第
１導電型のソース領域及び第２導電型のベース領域が形
成され、上記第１導電型のドレイン領域の他方の主面上
にゲート電極が形成されたノンパンチスルー型ＩＧＢＴ
に於いて、上記第１導電型のドレイン領域の内部には低
ライフタイム層が選択的に設けられ、上記第２導電型の
アノード領域は、この領域中へのＦｅの拡散を防ぐよう
な深さ及び不純物濃度を有することを特徴とする。
域の一方の主面に第２導電型のアノード領域が形成さ
れ、上記第１の導電型のドレイン領域の他方の主面に第
１導電型のソース領域及び第２導電型のベース領域が形
成され、上記第１導電型のドレイン領域の他方の主面上
にゲート電極が形成されたノンパンチスルー型ＩＧＢＴ
に於いて、上記第１導電型のドレイン領域の内部には低
ライフタイム層が選択的に設けられ、上記第２導電型の
アノード領域は、この領域中へのＦｅの拡散を防ぐよう
な深さ及び不純物濃度を有することを特徴とする。
【００１３】この発明の半導体装置は、第１導電型の第
１の半導体基板の一方の主面に第２導電型のアノード領
域が形成され、他方の主面にＭＯＳ構造が形成されてい
る。そして、第２導電型のアノード領域の深さは７μｍ
以上であり、且つその濃度が１０16ａｔｏｍｓ／ｃｍ3
以上である。加えて、第１導電型の半導体基板を構成す
るドレイン領域中の、ベース領域とアノード領域の中央
よりアノード領域側に、選択的に低ライフタイム層が形
成されている。
１の半導体基板の一方の主面に第２導電型のアノード領
域が形成され、他方の主面にＭＯＳ構造が形成されてい
る。そして、第２導電型のアノード領域の深さは７μｍ
以上であり、且つその濃度が１０16ａｔｏｍｓ／ｃｍ3
以上である。加えて、第１導電型の半導体基板を構成す
るドレイン領域中の、ベース領域とアノード領域の中央
よりアノード領域側に、選択的に低ライフタイム層が形
成されている。
【００１４】また、第１導電型の第１の半導体基板の一
方の主面に第２導電型のアノード領域が形成され、他方
の主面にＭＯＳ構造が形成されているこの発明の半導体
装置は、上記第１導電型のドレイン領域の内部に、低ラ
イフタイム層が選択的に設けられている。そして、上記
第２導電型のアノード領域は、この領域中へのＦｅの拡
散を防ぐような深さ及び不純物濃度を有している。
方の主面に第２導電型のアノード領域が形成され、他方
の主面にＭＯＳ構造が形成されているこの発明の半導体
装置は、上記第１導電型のドレイン領域の内部に、低ラ
イフタイム層が選択的に設けられている。そして、上記
第２導電型のアノード領域は、この領域中へのＦｅの拡
散を防ぐような深さ及び不純物濃度を有している。
【００１５】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を説明する。図１は、この発明の半導体装置
の一実施形態を示すＩＧＢＴの断面図である。図１に於
いて、Ｎ型半導体基板であるＮ型ドレイン領域１１の一
方の主面に、１０16ａｔｏｍｓ／ｃｍ3 以上のボロン等
の不純物がデポジットされて１０μｍ拡散され、Ｐ型ア
ノード領域１２が形成される。
実施の形態を説明する。図１は、この発明の半導体装置
の一実施形態を示すＩＧＢＴの断面図である。図１に於
いて、Ｎ型半導体基板であるＮ型ドレイン領域１１の一
方の主面に、１０16ａｔｏｍｓ／ｃｍ3 以上のボロン等
の不純物がデポジットされて１０μｍ拡散され、Ｐ型ア
ノード領域１２が形成される。
【００１６】一方、Ｎ型ドレイン領域１１の他方の主面
に、選択的にイオン注入法等により、ボロン等の不純物
が拡散されてＰ型ベース領域１３が形成される。このＰ
型ベース領域１３中には、選択的にイオン注入法等によ
り砒素等の不純物が拡散されて、Ｎ型ソース領域１４が
形成される。続いて、Ｎ型ドレイン領域１１の他方の主
面上に、１００ｎｍ程度のゲート酸化膜１５が形成さ
れ、更にその上にゲート電極となるポリシリコン１６が
デポジットされてパターニングされる。
に、選択的にイオン注入法等により、ボロン等の不純物
が拡散されてＰ型ベース領域１３が形成される。このＰ
型ベース領域１３中には、選択的にイオン注入法等によ
り砒素等の不純物が拡散されて、Ｎ型ソース領域１４が
形成される。続いて、Ｎ型ドレイン領域１１の他方の主
面上に、１００ｎｍ程度のゲート酸化膜１５が形成さ
れ、更にその上にゲート電極となるポリシリコン１６が
デポジットされてパターニングされる。
【００１７】その後、他方の主面全面に絶縁膜が形成さ
れて、Ｎ型ソース領域１４、ポリシリコン１６のそれぞ
れの金属電極と接続される部分が選択的に除去される。
続いて、Ａｌ等の金属がスパッタ等で形成された後パタ
ーニングされて、ソース金属電極１７、ゲート金属電極
１８が形成される。
れて、Ｎ型ソース領域１４、ポリシリコン１６のそれぞ
れの金属電極と接続される部分が選択的に除去される。
続いて、Ａｌ等の金属がスパッタ等で形成された後パタ
ーニングされて、ソース金属電極１７、ゲート金属電極
１８が形成される。
【００１８】次に、Ａｕ等の金属が、上記Ｐ型アノード
領域１２の表面にスパッタ等で形成されて、アノード金
属電極１９が形成される。尚、上記Ｎ型ドレイン領域１
１内には、荷電粒子の停止領域としての低ライフタイム
層２０が選択的に設けられる。この低ライフタイム層２
０は、定格電圧時に該Ｎ型ドレイン領域１１内を伸びる
空乏層が到達しない位置に形成されるものである。
領域１２の表面にスパッタ等で形成されて、アノード金
属電極１９が形成される。尚、上記Ｎ型ドレイン領域１
１内には、荷電粒子の停止領域としての低ライフタイム
層２０が選択的に設けられる。この低ライフタイム層２
０は、定格電圧時に該Ｎ型ドレイン領域１１内を伸びる
空乏層が到達しない位置に形成されるものである。
【００１９】図２は、上述した構成のＩＧＢＴを用い
た、高温（１２５℃）放置によるオン電圧の変動率を示
したもので、図２（ａ）、（ｂ）及び（ｃ）は、アノー
ド濃度が１０15ａｔｏｍｓ／ｃｍ3 の場合、１０16ａｔ
ｏｍｓ／ｃｍ3 の場合及び１０17ａｔｏｍｓ／ｃｍ3 の
場合に、それぞれアノード深さ２μｍ、５μｍ、７μｍ
で形成されたＩＧＢＴの変動率特性を示している。
た、高温（１２５℃）放置によるオン電圧の変動率を示
したもので、図２（ａ）、（ｂ）及び（ｃ）は、アノー
ド濃度が１０15ａｔｏｍｓ／ｃｍ3 の場合、１０16ａｔ
ｏｍｓ／ｃｍ3 の場合及び１０17ａｔｏｍｓ／ｃｍ3 の
場合に、それぞれアノード深さ２μｍ、５μｍ、７μｍ
で形成されたＩＧＢＴの変動率特性を示している。
【００２０】図２（ａ）、（ｂ）及び（ｃ）に示される
ように、実験から、アノード深さが７μｍ以上であれば
変動が抑えられる事の知見が得られた。これは定性的に
ＦｅＢが生成しても、アノード・ドレインの接合近辺ま
で、拡散しないということで理解できる。
ように、実験から、アノード深さが７μｍ以上であれば
変動が抑えられる事の知見が得られた。これは定性的に
ＦｅＢが生成しても、アノード・ドレインの接合近辺ま
で、拡散しないということで理解できる。
【００２１】また、図３は、アノード深さ７μｍ時のア
ノード濃度をパラメータとした、ＩＧＢＴの高温（１２
５℃）放置によるオン電圧の変動率を示した特性図であ
る。図３からわかるように、従来のアノード濃度が１０
15ａｔｏｍｓ／ｃｍ3 のＩＧＢＴに比べ、実験より、素
子の保証温度１２５℃以下でＦｅＢの生じないアノード
濃度は１０16ａｔｏｍｓ／ｃｍ3 以上であるという知見
が得られた。このことは、図５に示された上述の文献上
からも裏づけられている。
ノード濃度をパラメータとした、ＩＧＢＴの高温（１２
５℃）放置によるオン電圧の変動率を示した特性図であ
る。図３からわかるように、従来のアノード濃度が１０
15ａｔｏｍｓ／ｃｍ3 のＩＧＢＴに比べ、実験より、素
子の保証温度１２５℃以下でＦｅＢの生じないアノード
濃度は１０16ａｔｏｍｓ／ｃｍ3 以上であるという知見
が得られた。このことは、図５に示された上述の文献上
からも裏づけられている。
【００２２】このとき、空乏層伸延領域内に形成した場
合には、若干リーク電流（特に高温でのリーク電流）の
増加を招く虞れがあるので、望ましくは、選択的低ライ
フタイム層２０は、素子に定格電圧が印加されたときに
伸びる空乏層に到達しない領域に形成するようにする。
合には、若干リーク電流（特に高温でのリーク電流）の
増加を招く虞れがあるので、望ましくは、選択的低ライ
フタイム層２０は、素子に定格電圧が印加されたときに
伸びる空乏層に到達しない領域に形成するようにする。
【００２３】尚、上述した実施の形態では、Ｐ型アノー
ド領域１２は、ボロンがデポジットされた後の拡散で形
成されるようにしたが、イオン注入法でボロンイオンが
注入されて拡散されるものであっても良い。その後、ド
レイン領域中のベース領域と、アノード領域を結んだ中
央部よりアノード領域側に、例えばプロトンのような荷
電粒子が選択的に停止させられている。このような構造
であれば、裏面金属電極中のＦｅイオンの影響を受け
ず、特性が安定して、且つスイッチング特性の良好な素
子とすることができる。
ド領域１２は、ボロンがデポジットされた後の拡散で形
成されるようにしたが、イオン注入法でボロンイオンが
注入されて拡散されるものであっても良い。その後、ド
レイン領域中のベース領域と、アノード領域を結んだ中
央部よりアノード領域側に、例えばプロトンのような荷
電粒子が選択的に停止させられている。このような構造
であれば、裏面金属電極中のＦｅイオンの影響を受け
ず、特性が安定して、且つスイッチング特性の良好な素
子とすることができる。
【００２４】
【発明の効果】以上詳述したように、この発明によれ
ば、アノード領域の深さが深く、濃度が高いために裏面
電極中のＦｅ汚染による特性の変動を防止することがで
き、且つドレイン領域中に選択的低ライフタイム層を設
けているので、アノード濃度が高くても、ホールの注入
を効果的に抑制でき、高い信頼性と良好なスイッチング
特性を有する半導体装置を提供することができる。
ば、アノード領域の深さが深く、濃度が高いために裏面
電極中のＦｅ汚染による特性の変動を防止することがで
き、且つドレイン領域中に選択的低ライフタイム層を設
けているので、アノード濃度が高くても、ホールの注入
を効果的に抑制でき、高い信頼性と良好なスイッチング
特性を有する半導体装置を提供することができる。
【図１】この発明の半導体装置の一実施形態を示すＩＧ
ＢＴの断面図である。
ＢＴの断面図である。
【図２】図１の構成のＩＧＢＴを用いた、高温（１２５
℃）放置によるオン電圧の変動率を示したもので、
（ａ）はアノード濃度が１０15ａｔｏｍｓ／ｃｍ3 の場
合、（ｂ）はアノード濃度が１０16ａｔｏｍｓ／ｃｍ3
の場合、（ｃ）はアノード濃度が１０17ａｔｏｍｓ／ｃ
ｍ3 の場合の、それぞれアノード深さ２μｍ、５μｍ、
７μｍで形成されたＩＧＢＴの変動率特性を示した図で
ある。
℃）放置によるオン電圧の変動率を示したもので、
（ａ）はアノード濃度が１０15ａｔｏｍｓ／ｃｍ3 の場
合、（ｂ）はアノード濃度が１０16ａｔｏｍｓ／ｃｍ3
の場合、（ｃ）はアノード濃度が１０17ａｔｏｍｓ／ｃ
ｍ3 の場合の、それぞれアノード深さ２μｍ、５μｍ、
７μｍで形成されたＩＧＢＴの変動率特性を示した図で
ある。
【図３】アノード深さ７μｍ時のアノード濃度をパラメ
ータとした、ＩＧＢＴの高温（１２５℃）放置によるオ
ン電圧の変動率を示した特性図である。
ータとした、ＩＧＢＴの高温（１２５℃）放置によるオ
ン電圧の変動率を示した特性図である。
【図４】従来のノンパンチスルー型ＩＧＢＴの構成を示
した断面図である。
した断面図である。
【図５】ＦｅイオンとＢイオンの濃度割合と温度との特
性を示したグラフである。
性を示したグラフである。
１１…Ｎ型ドレイン領域、１２…Ｐ型アノード領域、１
３…Ｐ型ベース領域、１４…Ｎ型ソース領域、１５…ゲ
ート酸化膜、１６…ポリシリコン（ゲート電極）、１７
…ソース金属電極、１８…ゲート金属電極、１９…アノ
ード金属電極、２０…選択的低ライフタイム層。
３…Ｐ型ベース領域、１４…Ｎ型ソース領域、１５…ゲ
ート酸化膜、１６…ポリシリコン（ゲート電極）、１７
…ソース金属電極、１８…ゲート金属電極、１９…アノ
ード金属電極、２０…選択的低ライフタイム層。
Claims (3)
- 【請求項１】 第１導電型のドレイン領域の一方の主面
に第２導電型のアノード領域が形成され、上記第１の導
電型のドレイン領域の他方の主面に第１導電型のソース
領域及び第２導電型のベース領域が形成され、上記第１
導電型のドレイン領域の他方の主面上にゲート電極が形
成されたノンパンチスルー型ＩＧＢＴに於いて、 上記第１導電型のドレイン領域の内部には低ライフタイ
ム層が選択的に設けられ、上記第２導電型のアノード領
域は、７μｍ以上の深さを有し、且つ１０16ａｔｏｍｓ
／ｃｍ3 以上の不純物濃度を有することを特徴とする半
導体装置。 - 【請求項２】 上記第１導電型のドレイン領域は、定格
電圧印加時に該第１導電型のドレイン領域内を伸びる空
乏層が上記低ライフタイム層に到達しないことを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 第１導電型のドレイン領域の一方の主面
に第２導電型のアノード領域が形成され、上記第１の導
電型のドレイン領域の他方の主面に第１導電型のソース
領域及び第２導電型のベース領域が形成され、上記第１
導電型のドレイン領域の他方の主面上にゲート電極が形
成されたノンパンチスルー型ＩＧＢＴに於いて、 上記第１導電型のドレイン領域の内部には低ライフタイ
ム層が選択的に設けられ、上記第２導電型のアノード領
域は、この領域中へのＦｅの拡散を防ぐような深さ及び
不純物濃度を有することを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330415A JPH09172167A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置 |
| TW085115306A TW355814B (en) | 1995-12-19 | 1996-12-11 | Semiconductor device |
| US08/767,337 US5952682A (en) | 1995-12-19 | 1996-12-16 | Semiconductor device with deep anode and lifetime reduction region |
| EP96120362A EP0780905A1 (en) | 1995-12-19 | 1996-12-18 | Isolated gate bipolar transistor |
| KR1019960067174A KR100288821B1 (ko) | 1995-12-19 | 1996-12-18 | 반도체 장치 |
| CN96123276A CN1084932C (zh) | 1995-12-19 | 1996-12-19 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7330415A JPH09172167A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172167A true JPH09172167A (ja) | 1997-06-30 |
Family
ID=18232354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7330415A Pending JPH09172167A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5952682A (ja) |
| EP (1) | EP0780905A1 (ja) |
| JP (1) | JPH09172167A (ja) |
| KR (1) | KR100288821B1 (ja) |
| CN (1) | CN1084932C (ja) |
| TW (1) | TW355814B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10001128C1 (de) * | 2000-01-13 | 2001-09-27 | Infineon Technologies Ag | Halbleiterbauelement |
| JP4750933B2 (ja) * | 2000-09-28 | 2011-08-17 | 株式会社東芝 | 薄型パンチスルー型パワーデバイス |
| DE10117483A1 (de) * | 2001-04-07 | 2002-10-17 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
| JP5033335B2 (ja) * | 2006-02-21 | 2012-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いたインバータ装置 |
| WO2012169022A1 (ja) * | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| DE102016015475B3 (de) | 2016-12-28 | 2018-01-11 | 3-5 Power Electronics GmbH | IGBT Halbleiterstruktur |
| US20200105874A1 (en) * | 2018-10-01 | 2020-04-02 | Ipower Semiconductor | Back side dopant activation in field stop igbt |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2150753B (en) * | 1983-11-30 | 1987-04-01 | Toshiba Kk | Semiconductor device |
| JPH07123166B2 (ja) * | 1986-11-17 | 1995-12-25 | 日産自動車株式会社 | 電導度変調形ｍｏｓｆｅｔ |
| JP2579979B2 (ja) * | 1987-02-26 | 1997-02-12 | 株式会社東芝 | 半導体素子の製造方法 |
| JP2617497B2 (ja) * | 1987-12-18 | 1997-06-04 | 松下電工株式会社 | 半導体装置 |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
| JPH03171777A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 半導体装置 |
| JPH0541524A (ja) * | 1991-08-06 | 1993-02-19 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
1995
- 1995-12-19 JP JP7330415A patent/JPH09172167A/ja active Pending
-
1996
- 1996-12-11 TW TW085115306A patent/TW355814B/zh not_active IP Right Cessation
- 1996-12-16 US US08/767,337 patent/US5952682A/en not_active Expired - Fee Related
- 1996-12-18 EP EP96120362A patent/EP0780905A1/en not_active Withdrawn
- 1996-12-18 KR KR1019960067174A patent/KR100288821B1/ko not_active IP Right Cessation
- 1996-12-19 CN CN96123276A patent/CN1084932C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054366A (ko) | 1997-07-31 |
| KR100288821B1 (ko) | 2001-06-01 |
| CN1084932C (zh) | 2002-05-15 |
| US5952682A (en) | 1999-09-14 |
| TW355814B (en) | 1999-04-11 |
| CN1159657A (zh) | 1997-09-17 |
| EP0780905A1 (en) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906076B2 (ja) | 半導体装置 | |
| CN102054859B (zh) | 双极型半导体器件和制造方法 | |
| JP3727827B2 (ja) | 半導体装置 | |
| JP2663679B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2007053375A (ja) | トレンチタイプのｉｇｂｔのための深度ｎタイプの拡散 | |
| JPH07115189A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US5360746A (en) | Method of fabricating a semiconductor device | |
| US7250639B1 (en) | Insulated gate bipolar transistor | |
| US20240274699A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
| JPH09186323A (ja) | 電力用絶縁ゲートバイポーラトランジスタ | |
| US5589408A (en) | Method of forming an alloyed drain field effect transistor and device formed | |
| JPH08228001A (ja) | 半導体装置及びその製造方法 | |
| JPH09172167A (ja) | 半導体装置 | |
| US20100032711A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5925899A (en) | Vertical type insulated gate bipolar transistor having a planar gate structure | |
| JPH0982955A (ja) | 半導体装置の製法 | |
| JPH10199894A (ja) | 半導体装置およびその製造方法 | |
| JP4302329B2 (ja) | 半導体装置 | |
| JP2716785B2 (ja) | ラテラルバイポーラトランジスタ型半導体装置 | |
| JPH0358482A (ja) | ターンオフゲート付きサイリスタ | |
| JPH0783121B2 (ja) | 電界効果型半導体装置 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPH07226503A (ja) | 横形絶縁ゲートバイポーラトランジスタ |