JPH05328228A - 撮像素子の駆動装置 - Google Patents
撮像素子の駆動装置Info
- Publication number
- JPH05328228A JPH05328228A JP4123953A JP12395392A JPH05328228A JP H05328228 A JPH05328228 A JP H05328228A JP 4123953 A JP4123953 A JP 4123953A JP 12395392 A JP12395392 A JP 12395392A JP H05328228 A JPH05328228 A JP H05328228A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- image pickup
- ccd
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【構成】 同期信号発生回路２１からのＮＴＳＣ方式の
垂直同期信号と水平同期信号とをＣＣＤ駆動用のタイミ
ング発生器２２に送り、周波数４ｆSC（ｆSCはカラーサ
ブキャリア周波数）のクロックを１／４分周器２３を介
して位相比較回路２４に送る。発振周波数が１０ｆSCの
ＶＣＯ２５からの出力信号を１／１０分周器２６を介し
て位相比較回路２４に送り、位相比較結果に応じてＶＣ
Ｏ２５の発振周波数を制御する。ＶＣＯ２５からの出力
信号を１／２分周器２７で５ｆSCのクロック信号として
ＣＣＤ駆動用のタイミング発生器２２に送る。１／２分
周器２７を上記水平同期信号でセットすることにより、
ライン毎に５ｆSCのクロックを反転し、そのクロックに
応じてＣＣＤ１１を読み出す。 【効果】 ＣＣＤ撮像素子１１から５ｆSCの周波数のク
ロックにて撮像ビデオ信号を読み出すことができ、画素
単位での信号処理が容易となる。
垂直同期信号と水平同期信号とをＣＣＤ駆動用のタイミ
ング発生器２２に送り、周波数４ｆSC（ｆSCはカラーサ
ブキャリア周波数）のクロックを１／４分周器２３を介
して位相比較回路２４に送る。発振周波数が１０ｆSCの
ＶＣＯ２５からの出力信号を１／１０分周器２６を介し
て位相比較回路２４に送り、位相比較結果に応じてＶＣ
Ｏ２５の発振周波数を制御する。ＶＣＯ２５からの出力
信号を１／２分周器２７で５ｆSCのクロック信号として
ＣＣＤ駆動用のタイミング発生器２２に送る。１／２分
周器２７を上記水平同期信号でセットすることにより、
ライン毎に５ｆSCのクロックを反転し、そのクロックに
応じてＣＣＤ１１を読み出す。 【効果】 ＣＣＤ撮像素子１１から５ｆSCの周波数のク
ロックにて撮像ビデオ信号を読み出すことができ、画素
単位での信号処理が容易となる。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ（電荷結合素
子）のような２次元配列された複数画素より成る撮像素
子を所定のクロック信号により駆動して撮像ビデオ信号
を読み出すための撮像素子の駆動装置に関する。
子）のような２次元配列された複数画素より成る撮像素
子を所定のクロック信号により駆動して撮像ビデオ信号
を読み出すための撮像素子の駆動装置に関する。
【０００２】
【従来の技術】ＣＣＤ（電荷結合素子）等の固体撮像素
子の画素数を増加させて解像度を高めることが望まれて
いる。ここで、具体例として、画素数を例えば５０万個
程度にまで増加させたＣＣＤ撮像素子の場合、水平転送
周波数が約１８ＭHzとなり、ディジタルコンポーネント
ＶＴＲの規格であるいわゆるＤ−１フォーマットや、デ
ィジタルコンポジットＶＴＲの規格であるいわゆるＤ−
２フォーマットや、アナログ等の種々のカメラシステム
への用途が考えられている。
子の画素数を増加させて解像度を高めることが望まれて
いる。ここで、具体例として、画素数を例えば５０万個
程度にまで増加させたＣＣＤ撮像素子の場合、水平転送
周波数が約１８ＭHzとなり、ディジタルコンポーネント
ＶＴＲの規格であるいわゆるＤ−１フォーマットや、デ
ィジタルコンポジットＶＴＲの規格であるいわゆるＤ−
２フォーマットや、アナログ等の種々のカメラシステム
への用途が考えられている。
【０００３】ＣＣＤ（電荷結合素子）等の固体撮像素子
を駆動するクロック信号としては、カメラのシステムク
ロックをそのまま用いることが欠陥補正等の画素単位の
信号処理を施す上で好ましい。ここで、上記ディジタル
コンポジットのＤ−２規格においては、上記カメラのの
システムクロックの周波数ｆS は、一般にカラーサブキ
ャリア周波数ｆSCの整数倍のような値が選ばれている。
例えば周知のテレビジョン標準方式の一つであるいわゆ
るＮＴＳＣ方式の規格においては、カラーサブキャリア
周波数（ｆSC＝ (455/2)ｆH ）が約３．５８ＭHzであ
り、上記５０万画素のＣＣＤの水平転送周波数（約１８
ＭHz）を考慮して、カメラのシステムクロック周波数ｆ
S を、カラーサブキャリア周波数ｆSCの５倍の５ｆ
SC（ 17.897725ＭHz）としている。この周波数５ｆSCの
システムクロックをＣＣＤ駆動用のクロックとすること
が、欠陥補正等の画素単位の信号処理を行う上で好まし
い。
を駆動するクロック信号としては、カメラのシステムク
ロックをそのまま用いることが欠陥補正等の画素単位の
信号処理を施す上で好ましい。ここで、上記ディジタル
コンポジットのＤ−２規格においては、上記カメラのの
システムクロックの周波数ｆS は、一般にカラーサブキ
ャリア周波数ｆSCの整数倍のような値が選ばれている。
例えば周知のテレビジョン標準方式の一つであるいわゆ
るＮＴＳＣ方式の規格においては、カラーサブキャリア
周波数（ｆSC＝ (455/2)ｆH ）が約３．５８ＭHzであ
り、上記５０万画素のＣＣＤの水平転送周波数（約１８
ＭHz）を考慮して、カメラのシステムクロック周波数ｆ
S を、カラーサブキャリア周波数ｆSCの５倍の５ｆ
SC（ 17.897725ＭHz）としている。この周波数５ｆSCの
システムクロックをＣＣＤ駆動用のクロックとすること
が、欠陥補正等の画素単位の信号処理を行う上で好まし
い。
【０００４】
【発明が解決しようとする課題】ところで、上記テレビ
ジョン標準方式のＮＴＳＣ方式の場合の上記システムク
ロック周波数ｆS である５ｆSCは、水平周波数ｆH の(1
137+1/2)倍、すなわち ｆS ＝５ｆSC＝（１１３７＋１／２）ｆH のような関係となっている。
ジョン標準方式のＮＴＳＣ方式の場合の上記システムク
ロック周波数ｆS である５ｆSCは、水平周波数ｆH の(1
137+1/2)倍、すなわち ｆS ＝５ｆSC＝（１１３７＋１／２）ｆH のような関係となっている。
【０００５】このため、この周波数５ｆSCのシステムク
ロックでＣＣＤ撮像素子を駆動した場合には、撮像素子
から読み出されたビデオ信号の画素の位置がライン（水
平走査線）毎に１／２画素ずつずれていくことになり、
ＣＲＴ（陰極線管）モニタ等に表示される画像が乱れる
ことになって好ましくない。
ロックでＣＣＤ撮像素子を駆動した場合には、撮像素子
から読み出されたビデオ信号の画素の位置がライン（水
平走査線）毎に１／２画素ずつずれていくことになり、
ＣＲＴ（陰極線管）モニタ等に表示される画像が乱れる
ことになって好ましくない。
【０００６】本発明は、このような実情に鑑みてなされ
たものであり、水平同期信号の周波数の（Ｎ＋１／２）
倍、ただしＮは整数、の周波数のシステムクロックでＣ
ＣＤ等の撮像素子を駆動可能とし、欠陥補正等の画素単
位の信号処理が容易に行い得るような撮像素子の駆動装
置の提供を目的とする。
たものであり、水平同期信号の周波数の（Ｎ＋１／２）
倍、ただしＮは整数、の周波数のシステムクロックでＣ
ＣＤ等の撮像素子を駆動可能とし、欠陥補正等の画素単
位の信号処理が容易に行い得るような撮像素子の駆動装
置の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る撮像素子の
駆動装置によれば、２次元配列された複数画素より成る
撮像素子を所定周波数の撮像素子読み出しクロック信号
により駆動して撮像ビデオ信号を読み出す撮像素子の駆
動装置において、１水平周波数ｆH に対して整数値Ｎと
１／２との和の値倍の周波数ｆS （ｆS ＝（Ｎ＋１／
２）ｆH ）のシステムクロックを用い、このシステムク
ロックを１水平走査毎に反転して上記撮像素子読み出し
用クロック信号とすることにより、上述の課題を解決す
る。
駆動装置によれば、２次元配列された複数画素より成る
撮像素子を所定周波数の撮像素子読み出しクロック信号
により駆動して撮像ビデオ信号を読み出す撮像素子の駆
動装置において、１水平周波数ｆH に対して整数値Ｎと
１／２との和の値倍の周波数ｆS （ｆS ＝（Ｎ＋１／
２）ｆH ）のシステムクロックを用い、このシステムク
ロックを１水平走査毎に反転して上記撮像素子読み出し
用クロック信号とすることにより、上述の課題を解決す
る。
【０００８】ここで、周知のテレビジョン標準方式の一
つであるいわゆるＮＴＳＣ方式において、例えば５０万
画素程度のＣＣＤ撮像素子の水平転送周波数が約１８Ｍ
Hzとなり、システムクロック周波数ｆS をこの１８ＭHz
近傍の５ｆSC（ｆSCはＮＴＳＣ方式のカラーサブキャリ
ア周波数）とすると、水平周波数ｆH の (1137＋1/2)
倍、すなわち、ｆS ＝ (1137＋1/2)ｆH となっており、
上記Ｎ＝１１３７の場合に相当する。
つであるいわゆるＮＴＳＣ方式において、例えば５０万
画素程度のＣＣＤ撮像素子の水平転送周波数が約１８Ｍ
Hzとなり、システムクロック周波数ｆS をこの１８ＭHz
近傍の５ｆSC（ｆSCはＮＴＳＣ方式のカラーサブキャリ
ア周波数）とすると、水平周波数ｆH の (1137＋1/2)
倍、すなわち、ｆS ＝ (1137＋1/2)ｆH となっており、
上記Ｎ＝１１３７の場合に相当する。
【０００９】
【作用】水平周波数の（Ｎ＋１／２）倍の周波数のシス
テムクロックで撮像素子を駆動することができ、欠陥補
正等の画素単位の信号処理が容易に行える。
テムクロックで撮像素子を駆動することができ、欠陥補
正等の画素単位の信号処理が容易に行える。
【００１０】
【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１は、本発明に係る撮像
素子の駆動装置の一実施例の概略構成を示すブロック図
である。この図１において、ＣＣＤ（電荷結合素子）等
の撮像素子１１からは、ＮＴＳＣ方式のカラーサブキャ
リア周波数ｆSCの５倍の周波数５ｆSCのシステムクロッ
クで撮像ビデオ信号（アナログ信号）が読み出される。
このアナログビデオ信号は、プリアンプ１２で増幅さ
れ、Ａ／Ｄ変換器１３でディジタル信号に変換され、欠
陥補正回路１４により画素毎の欠陥が補正された後、信
号処理回路１５を介してレート変換回路（サンプリング
レートコンバータ）１６に送られて、上記周波数５ｆSC
から４ｆSCへのサンプリングクロック周波数の変換が行
われる。レート変換された信号は、エンコーダ回路１７
を介して、出力端子１８よりいわゆるＤ−２フォーマッ
トのディジタルビデオ信号として取り出される。なお、
レート変換回路１６は、信号処理回路１５の前段からエ
ンコーダ回路１７の後段までの範囲のいずれかの位置に
配置することができる。
面を参照しながら説明する。図１は、本発明に係る撮像
素子の駆動装置の一実施例の概略構成を示すブロック図
である。この図１において、ＣＣＤ（電荷結合素子）等
の撮像素子１１からは、ＮＴＳＣ方式のカラーサブキャ
リア周波数ｆSCの５倍の周波数５ｆSCのシステムクロッ
クで撮像ビデオ信号（アナログ信号）が読み出される。
このアナログビデオ信号は、プリアンプ１２で増幅さ
れ、Ａ／Ｄ変換器１３でディジタル信号に変換され、欠
陥補正回路１４により画素毎の欠陥が補正された後、信
号処理回路１５を介してレート変換回路（サンプリング
レートコンバータ）１６に送られて、上記周波数５ｆSC
から４ｆSCへのサンプリングクロック周波数の変換が行
われる。レート変換された信号は、エンコーダ回路１７
を介して、出力端子１８よりいわゆるＤ−２フォーマッ
トのディジタルビデオ信号として取り出される。なお、
レート変換回路１６は、信号処理回路１５の前段からエ
ンコーダ回路１７の後段までの範囲のいずれかの位置に
配置することができる。
【００１１】同期信号発生回路（シンクジェネレータ）
２１からは、ＮＴＳＣ方式の規格で定められている垂直
同期信号及び水平同期信号や、Ｄ−２フォーマットのサ
ンプリングクロック周波数周波数４ｆSC（ｆSCはサブキ
ャリア周波数）の信号が出力されており、垂直同期信号
及び水平同期信号はＣＣＤ駆動用のタイミング発生器２
２に送られ、周波数４ｆSCのサンプリングクロック信号
は１／４分周器２３に送られている。また、各種同期信
号がエンコーダ１７等に送られている。１／４分周器２
３からの分周出力信号（周波数ｆSC）は、位相比較回路
２４に送られ、この位相比較回路２４からの出力信号が
ＶＣＯ（電圧制御発振器）２５の制御端子に発振周波数
制御信号として送られている。このＶＣＯ２５は、上記
サブキャリア周波数ｆSCの１０倍の周波数１０ｆSCで発
振しており、その発振出力信号は１／１０分周器２６で
分周されて周波数ｆSCの信号となり、位相比較回路２４
に送られている。これらのＶＣＯ２５、１／１０分周器
２６、位相比較回路２４によって、いわゆるＰＬＬ（位
相ロックループ）回路が構成されており、１／１０分周
器２６からの周波数ｆSCの信号の位相が、１／４分周器
２３からの同じ周波数ｆSCの信号の位相に一致するよう
に、ＶＣＯ２５の発振が制御される。
２１からは、ＮＴＳＣ方式の規格で定められている垂直
同期信号及び水平同期信号や、Ｄ−２フォーマットのサ
ンプリングクロック周波数周波数４ｆSC（ｆSCはサブキ
ャリア周波数）の信号が出力されており、垂直同期信号
及び水平同期信号はＣＣＤ駆動用のタイミング発生器２
２に送られ、周波数４ｆSCのサンプリングクロック信号
は１／４分周器２３に送られている。また、各種同期信
号がエンコーダ１７等に送られている。１／４分周器２
３からの分周出力信号（周波数ｆSC）は、位相比較回路
２４に送られ、この位相比較回路２４からの出力信号が
ＶＣＯ（電圧制御発振器）２５の制御端子に発振周波数
制御信号として送られている。このＶＣＯ２５は、上記
サブキャリア周波数ｆSCの１０倍の周波数１０ｆSCで発
振しており、その発振出力信号は１／１０分周器２６で
分周されて周波数ｆSCの信号となり、位相比較回路２４
に送られている。これらのＶＣＯ２５、１／１０分周器
２６、位相比較回路２４によって、いわゆるＰＬＬ（位
相ロックループ）回路が構成されており、１／１０分周
器２６からの周波数ｆSCの信号の位相が、１／４分周器
２３からの同じ周波数ｆSCの信号の位相に一致するよう
に、ＶＣＯ２５の発振が制御される。
【００１２】また、ＶＣＯ２５の周波数１０ｆSCの発振
出力信号は、１／２分周器２７で分周されて周波数５ｆ
SCの信号となり、ＣＣＤ駆動用のタイミング発生器２２
に送られている。この１／２分周器２７は、同期信号発
生回路２１からの水平同期信号によってセットされるよ
うになっており、これによって、周波数５ｆSCのクロッ
ク信号が１水平走査毎に（１ライン毎に）反転されるこ
とになる。この１／２分周器２７からの周波数５ｆSCの
信号が、タイミング発生器２２を介して、ＣＣＤ読み出
し用クロックとしてＣＣＤ１１に送られる。
出力信号は、１／２分周器２７で分周されて周波数５ｆ
SCの信号となり、ＣＣＤ駆動用のタイミング発生器２２
に送られている。この１／２分周器２７は、同期信号発
生回路２１からの水平同期信号によってセットされるよ
うになっており、これによって、周波数５ｆSCのクロッ
ク信号が１水平走査毎に（１ライン毎に）反転されるこ
とになる。この１／２分周器２７からの周波数５ｆSCの
信号が、タイミング発生器２２を介して、ＣＣＤ読み出
し用クロックとしてＣＣＤ１１に送られる。
【００１３】ここで図２は、従来において、周波数５ｆ
SCのクロック信号にてＣＣＤ撮像素子を駆動する場合の
例を示しており、信号Ａ1 、Ａ2 はＮＴＳＣ方式の水平
同期信号を、信号Ｂ1 、Ｂ2 は上記周波数５ｆSC（＝ｆ
S 、周期ＴS ）の読み出しクロック信号を、信号Ｃ1 、
Ｃ2 はＣＣＤ撮像素子から読み出されたビデオ信号の具
体例をそれぞれ示している。そして、１つのライン（走
査線）を走査するときの各信号Ａ1 〜Ｃ1 に対して、次
のラインを走査するときの信号をＡ2 〜Ｃ2 に示してい
る。
SCのクロック信号にてＣＣＤ撮像素子を駆動する場合の
例を示しており、信号Ａ1 、Ａ2 はＮＴＳＣ方式の水平
同期信号を、信号Ｂ1 、Ｂ2 は上記周波数５ｆSC（＝ｆ
S 、周期ＴS ）の読み出しクロック信号を、信号Ｃ1 、
Ｃ2 はＣＣＤ撮像素子から読み出されたビデオ信号の具
体例をそれぞれ示している。そして、１つのライン（走
査線）を走査するときの各信号Ａ1 〜Ｃ1 に対して、次
のラインを走査するときの信号をＡ2 〜Ｃ2 に示してい
る。
【００１４】この図２において、先ず任意の１ラインの
ＮＴＳＣ方式の水平同期信号Ａ1 に対する周期ＴS のシ
ステムクロック信号Ｂ1 と、次のラインの水平同期信号
Ａ2に対する周期ＴS のシステムクロック信号Ｂ2 と
は、互いに逆相の関係、すなわち半周期分ＴS ／２だけ
ずれた関係にあり、ＣＣＤから読み出された各ビデオ信
号Ｃ1 、Ｃ2 も半周期分ＴS ／２だけずれて現れること
になる。これをＣＲＴ画面上に表示すると、良好な画像
が得られない。
ＮＴＳＣ方式の水平同期信号Ａ1 に対する周期ＴS のシ
ステムクロック信号Ｂ1 と、次のラインの水平同期信号
Ａ2に対する周期ＴS のシステムクロック信号Ｂ2 と
は、互いに逆相の関係、すなわち半周期分ＴS ／２だけ
ずれた関係にあり、ＣＣＤから読み出された各ビデオ信
号Ｃ1 、Ｃ2 も半周期分ＴS ／２だけずれて現れること
になる。これをＣＲＴ画面上に表示すると、良好な画像
が得られない。
【００１５】そこで、上記周波数５ｆSC（＝ｆS 、周期
ＴS ）のＣＣＤ読み出しクロック信号をライン毎に反転
して、具体的には、周波数５ｆSCの信号を発生するため
の１／２分周器２７を周波数ｆH の水平同期信号でセッ
トすることにより、各ライン毎のＣＣＤ読み出しクロッ
クの位相を揃えるようにしている。このときの動作の具
体例を、図３と共に説明する。
ＴS ）のＣＣＤ読み出しクロック信号をライン毎に反転
して、具体的には、周波数５ｆSCの信号を発生するため
の１／２分周器２７を周波数ｆH の水平同期信号でセッ
トすることにより、各ライン毎のＣＣＤ読み出しクロッ
クの位相を揃えるようにしている。このときの動作の具
体例を、図３と共に説明する。
【００１６】この図３において、同期信号発生回路２１
からの水平同期信号Ａが１／２分周器２７に送られて、
この１／２分周器２７をセットする。このとき、１／２
分周器２７からの周波数５ｆSCの出力信号Ｂにおいて
は、上記水平同期信号Ａの立ち下がりが生じている周期
の次の周期で、半周期毎の反転（遷移）動作が１回阻止
される。この阻止される反転は、図３のＢの例では破線
に示すように立ち下がりであり、この反転（立ち下が
り）がＴS ／２だけ後れて生じることになり、このとき
の周期（パルス間隔）は（３／２）ＴS となり、以下、
前のラインと同位相のクロック信号となる。このＣＣＤ
読み出しクロック信号Ｂに応じて、ＣＣＤ撮像素子１１
からは、例えば図３のＣに示すような撮像ビデオ信号が
読み出される。また、次のラインの水平同期信号とＣＣ
Ｄ読み出しクロック信号Ｂとの関係も、この図３と同様
になる。
からの水平同期信号Ａが１／２分周器２７に送られて、
この１／２分周器２７をセットする。このとき、１／２
分周器２７からの周波数５ｆSCの出力信号Ｂにおいて
は、上記水平同期信号Ａの立ち下がりが生じている周期
の次の周期で、半周期毎の反転（遷移）動作が１回阻止
される。この阻止される反転は、図３のＢの例では破線
に示すように立ち下がりであり、この反転（立ち下が
り）がＴS ／２だけ後れて生じることになり、このとき
の周期（パルス間隔）は（３／２）ＴS となり、以下、
前のラインと同位相のクロック信号となる。このＣＣＤ
読み出しクロック信号Ｂに応じて、ＣＣＤ撮像素子１１
からは、例えば図３のＣに示すような撮像ビデオ信号が
読み出される。また、次のラインの水平同期信号とＣＣ
Ｄ読み出しクロック信号Ｂとの関係も、この図３と同様
になる。
【００１７】このような本発明の実施例によれば、ＣＣ
Ｄ撮像素子１１を、周波数５ｆSCのカメラのシステムク
ロックで駆動することが可能となり、欠陥補正等の画素
単位の処理をそのまま（レート変換等をすることなく）
行うことができる。
Ｄ撮像素子１１を、周波数５ｆSCのカメラのシステムク
ロックで駆動することが可能となり、欠陥補正等の画素
単位の処理をそのまま（レート変換等をすることなく）
行うことができる。
【００１８】なお、本発明は上記実施例のみに限定され
るものではなく、例えば、システムクロック周波数と水
平同期信号周波数との関係は、上記実施例の数値に限定
されず、他の種々の値とすることができる。
るものではなく、例えば、システムクロック周波数と水
平同期信号周波数との関係は、上記実施例の数値に限定
されず、他の種々の値とすることができる。
【００１９】
【発明の効果】以上の説明からも明らかなように、本発
明に係る撮像素子の駆動装置によれば、ＣＣＤ等の撮像
素子を、所定周波数、すなわち、１水平周波数ｆH に対
して整数値Ｎと１／２との和の値倍（ｆS ＝（Ｎ＋１／
２）ｆH ）に設定された周波数のシステムクロックによ
り駆動して撮像ビデオ信号を読み出す際に、上記システ
ムクロックを１ライン毎に反転して上記撮像素子駆動用
のクロック信号を形成しているため、撮像素子を上記シ
ステムクロックに同期して駆動することができ、欠陥補
正等の画素毎の信号処理が容易に行える。
明に係る撮像素子の駆動装置によれば、ＣＣＤ等の撮像
素子を、所定周波数、すなわち、１水平周波数ｆH に対
して整数値Ｎと１／２との和の値倍（ｆS ＝（Ｎ＋１／
２）ｆH ）に設定された周波数のシステムクロックによ
り駆動して撮像ビデオ信号を読み出す際に、上記システ
ムクロックを１ライン毎に反転して上記撮像素子駆動用
のクロック信号を形成しているため、撮像素子を上記シ
ステムクロックに同期して駆動することができ、欠陥補
正等の画素毎の信号処理が容易に行える。
【図１】本発明に係る撮像素子の駆動装置の一実施例の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図２】従来の撮像素子駆動動作を説明するためのタイ
ミングチャートである。
ミングチャートである。
【図３】上記実施例の動作を説明するためのタイミング
チャートを示す図である。
チャートを示す図である。
１１・・・・・ＣＣＤ撮像素子 １３・・・・・Ａ／Ｄ変換器 １４・・・・・欠陥補正回路 １５・・・・・信号処理回路 １６・・・・・レート変換回路 １６・・・・・エンコーダ １８・・・・・Ｄ−２フォーマットのディジタルビデオ
信号出力端子 ２１・・・・・同期信号発生回路 ２２・・・・・ＣＣＤ駆動タイミング信号発生器 ２３・・・・・１／４分周器 ２４・・・・・位相比較回路 ２５・・・・・ＶＣＯ（電圧制御発振器） ２６・・・・・１／１０分周器 ２７・・・・・１／２分周器
信号出力端子 ２１・・・・・同期信号発生回路 ２２・・・・・ＣＣＤ駆動タイミング信号発生器 ２３・・・・・１／４分周器 ２４・・・・・位相比較回路 ２５・・・・・ＶＣＯ（電圧制御発振器） ２６・・・・・１／１０分周器 ２７・・・・・１／２分周器
Claims (1)
- 【請求項１】 ２次元配列された複数画素より成る撮像
素子を所定周波数の撮像素子読み出しクロック信号によ
り駆動して撮像ビデオ信号を読み出す撮像素子の駆動装
置において、 １水平周波数ｆH に対して整数値Ｎと１／２との和の値
倍に設定された周波数ｆS （ｆS ＝（Ｎ＋１／２）
ｆH ）のシステムクロックを用い、 このシステムクロックを１水平走査毎に反転して上記撮
像素子読み出し用クロック信号とすることを特徴とする
撮像素子の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123953A JPH05328228A (ja) | 1992-05-15 | 1992-05-15 | 撮像素子の駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4123953A JPH05328228A (ja) | 1992-05-15 | 1992-05-15 | 撮像素子の駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05328228A true JPH05328228A (ja) | 1993-12-10 |
Family
ID=14873436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4123953A Withdrawn JPH05328228A (ja) | 1992-05-15 | 1992-05-15 | 撮像素子の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05328228A (ja) |
-
1992
- 1992-05-15 JP JP4123953A patent/JPH05328228A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4498106A (en) | Pulse generator for solid-state television camera | |
| US5119191A (en) | Flicker processor for cinema video assist | |
| JPH0218633B2 (ja) | ||
| EP0584824B1 (en) | Oscillator circuit suitable for picture-in-picture system | |
| JPH05328228A (ja) | 撮像素子の駆動装置 | |
| JP3134949B2 (ja) | ディスプレイ撮影装置 | |
| US6331875B1 (en) | Method and device for arranging digitized image signals or data in orthogonal rows and columns | |
| KR100213946B1 (ko) | 고체 촬상 장치 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP2911133B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2730031B2 (ja) | 固体撮像素子の駆動回路 | |
| JP3460786B2 (ja) | カメラシステム | |
| KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
| JPH05316437A (ja) | 撮像素子の駆動装置 | |
| JP3186994B2 (ja) | 画像表示装置 | |
| JP2639942B2 (ja) | 高速撮映回路 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2545631B2 (ja) | テレビジョン受信機 | |
| JPH09284789A (ja) | 画像信号処理システムの同期方式 | |
| JP2006157720A (ja) | デジタルカメラ装置 | |
| JPH0822046B2 (ja) | 映像信号読取装置 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPS5847905B2 (ja) | ドウキシンゴウハツセイソウチ | |
| JPH01132285A (ja) | 画像メモリ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |