JPH05297830A - アクティブマトリックス液晶駆動方法及び回路 - Google Patents

Abstract

(57)【要約】 【目的】サンプルホールド回路を構成するボルテージロ
アのオフセット電圧を補正して、表示可能な階調数を大
きくする。 【構成】アナログスイッチＳＡ、ＳＢ及びＳＤをオフに
しアナログスイッチＳＣ及びＳＥをオンにしてコンデン
サＣ１の他端の電位をＶＲ＋ＶＯＦＦとし、この状態で
アナログスイッチＳＡを所定時間オンにしてコンデンサ
Ｃ１の一端の電位をＶＩとし、次にアナログスイッチＳ
Ｃ及びＳＥをオフにしアナログスイッチＳＢ及びＳＤを
オンにしてボルテージホロアＯＰの入力端及び出力端の
電位をそれぞれＶＩ−ＶＯＦＦ及びＶＩとする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多階調表示用アクティ
ブマトリックス液晶駆動方法及び回路に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）を用いたア
クティブマトリックス駆動方式の液晶表示装置は、原理
的に高品質表示が可能であり、ＣＲＴ表示装置に代わっ
て高画質・高精細のカラー表示用ディスプレイ装置の主
流になることが期待されている。

【０００３】図１１は、従来の多階調表示用アクティブ
マトリックス液晶駆動回路を示す。説明の簡単化のため
に、図１１では液晶表示パネル１０を４×４画素のモノ
クロ表示としている。

【０００４】液晶表示パネル１０のデータラインＸ１〜
Ｘ４には、データドライバ２０Ａの出力端が接続され、
液晶表示パネル１０の走査ラインＹ１〜Ｙ４には、走査
ドライバ３０の出力端が接続されている。データドライ
バ２０Ａ及び走査ドライバ３０は、制御回路４０Ａによ
り制御される。制御回路４０Ａは、外部からの水平同期
信号ＨＳ、垂直同期信号ＶＳ及びクロックＣＫに基づい
て、各種制御信号Ｔ１〜Ｔ３、ＣＫ１〜ＣＫ３及びＡＰ
を生成する。

【０００５】液晶表示パネル１０は、図１２に示す如
く、液晶画素Ｃｉｊ（ｉ＝１〜４、ｊ＝１〜４）の一端
電極が共通にされ、他端電極が薄膜トランジスタＱｉｊ
を介してデータラインＸｊに接続されている。薄膜トラ
ンジスタＱｉｊのゲートは、走査ラインＹｉに接続され
ている。

【０００６】図１１において、データドライバ２０Ａ
は、シフトレジスタ２１と、４つの２段のサンプルホー
ルド回路ＳＨ１〜ＳＨ４とを備えている。シフトレジス
タ２１は、図１３に示すような水平同期信号ＨＳの立ち
下がりのタイミングで生成される初期パルスＴ１を、シ
リアルデータ入力端で受け取り、これを、クロックＣＫ
をバッファゲートに通したクロックＣＫ１でシフトさ
せ、各ビットからサンプルパルスＳＰ１〜ＳＰ４を出力
する。

【０００７】２段のサンプルホールド回路ＳＨ１〜ＳＨ
４は、互いに同一構成であり、前段のサンプルホールド
回路は、ボルテージホロアＯＰＡｉ（ｉ＝１〜４）と、
コンデンサＣＡｉと、アナログスイッチＳＡｉとからな
り、後段のサンプルホールド回路は、ボルテージホロア
ＯＰＢｉと、コンデンサＣＢｉと、アナログスイッチＳ
Ｂｉとからなる。アナログスイッチＳＡ１〜ＳＡ４は、
その一端が互いに共通に交流化・増幅回路５０の出力端
に接続され、それぞれサンプルパルスＳＰ１〜ＳＰ４に
より制御される。アナログスイッチＳＢ１〜ＳＢ４は、
図１３に示すようにサンプルパルスＳＰ４の次に生成さ
れる、水平同期信号ＨＳと同一周期のサンプルパルスＴ
２によりオン・オフ制御される。ボルテージホロアＯＰ
Ｂ１〜ＯＰＢ４の出力端はそれぞれ、液晶表示パネル１
０のデータラインＸ１〜Ｘ４に接続されている。

【０００８】走査ドライバ３０は、バッファゲート３１
〜３４とシフトレジスタ３５とを備えており、シフトレ
ジスタ３５の各ビットの出力端にバッファゲート３１〜
３４の入力端が接続されている。バッファゲート３１〜
３４の出力端はそれぞれ、液晶表示パネル１０の走査ラ
インＹ１〜Ｙ４に接続されている。シフトレジスタ３５
は、図１３に示すように垂直同期信号ＶＳと同一周期の
初期パルスＴ３がシリアルデータ入力端に供給され、こ
れを水平同期信号ＨＳと同一周期のクロックＣＫ２でシ
フトさせる。

【０００９】交流化・増幅回路５０は、水平同期信号Ｈ
ＳをＴフリップフロップに通して生成した交流化信号Ａ
Ｐに基づいて、１ライン毎にアナログ映像信号ＶＧの極
性を反転させたアナログ交流映像信号ＶＧＡを生成す
る。

【００１０】上記構成において、サンプルパルスＳＰ１
〜ＳＰ４が順に１つずつ一定時間オンにされて、アナロ
グ交流映像信号ＶＧＡがコンデンサＣＡ１〜ＣＡ４に順
に書き込まれる。コンデンサＣＡ１〜ＣＡ４に書き込ま
れた電圧は、次にアナログスイッチＳＢ１〜ＳＢ４がサ
ンプルパルスＴ２で同時に一定時間オンにされてコンデ
ンサＣＢ１〜ＣＢ４に書き込まれ、１Ｈ（水平同期信号
の１周期）の間保持される。この間、上記同様にしてコ
ンデンサＣＡ１〜ＣＡ４に次の１ライン分のアナログ交
流映像信号ＶＧＡが書き込まれる。最初、薄膜トランジ
スタＱ１１〜Ｑ１４がオン、薄膜トランジスタＱ２１〜
Ｑ４４がオフにされ、第１行の液晶画素Ｃ１１〜Ｃ１４
にボルテージホロアＯＰＢ１〜ＯＰＢ４の出力電圧が書
き込まれる。以下同様にして、液晶表示パネル１０に線
順次に表示データが書き込まれる。

【００１１】図１４は、他のアクティブマトリックス液
晶駆動回路の要部を示す。図１１の回路が縦続２段のサ
ンプルホールド回路ＳＨ１〜ＳＨ４を用いているのに対
し、この回路は、並列２段のサンプルホールド回路ＳＧ
１〜ＳＧ４を用いている。

【００１２】サンプルホールド回路ＳＧｉ（ｉ＝１〜
４）は、アナログスイッチＳＡｉ、ＳＢｉ、ＳＣｉ及び
ＳＤｉと、コンデンサＣＡｉ及びＣＢｉと、ボルテージ
ホロアＯＰｉとを備えている。

【００１３】サンプルホールド回路ＳＧｉは、セレクタ
２２からの制御信号により次のように制御される。

【００１４】すなわち、最初、アナログスイッチＳＡ１
〜ＳＡ４、ＳＢ１〜ＳＢ４及びＳＣ１〜ＳＣ４が共にオ
フにされ、アナログスイッチＳＤ１〜ＳＤ４が共にオン
にされて、コンデンサＣＢ１〜ＣＢ４の端子間電圧がそ
れぞれボルテージホロアＯＰ１〜ＯＰ４を介しデータラ
インＸ１〜Ｘ４に印加される。

【００１５】この状態で、アナログスイッチＳＡ１〜Ｓ
Ａ４がこの順に１つずつオンにされて、アナログ交流映
像信号ＶＧＡがコンデンサＣＡ１〜ＣＡ４に書き込まれ
る。次に、アナログスイッチＳＡ１〜ＳＡ４が共にオフ
の状態でアナログスイッチＳＤ１〜ＳＤ４が同時にオフ
にされ、次にアナログスイッチＳＣ１〜ＳＣ４が同時に
オンにされてコンデンサＣＡ１〜ＣＡ４の端子間電圧が
それぞれボルテージホロアＯＰ１〜ＯＰ４を介しデータ
ラインＸ１〜Ｘ４に１Ｈの間印加される。

【００１６】次に、アナログスイッチＳＢ１〜ＳＢ４が
この順に１つずつオンにされ、アナログ交流映像信号Ｖ
ＧＡがコンデンサＣＢ１〜ＣＢ４に書き込まれる。次
に、アナログスイッチＳＢ１〜ＳＢ４が共にオフの状態
でアナログスイッチＳＣ１〜ＳＣ４が同時にオフにさ
れ、次にアナログスイッチＳＤ１〜ＳＤ４が同時にオン
にされてコンデンサＣＢ１〜ＣＢ４の端子間電圧がそれ
ぞれボルテージホロアＯＰ１〜ＯＰ４を介しデータライ
ンＸ１〜Ｘ４に１Ｈの間印加される。

【００１７】以下同様の処理が行われる。

【００１８】

【発明が解決しようとする課題】高画質のＣＲＴ表示装
置を液晶表示装置で代替えするには、Ｒ（赤）、Ｇ
（緑）、Ｂ（青）の各々について２５６階調表示を行う
必要がある。液晶画素の駆動電圧に対する透過度は図１
５に示すようになり、０〜１００％の透過度に対する液
晶画素印加電圧は２〜６Ｖ程度である。このため、１階
調の電圧は、（６−２）／２５６Ｖ＝１５ｍＶとなる。
したがって、駆動電圧の誤差を１５ｍＶ以下にする必要
がある。

【００１９】駆動電圧の誤差の主な原因は２つあり、そ
の１つは、サンプルホールド回路において、アナログス
イッチの制御入力端からの電流の漏れがコンデンサの端
子間電圧を変化させること（チャージオフセット）によ
るものである。

【００２０】もう１つの原因は、サンプルホールド回路
のボルテージホロアのオフセット電圧によるものであ
り、これは、差動増幅回路の一対の作動ＭＯＳトランジ
スタのしきい電圧のばらつき及び不安定性に起因する。

【００２１】前者のチャージオフセットによる駆動電圧
の誤差に対しては、多くの公知の補正方法があり、その
誤差を実用的なレベルまで小さくすることが可能であ
る。一方、後者のオフセット電圧による駆動電圧の誤差
に対しては、補正が困難である。この誤差は±１００ｍ
Ｖ程度もあり、このため、１６階調表示が限度となって
いる。

【００２２】本発明の目的は、このような問題点に鑑
み、サンプルホールド回路を構成するボルテージロアの
オフセット電圧を補正して、表示可能な階調数を大きく
することができるアクティブマトリックス液晶駆動方法
及び回路を提供することにある。

【００２３】

【課題を解決するための手段及びその作用】本発明に係
るアクティブマトリックス液晶駆動方法及び回路を、実
施例図中の対応する構成要素の符号を引用して説明す
る。

【００２４】第１発明のアクティブマトリックス液晶駆
動方法では、例えば図１及び図２に示す如く、サンプル
ホールド回路ＳＨＡの出力電位を液晶表示パネルのデー
タラインＸに印加して多階調表示させ、サンプルホール
ド回路ＳＨＡは、サンプリングスイッチＳＡを所定時間
オンにして第１コンデンサＣ１の一端に入力電位ＶＩを
サンプリングした後にコンデンサＣ１の一端の電位をボ
ルテージホロアＯＰを介し出力する。

【００２５】この第１発明の特徴は、ボルテージホロア
ＯＰの入力端に定電位ＶＲを印加してボルテージホロア
ＯＰの出力電位ＶＲ＋ＶＯＦＦをコンデンサＣ１の他端
に記憶させておき、この状態でサンプリングスイッチＳ
Ａを所定時間オンにしてコンデンサＣ１の一端に該入力
電位ＶＩを記憶させ、コンデンサＣ１の他端に定電位Ｖ
Ｒを印加することによりコンデンサＣ１の一端のフロー
ティング電位をＶＩ−ＶＯＦＦとし、コンデンサＣ１の
一端電位ＶＩ−ＶＯＦＦをボルテージホロアＯＰの入力
端に印加してボルテージホロアＯＰの出力電位をＶＩと
する。

【００２６】第２発明のアクティブマトリックス液晶駆
動回路では、例えば図１及び図２に示す如く、液晶表示
パネルのデータラインＸに、スイッチ制御回路で制御さ
れるサンプルホールド回路ＳＨＡの出力電圧を印加して
多階調表示させる。

【００２７】このサンプルホールド回路ＳＨＡは、一端
がサンプルホールド回路ＳＨＡの入力端である第１スイ
ッチ素子ＳＡと、一端が第１スイッチ素子ＳＡの他端に
接続された第２スイッチ素子ＳＢと、入力端が第２スイ
ッチ素子ＳＢの他端に接続され出力端がサンプルホール
ド回路ＳＨＡの出力端であるボルテージホロアＯＰと、
一端がボルテージホロアＯＰの入力端に接続された第３
スイッチ素子ＳＣと、一端が第３スイッチ素子ＳＣの他
端に接続されかつ定電位ＶＲが印加される第４スイッチ
素子ＳＤと、一端が第４スイッチ素子ＳＤの他端に接続
され他端がボルテージホロアＯＰの出力端に接続された
第５スイッチ素子ＳＥと、一端が第１スイッチ素子ＳＡ
の他端に接続され他端が第４スイッチ素子ＳＤの他端に
接続された第１コンデンサＣ１とを有する。

【００２８】また、該スイッチ制御回路は、第１、第２
及び第４のスイッチ素子ＳＡ、ＳＢ及びＳＤをオフにし
第３及び第５のスイッチ素子ＳＣ及びＳＥをオンにして
コンデンサＣ１の他端の電位をＶＲ＋ＶＯＦＦとし、こ
の状態で第１スイッチ素子ＳＡを所定時間オンにしてコ
ンデンサＣ１の一端の電位をＶＩとし、次に第３及び第
５のスイッチ素子ＳＣ及びＳＥをオフにし第２及び第４
のスイッチ素子ＳＢ及びＳＤをオンにしてボルテージホ
ロアＯＰの入力端及び出力端の電位をそれぞれＶＩ−Ｖ
ＯＦＦ及びＶＩとする。

【００２９】第３発明のアクティブマトリックス液晶駆
動方法では、例えば図９及び図１０に示す如く、サンプ
ルホールド回路ＳＨＢの出力電位を液晶表示パネルのデ
ータラインＸに印加し、サンプルホールド回路ＳＨＢ
は、サンプリングスイッチＳＡを所定時間オンにして第
１コンデンサＣ１の一端に入力電位ＶＩをサンプリング
した後に第１コンデンサＣ１の一端の電位をボルテージ
ホロアＯＰを介し出力する。

【００３０】この第３発明の特徴は、第１コンデンサＣ
１の他端と第２コンデンサＣ２の一端を共に第２定電位
ＶＲ２、例えばグランドレベルにし、ボルテージホロア
ＯＰの入力端に第１定電位ＶＲ１を印加してボルテージ
ホロアＯＰの出力電位ＶＲ１＋ＶＯＦＦを第２コンデン
サＣ２の一端に記憶させておき、この状態でサンプリン
グスイッチＳＡを所定時間オンにして第１コンデンサＣ
１の一端に該入力電位ＶＩを記憶させ、第１コンデンサ
Ｃ１の他端と第２コンデンサＣ２の一端を同電位のフロ
ーティング状態にし、第２コンデンサＣ２の他端に該第
１定電位ＶＲ１を印加することにより第１コンデンサＣ
１の一端のフローティング電位をＶＩ−ＶＯＦＦとし、
第１コンデンサＣ１の一端電位ＶＩ−ＶＯＦＦをボルテ
ージホロアＯＰの入力端に印加してボルテージホロアＯ
Ｐの出力電位をＶＩとする。

【００３１】第４発明のアクティブマトリックス液晶駆
動回路では、例えば図９及び図１０に示す如く、液晶表
示パネルのデータラインＸに、スイッチ制御回路で制御
されるサンプルホールド回路ＳＨＢの出力電圧を印加し
て多階調表示させる。

【００３２】このサンプルホールド回路ＳＨＢは、一端
がサンプルホールド回路ＳＨＢの入力端である第１スイ
ッチ素子ＳＡと、一端が第１スイッチ素子ＳＡの他端に
接続された第２スイッチ素子ＳＢと、入力端が第２スイ
ッチ素子ＳＢの他端に接続され出力端がサンプルホール
ド回路ＳＨＢの出力端であるボルテージホロアＯＰと、
一端がボルテージホロアＯＰの入力端に接続された第３
スイッチ素子ＳＣと、一端が第３スイッチ素子ＳＣの他
端に接続されかつ第１定電位ＶＲ１が印加される第４ス
イッチ素子ＳＤと、一端が第４スイッチ素子ＳＤの他端
に接続され他端がボルテージホロアＯＰの出力端に接続
された第５スイッチ素子ＳＥと、一端が第１スイッチ素
子ＳＡの他端に接続された第１コンデンサＣ１と、一端
が第１コンデンサＣ１の他端に接続され他端が第４スイ
ッチ素子ＳＤの他端に接続された第２コンデンサＣ２
と、一端が第１コンデンサＣ１の他端に接続され、他端
が第２定電位ＶＲ２、例えばグランドレベルが印加され
る第６スイッチ素子ＳＦとを有する。

【００３３】また、該スイッチ制御回路は、第１、第２
及び第４のスイッチ素子ＳＡ、ＳＢ及びＳＤをオフにし
第３、第５及び第６のスイッチ素子ＳＣ、ＳＥ及びＳＦ
をオンにして第２コンデンサＣ２の他端の電位をＶＲ１
＋ＶＯＦＦとし、この状態で第１スイッチ素子ＳＡを所
定時間オンにして第１コンデンサＣ１の一端の電位をＶ
Ｉとし、次に第３、第５及び第６のスイッチ素子ＳＣ、
ＳＥ及びＳＦをオフにし第２及び第４のスイッチ素子Ｓ
Ｂ及びＳＤをオンにしてボルテージホロアＯＰの入力端
及び出力端の電位をそれぞれＶＩ−ＶＯＦＦ及びＶＩと
する、。

【００３４】上記構成の第１〜第４発明によれば、サン
プルホールド回路を構成するボルテージホロアＯＰの出
力電圧が、オフセット電圧ＶＯＦＦを打ち消すように補
正されるので、表示可能な階調数を大きくすることがで
きる。

【００３５】また、第３発明及び第４発明の第１コンデ
ンサＣ１で入力電位ＶＩをサンプリングする際の時定数
は、第１スイッチ素子ＳＡのオン抵抗と、第６スイッチ
素子ＳＦのオン抵抗と、第１コンデンサＣ１の容量とに
よって決定される。これに対し、第１発明及び第２発明
のコンデンサＣ１で入力電位ＶＩをサンプリングする際
の時定数は、第１スイッチ素子ＳＡのオン抵抗と、第５
スイッチ素子ＳＥのオン抵抗と、コンデンサＣ１の容量
と、さらに、ボルテージホロアＯＰの出力可能な電流と
によって決定される。

【００３６】この時定数を小さくするためにボルテージ
ホロアＯＰの出力可能電流を大きくすると、ボルテージ
ホロアＯＰの消費電力が増加するため、ボルテージホロ
アＯＰの出力可能電流をあまり大きくできない。一方、
スイッチ素子のオン抵抗を小さくするのに困難はない。

【００３７】したがって、この第３発明及び第４発明に
よれば、サンプルホールド回路のサンプリング時間をよ
り短縮でき、より高速の映像信号に対応可能となる。

【００３８】

【実施例】以下、図面に基づいて本発明の実施例を説明
する。

【００３９】［第１実施例］図１は、第１実施例のアク
ティブマトリックス液晶駆動回路のデータドライバに用
いられるサンプルホールド回路ＳＨＡを示す。このサン
プルホールド回路ＳＨＡは、その入力端及び出力端がア
ナログスイッチＳＡの一端及びボルテージホロアＯＰの
出力端となっている。アナログスイッチＳＡの他端は、
アナログスイッチＳＢの一端及びコンデンサＣ１の一端
に接続されている。アナログスイッチＳＢの他端は、ボ
ルテージホロアＯＰの入力端及びアナログスイッチＳＣ
の一端に接続されている。アナログスイッチＳＣの他端
は、アナログスイッチＳＤの一端及び定電圧源Ｅの正極
端に接続されている。定電圧源Ｅの負極端はグランド線
に接続されている。また、アナログスイッチＳＤの他端
は、コンデンサＣ１の他端及びアナログスイッチＳＥの
一端に接続され、アナログスイッチＳＥの他端は、ボル
テージホロアＯＰの出力端に接続されている。

【００４０】上記の如く構成されたサンプルホールド回
路ＳＨＡの動作の一例を、図２に基づいて説明する。

【００４１】（ｔ１）最初、アナログスイッチＳＡ、Ｓ
Ｂ、ＳＣ、ＳＤ及びＳＥが共にオフにされる。

【００４２】（ｔ２）次に、アナログスイッチＳＣ及び
ＳＥがオンにされ、ボルテージホロアＯＰの入力端の電
位ＶＣが定電位ＶＲとなり、ボルテージホロアＯＰの出
力電位ＶＯ及びコンデンサＣ１とアナログスイッチＳＥ
との接続線の電位ＶＢが共にＶＲ＋ＶＯＦＦとなる。

【００４３】（ｔ３）次に、アナログスイッチＳＡが所
定時間オンにされ、アナログスイッチＳＡとアナログス
イッチＳＢとの接続線の電位ＶＡが入力電位ＶＩにな
る。

【００４４】（ｔ４）次に、アナログスイッチＳＥがオ
フにされ、電位ＶＢがフローティング状態になる。

【００４５】（ｔ５）次に、アナログスイッチＳＣがオ
フにされ、アナログスイッチＳＤがオンにされる。これ
により、電位ＶＢがオフセット電圧ＶＯＦＦだけ低下し
て定電位ＶＲとなるため、フローティング状態の電位Ｖ
Ａもオフセット電圧ＶＯＦＦだけ低下してＶＩ−ＶＯＦ
Ｆとなる。

【００４６】（ｔ６）次に、アナログスイッチＳＢがオ
ンにされて電位ＶＣが電位ＶＡと同じＶＩ−ＶＯＦＦと
なり、出力電位ＶＯが（ＶＩ−ＶＯＦＦ）＋ＶＯＦＦ＝
ＶＩとなる。

【００４７】このようにして、ボルテージホロアＯＰの
出力電位ＶＯが、オフセット電圧ＶＯＦＦを打ち消すよ
うに自動補正され、入力電位ＶＩに等しくなる。

【００４８】図３は、図１のサンプルホールド回路ＳＨ
Ａが適用されたアクティブマトリックス液晶駆動回路を
示す。図４は、図３のデータドライバ２０Ｂの要部回路
を示す。図１１と同一構成要素には、同一符号を付して
その説明を省略する。

【００４９】データドライバ２０Ｂは、図１１の２段の
サンプルホールド回路ＳＨｉ（ｉ＝１〜４）の代わり
に、サンプルホールド回路ＳＨ１ｉとサンプルホールド
回路ＳＨ２ｉとを縦続接続したものを用いている。サン
プルホールド回路ＳＨ１ｉ及びＳＨ２ｉはいずれも図１
のサンプルホールド回路ＳＨと同一構成である。

【００５０】図４に示す如く、サンプルホールド回路Ｓ
Ｈ１ｉのアナログスイッチＳＡｉ、Ｓ１ｉ、Ｓ３ｉ、Ｓ
２ｉ、Ｓ４ｉ、コンデンサＣＡｉ及びボルテージホロア
ＯＰ１ｉはそれぞれ、図１のサンプルホールド回路ＳＨ
のアナログスイッチＳＡ、ＳＢ、ＳＣ、ＳＤ、ＳＥ、コ
ンデンサＣ１及びボルテージホロアＯＰに対応してい
る。同様に、サンプルホールド回路ＳＨ２ｉのアナログ
スイッチＳＢｉ、Ｓ５ｉ、Ｓ７ｉ、Ｓ６ｉ、Ｓ８ｉ、コ
ンデンサＣＢｉ及びボルテージホロアＯＰ２ｉはそれぞ
れ、図１のサンプルホールド回路ＳＨのアナログスイッ
チＳＡ、ＳＢ、ＳＣ、ＳＤ、ＳＥ、コンデンサＣ１及び
ボルテージホロアＯＰに対応している。図４中の定電位
線ＶＲは、グランド線であってもよい。

【００５１】図１１の場合と同様に、アナログスイッチ
ＳＡ１〜ＳＡ４はそれぞれシフトレジスタ２１からのサ
ンプルパルスＳＰ１〜ＳＰ４によりオン・オフ制御さ
れ、アナログスイッチＳＢ１〜ＳＢ４は共に制御回路４
０ＢからのサンプルパルスＴ２により制御される。

【００５２】サンプルホールド回路ＳＨ１１〜ＳＨ１４
及びＳＨ２１〜ＳＨ２４の他のアナログスイッチを制御
するために、データドライバ２０Ｂは、スイッチ制御回
路２３を備えている。このスイッチ制御回路２３は、制
御回路４０Ａからの制御信号に基づいて図５に示すよう
な制御パルスＴ４〜Ｔ１１を生成する。制御パルスＴ４
〜Ｔ１１の周期はいずれも水平同期信号ＨＳのそれと同
一になっている。

【００５３】サンプルホールド回路ＳＨ１１〜ＳＨ１４
及びＳＨ２１〜ＳＨ２４はいずれも、図２と同様のシー
ケンスで制御される。アナログスイッチＳ１１〜Ｓ１４
は共に制御パルスＴ４でオン・オフ制御され、アナログ
スイッチＳ２１〜Ｓ２４は共に制御パルスＴ５でオン・
オフ制御され、アナログスイッチＳ３１〜Ｓ３４は共に
制御パルスＴ６でオン・オフ制御され、アナログスイッ
チＳ４１〜Ｓ４４は共に制御パルスＴ７でオン・オフ制
御される。また、アナログスイッチＳ５１〜Ｓ５４は共
に制御パルスＴ８でオン・オフ制御され、アナログスイ
ッチＳ６１〜Ｓ６４は共に制御パルスＴ９でオン・オフ
制御され、アナログスイッチＳ７１〜Ｓ７４は共に制御
パルスＴ１０でオン・オフ制御され、アナログスイッチ
Ｓ８１〜Ｓ８４は共に制御パルスＴ１１でオン・オフ制
御される。

【００５４】次に、上記の如く構成された第１実施例の
動作を説明する。

【００５５】最初、サンプルホールド回路ＳＨ１１〜Ｓ
Ｈ１４について同時に、上記（ｔ１）及び（ｔ２）の動
作が行われる。次に、サンプルパルスＳＰ１〜ＳＰ４が
順に１つずつ一定時間オンにされて、アナログ交流映像
信号ＶＧＡがコンデンサＣＡ１〜ＣＡ４に順に書き込ま
れる。次に、上記（ｔ４）、（ｔ５）及び（ｔ６）の動
作が行われて、コンデンサＣＡ１〜ＣＡ４に書き込まれ
補正された電圧がボルテージホロアＯＰ１１〜ＯＰ１４
から出力される。

【００５６】次に、サンプルホールド回路ＳＨ２１〜Ｓ
Ｈ２４について同時に、上記（ｔ１）及び（ｔ２）の動
作が行われる。次に、アナログスイッチＳＢ１〜ＳＢ４
がサンプルパルスＴ２で同時に一定時間オンにされて、
コンデンサＣＡ１〜ＣＡ４に書き込まれた電圧がコンデ
ンサＣＢ１〜ＣＢ４に書き込まれる。次に、上記（ｔ
４）、（ｔ５）及び（ｔ６）の動作が行われて、コンデ
ンサＣＡ１〜ＣＡ４に書き込まれ補正された電圧がボル
テージホロアＯＰ２１〜ＯＰ２４から１Ｈ（水平同期信
号の１周期）の間出力される。この間、上記同様にして
コンデンサＣＡ１〜ＣＡ４に次の１ライン分のアナログ
交流映像信号ＶＧＡが書き込まれる。

【００５７】以上の動作が、走査ドライバ３０の動作と
並行して繰り返し行われ、液晶表示パネル１０に画像が
表示される。

【００５８】なお、定電位ＶＲは、グランドレベルであ
ってもよい。この場合、定電圧源Ｅが不要となる。

【００５９】［第２実施例］図６は、第２実施例のアク
ティブマトリックス液晶駆動回路を示す。図７は、図６
のデータドライバ２０Ｃの要部回路を示す。図３及び図
４と同一構成要素には、同一符号を付してその説明を省
略する。

【００６０】このデータドライバ２０Ｃは、サンプルホ
ールド回路ＳＨ１ｉとサンプルホールド回路ＳＨ２ｉ
（ｉ＝１〜４）とが並列接続されている点で第１実施例
と相違している。すなわち、サンプルホールド回路ＳＨ
１ｉとサンプルホールド回路ＳＨ２ｉの両入力端が共通
に交流化・増幅回路５０の出力端に接続され、サンプル
ホールド回路ＳＨ１ｉの出力端がアナログスイッチＳＷ
１ｉを介してデータラインＸｉに接続され、サンプルホ
ールド回路ＳＨ２ｉの出力端がアナログスイッチＳＷ２
ｉを介してデータラインＸｉに接続されている。

【００６１】サンプルホールド回路ＳＨ１１〜ＳＨ１４
及びＳＨ２１〜ＳＨ２４のアナログスイッチを制御する
ために、データドライバ２０Ｃは、スイッチ制御回路２
４を備えている。スイッチ制御回路２４は、制御回路４
０Ｂからの制御信号及びシフトレジスタ２１からのサン
プルパルスＳＰ１〜ＳＰ４に基づいて、図８に示すよう
な、周期が水平同期信号ＨＳの周期の２倍のサンプルパ
ルスＳＰ１１〜ＳＰ１４、制御パルスＴ４〜Ｔ７、サン
プルパルスＳＰ２１〜ＳＰ２４及び制御パルスＴ８〜Ｔ
１１を生成する。

【００６２】次に、上記の如く構成された第２実施例の
動作を説明する。

【００６３】次に、サンプルパルスＳＰ１〜ＳＰ４と同
一タイミングのサンプルパルスＳＰ１１〜ＳＰ１４が順
に１つずつ一定時間オンにされて、アナログ交流映像信
号ＶＧＡがコンデンサＣＡ１〜ＣＡ４に順に書き込まれ
る。次に、上記（ｔ４）、（ｔ５）及び（ｔ６）の動作
が行われて、コンデンサＣＡ１〜ＣＡ４に書き込まれ補
正された電圧がボルテージホロアＯＰ１１〜ＯＰ１４か
ら出力される。この出力開始時点で、アナログスイッチ
ＳＷ２１〜ＳＷ２４がオフにされ、アナログスイッチＳ
Ｗ１１〜ＳＷ１４がオンにされて、ボルテージホロアＯ
Ｐ１１〜ＯＰ１４の出力電圧が１Ｈの間データラインＸ
１〜Ｘ４に印加される。

【００６４】次に、サンプルホールド回路ＳＨ２１〜Ｓ
Ｈ２４について同時に、上記（ｔ１）及び（ｔ２）の動
作が行われる。次に、サンプルパルスＳＰ１〜ＳＰ４と
同一タイミングのサンプルパルスＳＰ２１〜ＳＰ２４が
順に１つずつ一定時間オンにされて、アナログ交流映像
信号ＶＧＡがコンデンサＣＢ１〜ＣＢ４に順に書き込ま
れる。次に、上記（ｔ４）、（ｔ５）及び（ｔ６）の動
作が行われて、コンデンサＣＢ１〜ＣＢ４に書き込まれ
補正された電圧がボルテージホロアＯＰ２１〜ＯＰ２４
から出力される。この出力開始時点で、アナログスイッ
チＳＷ１１〜ＳＷ１４がオフにされ、アナログスイッチ
ＳＷ２１〜ＳＷ２４がオンにされて、ボルテージホロア
ＯＰ２１〜ＯＰ２４の出力電圧が、上記１Ｈの次の１Ｈ
の間データラインＸ１〜Ｘ４に印加される。

【００６５】以上の動作が、走査ドライバ３０の動作と
並行して繰り返し行われ、液晶表示パネル１０に画像が
表示される。

【００６６】［第３実施例］図９は、第３実施例のデー
タドライバに用いられるサンプルホールド回路ＳＨＢを
示す。図１と同一構成要素には、同一符号を付してその
説明を省略する。

【００６７】このサンプルホールド回路ＳＨＢは、コン
デンサＣ１とアナログスイッチＳＤとの間にコンデンサ
Ｃ２が接続され、コンデンサＣ１とコンデンサＣ２の接
続部にアナログスイッチＳＦの一端が接続され、アナロ
グスイッチＳＦの他端が定電位線としてのグランド線に
接続されている。他の点は、図１のサンプルホールド回
路ＳＨＡと同一構成である。

【００６８】次に、上記の如く構成されたサンプルホー
ルド回路ＳＨＢの動作の一例を、図１０に基づいて説明
する。

【００６９】（ｔ１）最初、アナログスイッチＳＡ、Ｓ
Ｂ、ＳＣ、ＳＤ、ＳＥ及びＳＦが共にオフにされる。

【００７０】（ｔ２）次に、アナログスイッチＳＣ、Ｓ
Ｅ及びＳＦがオンにされ、ボルテージホロアＯＰの入力
端の電位ＶＣが定電位ＶＲとなり、ボルテージホロアＯ
Ｐの出力電位ＶＯ及びコンデンサＣ２とアナログスイッ
チＳＥとの接続線の電位ＶＢが共にＶＲ＋ＶＯＦＦとな
る。

【００７１】（ｔ３）次に、アナログスイッチＳＡが所
定時間オンにされ、アナログスイッチＳＡとアナログス
イッチＳＢとの接続線の電位ＶＡが入力電位ＶＩにな
る。

【００７２】（ｔ４）次に、アナログスイッチＳＥ及び
ＳＦがオフにされ、電位ＶＢ及びＶＥがフローティング
状態になる。

【００７３】（ｔ５）次に、アナログスイッチＳＣがオ
フにされ、アナログスイッチＳＤがオンにされ、電位Ｖ
Ｂがオフセット電圧ＶＯＦＦだけ低下して定電位ＶＲと
なるため、フローティング状態の電位ＶＡもオフセット
電圧ＶＯＦＦだけ低下してＶＩ−ＶＯＦＦとなる。

【００７４】（ｔ６）次に、アナログスイッチＳＢがオ
ンにされて電位ＶＣが電位ＶＡと同じＶＩ−ＶＯＦＦと
なり、出力電位ＶＯが（ＶＩ−ＶＯＦＦ）＋ＶＯＦＦ＝
ＶＩとなる。

【００７５】このようにして、ボルテージホロアＯＰの
出力電位ＶＯが、オフセット電圧ＶＯＦＦを打ち消すよ
うに自動補正され、入力電位ＶＩに等しくなる。

【００７６】コンデンサＣ１で入力電位ＶＩをサンプリ
ングする際の時定数は、アナログスイッチＳＡのオン抵
抗と、アナログスイッチＳＦのオン抵抗と、コンデンサ
Ｃ１の容量とによって決定される。これに対し、図１の
場合の時定数は、アナログスイッチＳＡのオン抵抗と、
アナログスイッチＳＥのオン抵抗と、コンデンサＣ１の
容量と、さらに、ボルテージホロアＯＰの出力可能な電
流とによって決定される。この時定数を小さくするため
にボルテージホロアＯＰの出力可能電流を大きくする
と、ボルテージホロアＯＰの消費電力が増加するため、
ボルテージホロアＯＰの出力可能電流をあまり大きくで
きない。一方、アナログスイッチのオン抵抗を小さくす
るのに困難はない。

【００７７】したがって、この第３実施例のサンプルホ
ールド回路ＳＨＢをデータドライバに適用すれば、サン
プリング時間をより短縮でき、より高速の映像信号に対
応可能となる。

【００７８】

【発明の効果】以上説明した如く、本第１〜第４発明に
よれば、サンプルホールド回路を構成するボルテージホ
ロアの出力電圧が、オフセット電圧を打ち消すように補
正されるので、表示可能な階調数を大きくすることがで
きるという優れた効果を奏し、液晶表示装置の高画質化
に寄与するところが大きい。

【００７９】また、第３発明及び第４発明によれば、サ
ンプルホールド回路のサンプリング時間をより短縮で
き、より高速の映像信号に対応可能となるという効果を
奏する。

【図面の簡単な説明】

【図１】本発明の第１実施例のデータドライバに用いら
れるサンプルホールド回路図である。

【図２】図１の回路の動作を示すタイムチャートであ
る。

【図３】本発明の第１実施例のアクティブマトリックス
液晶駆動回路図である。

【図４】図３のデータドライバの要部回路図である。

【図５】図３の回路の動作を示すタイムチャートであ
る。

【図６】本発明の第２実施例のアクティブマトリックス
液晶駆動回路図である。

【図７】図６のデータドライバの要部回路図である。

【図８】図６の回路の動作を示すタイムチャートであ
る。

【図９】本発明の第３実施例のデータドライバに用いら
れるサンプルホールド回路図である。

【図１０】図９の回路の動作を示すタイムチャートであ
る。

【図１１】従来のアクティブマトリックス液晶駆動回路
図である。

【図１２】図１１の液晶表示パネルの回路図である。

【図１３】図１１の回路の動作を示すタイムチャートで
ある。

【図１４】従来の他のアクティブマトリックス液晶駆動
回路の要部を示す図である。

【図１５】液晶画素の駆動電圧に対する透過度を示す線
図である。

【符号の説明】

１０ 液晶表示パネル ２０Ａ〜２０Ｃ データドライバ ２１ シフトレジスタ ２２ セレクタ ２３、２４ スイッチ制御回路 ３０ 走査ドライバ ３１〜３４ バッファゲート ３５ シフトレジスタ ４０Ａ〜４０Ｃ 制御回路 ５０ 交流化・増幅回路 ＳＨＡ、ＳＨＢ、ＳＨ１１〜ＳＨ１４、ＳＨ２１〜ＳＨ
２４ サンプルホールド回路 ＯＰ、ＯＰ１１〜ＯＰ１４、ＯＰ２１〜ＯＰ２４ ボル
テージホロア Ｅ 定電圧源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 サンプルホールド回路（ＳＨＡ）の出力
   電位を液晶表示パネルのデータライン（Ｘ）に印加して
   多階調表示させるアクティブマトリックス液晶駆動方法
   において、該サンプルホールド回路は、サンプリングス
   イッチ（ＳＡ）を所定時間オンにしてコンデンサ（Ｃ
   １）の一端に入力電位ＶＩをサンプリングした後に該コ
   ンデンサの一端の電位をボルテージホロア（ＯＰ）を介
   し出力し、 該ボルテージホロアの入力端に定電位ＶＲを印加して該
   ボルテージホロアの出力電位ＶＲ＋ＶＯＦＦを該コンデ
   ンサの他端に記憶させておき、 この状態で該サンプリングスイッチを所定時間オンにし
   て該コンデンサの一端に該入力電位ＶＩを記憶させ、 該コンデンサの他端に定電位ＶＲを印加することにより
   該コンデンサの一端のフローティング電位をＶＩ−ＶＯ
   ＦＦとし、 該コンデンサの一端電位ＶＩ−ＶＯＦＦを該ボルテージ
   ホロアの入力端に印加して該ボルテージホロアの出力電
   位をＶＩとする、 ことを特徴とするアクティブマトリックス液晶駆動方
   法。
2. 【請求項２】 液晶表示パネルのデータライン（Ｘ）
   に、スイッチ制御回路で制御されるサンプルホールド回
   路（ＳＨＡ）の出力電圧を印加して多階調表示させるア
   クティブマトリックス液晶駆動回路において、該サンプ
   ルホールド回路は、 一端が該サンプルホールド回路の入力端である第１スイ
   ッチ素子（ＳＡ）と、 一端が該第１スイッチ素子の他端に接続された第２スイ
   ッチ素子（ＳＢ）と、 入力端が該第２スイッチ素子の他端に接続され出力端が
   該サンプルホールド回路の出力端であるボルテージホロ
   ア（ＯＰ）と、 一端が該ボルテージホロアの入力端に接続された第３ス
   イッチ素子（ＳＣ）と、 一端が該第３スイッチ素子の他端に接続されかつ定電位
   ＶＲが印加される第４スイッチ素子（ＳＤ）と、 一端が該第４スイッチ素子の他端に接続され他端が該ボ
   ルテージホロアの出力端に接続された第５スイッチ素子
   （ＳＥ）と、 一端が該第１スイッチ素子の他端に接続され他端が該第
   ４スイッチ素子の他端に接続されたコンデンサ（Ｃ１）
   とを有し、 該スイッチ制御回路は、該第１、第２及び第４のスイッ
   チ素子をオフにし該第３及び第５のスイッチ素子をオン
   にして該コンデンサの他端の電位をＶＲ＋ＶＯＦＦと
   し、この状態で該第１スイッチ素子を所定時間オンにし
   て該コンデンサの一端の電位をＶＩとし、次に該第３及
   び第５のスイッチ素子をオフにし該第２及び第４のスイ
   ッチ素子をオンにして該ボルテージホロアの入力端及び
   出力端の電位をそれぞれＶＩ−ＶＯＦＦ及びＶＩとす
   る、 ことを特徴とするアクティブマトリックス液晶駆動回
   路。
3. 【請求項３】 サンプルホールド回路（ＳＨＢ）の出力
   電位を液晶表示パネルのデータライン（Ｘ）に印加して
   多階調表示させるアクティブマトリックス液晶駆動方法
   において、該サンプルホールド回路は、サンプリングス
   イッチ（ＳＡ）を所定時間オンにして第１コンデンサ
   （Ｃ１）の一端に入力電位ＶＩをサンプリングした後に
   該第１コンデンサの一端の電位をボルテージホロア（Ｏ
   Ｐ）を介し出力し、 該第１コンデンサの他端と第２コンデンサ（Ｃ２）の一
   端を共に第２定電位ＶＲ２にし、該ボルテージホロアの
   入力端に第１定電位ＶＲ１を印加して該ボルテージホロ
   アの出力電位ＶＲ１＋ＶＯＦＦを第２コンデンサの一端
   に記憶させておき、 この状態で該サンプリングスイッチを所定時間オンにし
   て該第１コンデンサの一端に該入力電位ＶＩを記憶さ
   せ、 該第１コンデンサの他端と第２コンデンサの一端を同電
   位のフローティング状態にし、該第２コンデンサの他端
   に該第１定電位ＶＲ１を印加することにより該第１コン
   デンサの一端のフローティング電位をＶＩ−ＶＯＦＦと
   し、 該第１コンデンサの一端電位ＶＩ−ＶＯＦＦを該ボルテ
   ージホロアの入力端に印加して該ボルテージホロアの出
   力電位をＶＩとする、 ことを特徴とするアクティブマトリックス液晶駆動方
   法。
4. 【請求項４】 液晶表示パネルのデータライン（Ｘ）
   に、スイッチ制御回路で制御されるサンプルホールド回
   路（ＳＨＢ）の出力電圧を印加して多階調表示させるア
   クティブマトリックス液晶駆動回路において、該サンプ
   ルホールド回路は、 一端が該サンプルホールド回路の入力端である第１スイ
   ッチ素子（ＳＡ）と、 一端が該第１スイッチ素子の他端に接続された第２スイ
   ッチ素子（ＳＢ）と、 入力端が該第２スイッチ素子の他端に接続され出力端が
   該サンプルホールド回路の出力端であるボルテージホロ
   ア（ＯＰ）と、 一端が該ボルテージホロアの入力端に接続された第３ス
   イッチ素子（ＳＣ）と、 一端が該第３スイッチ素子の他端に接続されかつ第１定
   電位ＶＲ１が印加される第４スイッチ素子（ＳＤ）と、 一端が該第４スイッチ素子の他端に接続され他端が該ボ
   ルテージホロアの出力端に接続された第５スイッチ素子
   （ＳＥ）と、 一端が該第１スイッチ素子の他端に接続された第１コン
   デンサ（Ｃ１）と、 一端が該第１コンデンサの他端に接続され他端が該第４
   スイッチ素子の他端に接続された第２コンデンサ（Ｃ
   ２）と、 一端が該第１コンデンサの他端に接続され、他端が第２
   定電位ＶＲ２が印加される第６スイッチ素子（ＳＦ）と
   を有し、 該スイッチ制御回路は、該第１、第２及び第４のスイッ
   チ素子をオフにし該第３、第５及び第６のスイッチ素子
   をオンにして該第２コンデンサの他端の電位をＶＲ１＋
   ＶＯＦＦとし、この状態で該第１スイッチ素子を所定時
   間オンにして該第１コンデンサの一端の電位をＶＩと
   し、次に該第３、第５及び第６のスイッチ素子をオフに
   し該第２及び第４のスイッチ素子をオンにして該ボルテ
   ージホロアの入力端及び出力端の電位をそれぞれＶＩ−
   ＶＯＦＦ及びＶＩとする、 ことを特徴とするアクティブマトリックス液晶駆動回
   路。