JPH05275838A - 電子装置用モジュール - Google Patents
電子装置用モジュールInfo
- Publication number
- JPH05275838A JPH05275838A JP4012643A JP1264392A JPH05275838A JP H05275838 A JPH05275838 A JP H05275838A JP 4012643 A JP4012643 A JP 4012643A JP 1264392 A JP1264392 A JP 1264392A JP H05275838 A JPH05275838 A JP H05275838A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit board
- board
- electronic device
- bare chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011347 resin Substances 0.000 claims abstract description 10
- 229920005989 resin Polymers 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 229910000679 solder Inorganic materials 0.000 claims description 7
- 230000007774 longterm Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000009420 retrofitting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】回路部品等を外部環境から遮断し長期間の信頼
性を保証すると共に全体の厚さを薄くする。 【構成】絶縁材料による平板状の基板１１に、この基板
１１の一辺に沿って形成された外部回路との接続用のコ
ネクタ部１２と、片面又は両面に形成されたパターン配
線１４と、回路部品を挿入固定するための複数の凹部１
６とを設けた回路板１を形成する。この回路板１の凹部
１６にベアチップ３，受動素子４等を挿入固定して電気
的接続を行う。コネクタ部１２以外を全て外装樹脂部２
で封入する。
性を保証すると共に全体の厚さを薄くする。 【構成】絶縁材料による平板状の基板１１に、この基板
１１の一辺に沿って形成された外部回路との接続用のコ
ネクタ部１２と、片面又は両面に形成されたパターン配
線１４と、回路部品を挿入固定するための複数の凹部１
６とを設けた回路板１を形成する。この回路板１の凹部
１６にベアチップ３，受動素子４等を挿入固定して電気
的接続を行う。コネクタ部１２以外を全て外装樹脂部２
で封入する。
Description
【０００１】
【産業上の利用分野】本発明は電子装置用モジュールに
関し、特に外部回路との接続部を備えた電子装置用モジ
ュールに関する。
関し、特に外部回路との接続部を備えた電子装置用モジ
ュールに関する。
【０００２】
【従来の技術】従来、この種の電子装置用モジュール
は、例えばＩＣメモリーカードの様に、ケーシングされ
たＬＳＩ及び外部接続用コネクタ等をプリント板の上及
び端に実装し、この上にカバー等を取り付けた構造の製
品が実用化されている。
は、例えばＩＣメモリーカードの様に、ケーシングされ
たＬＳＩ及び外部接続用コネクタ等をプリント板の上及
び端に実装し、この上にカバー等を取り付けた構造の製
品が実用化されている。
【０００３】一方、成形射出されたプラスチック筺体に
回路パターンを形成し、その上に部品を実装する技術は
ＭＩＰとして知られており、例えばエレクトロ パッケ
ージング ニーズ メット バイ スリー ディメンジ
ョナル モールデド インタコネクション パッケージ
ング（Ｅｌｅｃｔｒｏ Ｐａｃｋａｇｉｎｇ Ｎｅｅｄ
ｓ Ｍｅｔ ｂｙ Ｔｈｒｅｅ Ｄｉｍｅｎｔｉｏｎａ
ｌ Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ
Ｐａｃｋａｇｉｎｇ）ヒューチャー トランスポーテー
ション テクノロジー コンファレンス アンド エク
スポジションシアトル，ワシントン（Ｆｕｔｕｒｅ Ｔ
ｒａｎｓｐｏｒｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ
Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ
Ｓｅａｔｔｌｅ，Ｗａｓｈｉｎｇｔｏｎ）（Ａｕｇｕ
ｓｔ １０−１３，１９８７）で紹介されている様に、
モールド整形された筺体に３次元実装する方法でＳＭＴ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇ
ｙ）を実現している。
回路パターンを形成し、その上に部品を実装する技術は
ＭＩＰとして知られており、例えばエレクトロ パッケ
ージング ニーズ メット バイ スリー ディメンジ
ョナル モールデド インタコネクション パッケージ
ング（Ｅｌｅｃｔｒｏ Ｐａｃｋａｇｉｎｇ Ｎｅｅｄ
ｓ Ｍｅｔ ｂｙ Ｔｈｒｅｅ Ｄｉｍｅｎｔｉｏｎａ
ｌ Ｍｏｌｄｅｄ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ
Ｐａｃｋａｇｉｎｇ）ヒューチャー トランスポーテー
ション テクノロジー コンファレンス アンド エク
スポジションシアトル，ワシントン（Ｆｕｔｕｒｅ Ｔ
ｒａｎｓｐｏｒｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ
Ｃｏｎｆｅｒｅｎｃｅ ａｎｄ Ｅｘｐｏｓｉｔｉｏｎ
Ｓｅａｔｔｌｅ，Ｗａｓｈｉｎｇｔｏｎ）（Ａｕｇｕ
ｓｔ １０−１３，１９８７）で紹介されている様に、
モールド整形された筺体に３次元実装する方法でＳＭＴ
（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇ
ｙ）を実現している。
【０００４】類似分野として混成ＩＣがある。これはセ
ラミック基板上にパターンを形成し、その上にケーシン
グされたＬＳＩやベアチップ、コンデンサ、抵抗等を搭
載し樹脂コートしている。
ラミック基板上にパターンを形成し、その上にケーシン
グされたＬＳＩやベアチップ、コンデンサ、抵抗等を搭
載し樹脂コートしている。
【０００５】
【発明が解決しようとする課題】この従来の電子装置用
モジュールは、ＩＣメモリカード等のように、たえず外
部環境に搭載部品がさらされているか、カバー等により
さらされにくい構造となっているが、長年の間には搭載
部品に外部環境の影響を受けることが考えられ、高密度
実装の為ＬＳＩ等のベアチップを搭載することは非常に
困難であった。
モジュールは、ＩＣメモリカード等のように、たえず外
部環境に搭載部品がさらされているか、カバー等により
さらされにくい構造となっているが、長年の間には搭載
部品に外部環境の影響を受けることが考えられ、高密度
実装の為ＬＳＩ等のベアチップを搭載することは非常に
困難であった。
【０００６】また、混成ＩＣでは、ベアチップの搭載は
行われているが、セラミック板に凹凸をつける等の加工
が困難であり、３次元実装を行うのは難しく、薄くする
のに限界があるという問題点があった。
行われているが、セラミック板に凹凸をつける等の加工
が困難であり、３次元実装を行うのは難しく、薄くする
のに限界があるという問題点があった。
【０００７】
【課題を解決するための手段】本発明の電子装置用モジ
ュールは、絶縁材料による平板状の基板に、この基板の
少なくとも１つの辺に沿って形成された外部回路との接
続用のコネクタ部、少なくとも片面に形成されたパター
ン配線、及び回路部品を挿入固定するための複数の凹部
を設けた回路板と、この回路板の各凹部にそれぞれ前記
パターン配線と接続して挿入固定されたＬＳＩのベアチ
ップを含む複数の回路部品と、前記回路板のコネクタ部
以外の部分及び前記複数の回路部品全てを内部に封入す
る外装樹脂部とを有している。
ュールは、絶縁材料による平板状の基板に、この基板の
少なくとも１つの辺に沿って形成された外部回路との接
続用のコネクタ部、少なくとも片面に形成されたパター
ン配線、及び回路部品を挿入固定するための複数の凹部
を設けた回路板と、この回路板の各凹部にそれぞれ前記
パターン配線と接続して挿入固定されたＬＳＩのベアチ
ップを含む複数の回路部品と、前記回路板のコネクタ部
以外の部分及び前記複数の回路部品全てを内部に封入す
る外装樹脂部とを有している。
【０００８】また、凹部の底面にパターン配線と接続す
るはんだバンプが形成され、このはんだバンプに回路部
品の電極を接続する構造を有している。
るはんだバンプが形成され、このはんだバンプに回路部
品の電極を接続する構造を有している。
【０００９】また、回路部品を接続，挿入固定した回路
板を複数枚積層し、これらを外装樹脂により一体封入形
成した構造を有している。
板を複数枚積層し、これらを外装樹脂により一体封入形
成した構造を有している。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図１（ａ），（ｂ）は本発明の第１の実施
例の外観斜視図及び断面図である。
例の外観斜視図及び断面図である。
【００１２】回路板１は、絶縁材料による平板上の基板
１１に、この基板１１の一辺に沿って形成され外部回路
と接続するための複数の接続端子部１３を含むコネクタ
部１２と、両面に形成されスルーホール１５を介して互
いに接続するパターン配線１４と、回路部品を挿入固定
するための複数の凹部１６とを設けた構造となってい
る。
１１に、この基板１１の一辺に沿って形成され外部回路
と接続するための複数の接続端子部１３を含むコネクタ
部１２と、両面に形成されスルーホール１５を介して互
いに接続するパターン配線１４と、回路部品を挿入固定
するための複数の凹部１６とを設けた構造となってい
る。
【００１３】この回路板１の各凹部１６には、ＬＳＩの
ベアチップ３、抵抗等の受動素子４等が挿入固定され、
これらベアチップ３，受動素子４等の電極はボンディン
グ線５やはんだ６によりパターン配線１４に接続されて
いる。
ベアチップ３、抵抗等の受動素子４等が挿入固定され、
これらベアチップ３，受動素子４等の電極はボンディン
グ線５やはんだ６によりパターン配線１４に接続されて
いる。
【００１４】そして、回路板１のコネクタ部１２以外の
部分及びベアチップ３，受動部品４等を含む全ての回路
部品を内部に封入するように外装樹脂部２が形成されて
いる。
部分及びベアチップ３，受動部品４等を含む全ての回路
部品を内部に封入するように外装樹脂部２が形成されて
いる。
【００１５】図２（ａ）〜（ｃ）にこの実施例の回路板
１及びベアチップ３，受動素子４の分解斜視図、並びに
ベアチップ３，受動素子４の接続固定状態の詳細を表示
する断面図を示す。
１及びベアチップ３，受動素子４の分解斜視図、並びに
ベアチップ３，受動素子４の接続固定状態の詳細を表示
する断面図を示す。
【００１６】回路板１は、まず、モールド成形により、
ＬＳＩのベアチップ３や受動素子４等を挿入固定する凹
部１６を、また裏面のパターン配線と接続するためのス
ルーホール１５用の穴を同時に成形する。次に、めっき
等により外部回路接続用のコネクタ部１２の接続端子部
１３、回路を構成するためのパターン配線１４、スルー
ホール１５，パッド１７等を同時に形成する。
ＬＳＩのベアチップ３や受動素子４等を挿入固定する凹
部１６を、また裏面のパターン配線と接続するためのス
ルーホール１５用の穴を同時に成形する。次に、めっき
等により外部回路接続用のコネクタ部１２の接続端子部
１３、回路を構成するためのパターン配線１４、スルー
ホール１５，パッド１７等を同時に形成する。
【００１７】こうして図２に示す回路板１が完成する。
そして、凹部１６にベアチップ３，受動素子４等が挿入
固定され、ボンディング線５や、はんだ６によりこれら
の電極とパターン配線１４とが接続される。はんだ付け
はリフローによる表面実装技術（ＳＭＴ）を使用すると
よい。
そして、凹部１６にベアチップ３，受動素子４等が挿入
固定され、ボンディング線５や、はんだ６によりこれら
の電極とパターン配線１４とが接続される。はんだ付け
はリフローによる表面実装技術（ＳＭＴ）を使用すると
よい。
【００１８】この後、インサートモールドにより外装樹
脂部２が形成される。
脂部２が形成される。
【００１９】このような構造とすることにより、ベアチ
ップ３を含む回路部品を外部環境から遮断することがで
きるので、長期間信頼性を保証することができる。ま
た、回路部品は回路板１の凹部１６に挿入固定されてい
るので、全体の厚さを薄くすることができる。
ップ３を含む回路部品を外部環境から遮断することがで
きるので、長期間信頼性を保証することができる。ま
た、回路部品は回路板１の凹部１６に挿入固定されてい
るので、全体の厚さを薄くすることができる。
【００２０】なお、回路部品とパターン配線１４との接
続は、図３に示すように、凹部１６の底面にパターン配
線１４と接続するバンプ１８を設け、このバンプ１によ
り行うことができる。
続は、図３に示すように、凹部１６の底面にパターン配
線１４と接続するバンプ１８を設け、このバンプ１によ
り行うことができる。
【００２１】図４は本発明の第２の実施例を示す断面図
である。
である。
【００２２】この実施例は、３枚の回路板１ａ，１ｂ，
１ｃを積層してインサートモールドにより一体化形成し
たものである。このように立体化構造にしても、一枚一
枚の回路板が薄くできるので、この場合も全体の厚さを
薄くすることができる。なお、各回路板のパターン配線
間の接続はスルーホールにピン７を注入する等の方法で
行うことができる。また当然、はんだ付けでもよい。
１ｃを積層してインサートモールドにより一体化形成し
たものである。このように立体化構造にしても、一枚一
枚の回路板が薄くできるので、この場合も全体の厚さを
薄くすることができる。なお、各回路板のパターン配線
間の接続はスルーホールにピン７を注入する等の方法で
行うことができる。また当然、はんだ付けでもよい。
【００２３】図５は本発明の第３の実施例を示す断面図
である。
である。
【００２４】この実施例は、コレクタ部１２に接続端子
部１３と接続するばね接触子８１をもつ電気コネクタ８
が接続されており、より高密度で外部回路との入出力が
可能になる。
部１３と接続するばね接触子８１をもつ電気コネクタ８
が接続されており、より高密度で外部回路との入出力が
可能になる。
【００２５】図６は本発明の第４の実施例を示す断面図
である。
である。
【００２６】この実施例は、ベアチップ３が回路板１ｄ
の両面に実装できるように、両面に凹部１６を有してい
る。
の両面に実装できるように、両面に凹部１６を有してい
る。
【００２７】図７は本発明の第５の実施例を示す断面図
である。
である。
【００２８】この実施例は、片面にＡｌなどで形成され
たヒートシンク９を取り付けたもので、インサートモー
ルドを行う段階で同時に取付けることにより後付けの手
間をなくすことができる。
たヒートシンク９を取り付けたもので、インサートモー
ルドを行う段階で同時に取付けることにより後付けの手
間をなくすことができる。
【００２９】
【発明の効果】以上説明したように本発明は、絶縁材料
による平板状の基板に、この基板の一辺に沿って形成さ
れた外部回路との接続用のコネクタ部と、片面又は両面
に形成されたパターン配線と、回路部品を挿入固定する
ための複数の凹部とを設けた回路板を形成し、この回路
板の凹部にベアチップ，受動素子等を挿入固定して電気
的接続を行い、コネクタ部以外を全て外装樹脂部で封入
する構造とすることにより、ベアチップを含む回路部品
等を外部環境から遮断できるので長期間信頼性を保証す
ることができ、また回路部品を凹部に挿入固定できるの
で全体の厚さを薄くすることができる効果がある。
による平板状の基板に、この基板の一辺に沿って形成さ
れた外部回路との接続用のコネクタ部と、片面又は両面
に形成されたパターン配線と、回路部品を挿入固定する
ための複数の凹部とを設けた回路板を形成し、この回路
板の凹部にベアチップ，受動素子等を挿入固定して電気
的接続を行い、コネクタ部以外を全て外装樹脂部で封入
する構造とすることにより、ベアチップを含む回路部品
等を外部環境から遮断できるので長期間信頼性を保証す
ることができ、また回路部品を凹部に挿入固定できるの
で全体の厚さを薄くすることができる効果がある。
【図１】本発明の第１の実施例を示す外観斜視図及び断
面図である。
面図である。
【図２】図１に示された実施例の回路板及び回路部品の
分解斜視図並びに回路部品の挿入固定，接続の詳細を示
す断面図である。
分解斜視図並びに回路部品の挿入固定，接続の詳細を示
す断面図である。
【図３】図１に示された実施例の回路部品の接続の他の
例を示す断面図である。
例を示す断面図である。
【図４】本発明の第２の実施例を示す断面図である。
【図５】本発明の第３の実施例を示す断面図である。
【図６】本発明の第４の実施例を示す断面図である。
【図７】本発明の第５の実施例を示す断面図である。
１，１ａ〜１ｅ 回路板 ２，２ａ〜２ｃ 外装樹脂部 ３ ベアチップ ４ 受動素子 ５ ボンディング線 ６ はんだ ７ ピン ８ 電気コネクタ ９ ヒートシンク １１ 基板 １２ コネクタ部 １３ 接続端子部 １４ パターン配線 １５ スルーホール １６ 凹部 １７ パッド １８ バンプ ３１ 電極 ８１ ばね接触子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 Ｈ０５Ｋ 1/11 Ｃ 7511−4Ｅ
Claims (3)
- 【請求項１】 絶縁材料による平板状の基板に、この基
板の少なくとも１つの辺に沿って形成された外部回路と
の接続用のコネクタ部、少なくとも片面に形成されたパ
ターン配線、及び回路部品を挿入固定するための複数の
凹部を設けた回路板と、この回路板の各凹部にそれぞれ
前記パターン配線と接続して挿入固定されたＬＳＩのベ
アチップを含む複数の回路部品と、前記回路板のコネク
タ部以外の部分及び前記複数の回路部品全てを内部に封
入する外装樹脂部とを有することを特徴とする電子装置
用モジュール。 - 【請求項２】 凹部の底面にパターン配線と接続するは
んだバンプが形成され、このはんだバンプに回路部品の
電極を接続する構造とした請求項１記載の電子装置用モ
ジュール。 - 【請求項３】 回路部品を接続，挿入固定した回路板を
複数枚積層し、これらを外装樹脂により一体封入形成し
た構造の請求項１記載の電子装置用モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012643A JPH05275838A (ja) | 1992-01-28 | 1992-01-28 | 電子装置用モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012643A JPH05275838A (ja) | 1992-01-28 | 1992-01-28 | 電子装置用モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275838A true JPH05275838A (ja) | 1993-10-22 |
Family
ID=11811047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012643A Withdrawn JPH05275838A (ja) | 1992-01-28 | 1992-01-28 | 電子装置用モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275838A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531083A (ja) * | 2003-07-17 | 2007-11-01 | サンディスク コーポレイション | 隆起部を備えたメモリカード |
| JP2008112929A (ja) * | 2006-10-31 | 2008-05-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2011090658A (ja) * | 2009-10-23 | 2011-05-06 | Walton Advanced Engineering Inc | 放熱装置及び電子回路モジュール |
| WO2014122867A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社ケーヒン | 電子回路装置及びその製造方法 |
| WO2015019423A1 (ja) * | 2013-08-06 | 2015-02-12 | 本田技研工業株式会社 | 電子回路接続構造 |
-
1992
- 1992-01-28 JP JP4012643A patent/JPH05275838A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531083A (ja) * | 2003-07-17 | 2007-11-01 | サンディスク コーポレイション | 隆起部を備えたメモリカード |
| US7864540B2 (en) | 2003-07-17 | 2011-01-04 | Sandisk Corporation | Peripheral card with sloped edges |
| JP2008112929A (ja) * | 2006-10-31 | 2008-05-15 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| JP2011090658A (ja) * | 2009-10-23 | 2011-05-06 | Walton Advanced Engineering Inc | 放熱装置及び電子回路モジュール |
| WO2014122867A1 (ja) * | 2013-02-08 | 2014-08-14 | 株式会社ケーヒン | 電子回路装置及びその製造方法 |
| JPWO2014122867A1 (ja) * | 2013-02-08 | 2017-01-26 | 株式会社ケーヒン | 電子回路装置及びその製造方法 |
| US9713260B2 (en) | 2013-02-08 | 2017-07-18 | Keihin Corporation | Electronic circuit device and method for manufacturing same |
| WO2015019423A1 (ja) * | 2013-08-06 | 2015-02-12 | 本田技研工業株式会社 | 電子回路接続構造 |
| JP5961763B2 (ja) * | 2013-08-06 | 2016-08-02 | 本田技研工業株式会社 | 電子回路接続構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661339A (en) | Thin multichip module | |
| JP2724312B2 (ja) | Ｉｃチップ・キャリアパッケージ | |
| US4604678A (en) | Circuit board with high density electrical tracers | |
| JP2987101B2 (ja) | 半導体装置の接続方法並びに半導体装置の接続器 | |
| KR100628286B1 (ko) | 캐노피형 캐리어를 구비한 전자 모듈 | |
| US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| JPH09283695A (ja) | 半導体実装構造 | |
| KR970701491A (ko) | 전자 시스템 접속용 전자 조립체 및 그 제조방법(electronic assembly for connecting to an electronic system and method of manufacture thereof) | |
| JP2004319991A (ja) | パワー半導体モジュール | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| US5311396A (en) | Smart card chip-based electronic circuit | |
| JP3247634B2 (ja) | 半導体デバイス・パッケージ及び組み立て方法 | |
| JP2000031617A (ja) | メモリモジュールおよびその製造方法 | |
| EP0511578B1 (en) | A modular construction, power circuit arrangement being highly compact and efficient in terms of heat dissipation | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JPH05275838A (ja) | 電子装置用モジュール | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| JP2705468B2 (ja) | 混成集積回路装置 | |
| JP2876789B2 (ja) | 半導体モジュール | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2001156222A (ja) | 基板接続構造、基板接続用プリント配線基板および基板接続方法 | |
| JPS62179794A (ja) | 電気回路配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |