JPH05275598A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05275598A JPH05275598A JP4071718A JP7171892A JPH05275598A JP H05275598 A JPH05275598 A JP H05275598A JP 4071718 A JP4071718 A JP 4071718A JP 7171892 A JP7171892 A JP 7171892A JP H05275598 A JPH05275598 A JP H05275598A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- lead frame
- die pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 229920005989 resin Polymers 0.000 claims abstract description 46
- 239000011347 resin Substances 0.000 claims abstract description 46
- 238000007789 sealing Methods 0.000 claims abstract description 23
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 11
- 239000011147 inorganic material Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 9
- 239000002131 composite material Substances 0.000 claims abstract description 5
- 238000005304 joining Methods 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 8
- 230000001070 adhesive effect Effects 0.000 abstract description 8
- 230000003014 reinforcing effect Effects 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 description 28
- 239000011248 coating agent Substances 0.000 description 21
- 238000000034 method Methods 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000009501 film coating Methods 0.000 description 3
- 238000007733 ion plating Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体チップを搭載するダイパッド
や樹脂フィルム、さらにはリードフレームの内部リード
等の封止樹脂との剥離が起きやすい部分を補強して接着
強度を向上せしめることにより、リフロー実装時および
実用時においてもクラック等の問題を起こさない信頼性
のある樹脂封止の半導体装置を提供する。 【構成】 半導体素子と、これを搭載するダイパッドを
備えたリードフレームと、前記素子に設けた電極とリー
ドフレームのインナーリードとを細線で連結した構成体
を樹脂封止した半導体装置において、前記ダイパッドや
必要によりインナ−リードの下面および側面を無機物の
薄膜で被覆した半導体装置である。この無機物被膜はヒ
ートスプレッダ、ＴＡＢやＦＰＣとリードフレームとの
複合リードフレーム等各種のタイプの半導体装置に適用
できる。
や樹脂フィルム、さらにはリードフレームの内部リード
等の封止樹脂との剥離が起きやすい部分を補強して接着
強度を向上せしめることにより、リフロー実装時および
実用時においてもクラック等の問題を起こさない信頼性
のある樹脂封止の半導体装置を提供する。 【構成】 半導体素子と、これを搭載するダイパッドを
備えたリードフレームと、前記素子に設けた電極とリー
ドフレームのインナーリードとを細線で連結した構成体
を樹脂封止した半導体装置において、前記ダイパッドや
必要によりインナ−リードの下面および側面を無機物の
薄膜で被覆した半導体装置である。この無機物被膜はヒ
ートスプレッダ、ＴＡＢやＦＰＣとリードフレームとの
複合リードフレーム等各種のタイプの半導体装置に適用
できる。
Description
【０００１】
【産業上の利用分野】本発明は樹脂封止した半導体装置
に関するものである。
に関するものである。
【０００２】
【従来の技術】一般に樹脂封止半導体装置は、図６に断
面で示すように、リードフレーム１の中央部に半導体チ
ップ２を搭載するためのダイパッド３を有し、Ａｇペー
ストなどの接合材４で半導体チップ２をダイボンディン
グした後、該チップ上の電極パッド５とリードフレーム
１のインナ−リード１ａとをＡｕ線などのボンディング
ワイヤ６で接合して形成された構成体を、パッケージ内
に装入し樹脂封止７されて作製される。この様にして作
製された半導体装置は、リードフレーム１の先端（アウ
ターリード）１ｂにはんだ８を塗布し、回路基盤９には
んだ付けをするために熱照射や加熱してはんだを融解す
るリフロー処理がなされ、アウターリード１ｂと基盤９
を強固に接続する。
面で示すように、リードフレーム１の中央部に半導体チ
ップ２を搭載するためのダイパッド３を有し、Ａｇペー
ストなどの接合材４で半導体チップ２をダイボンディン
グした後、該チップ上の電極パッド５とリードフレーム
１のインナ−リード１ａとをＡｕ線などのボンディング
ワイヤ６で接合して形成された構成体を、パッケージ内
に装入し樹脂封止７されて作製される。この様にして作
製された半導体装置は、リードフレーム１の先端（アウ
ターリード）１ｂにはんだ８を塗布し、回路基盤９には
んだ付けをするために熱照射や加熱してはんだを融解す
るリフロー処理がなされ、アウターリード１ｂと基盤９
を強固に接続する。
【０００３】一般に半導体装置の封止樹脂は吸湿性を有
するため経時的に水分を吸収し、また構成部品に付着し
ている水分もある。この様な含有水分は主に樹脂との界
面を破壊し、その隙間に溜った水分はリフロー加熱によ
って急激な気化を起こして膨脹し、樹脂破壊１０を生じ
させる。一方、潜在的に常温時においては、樹脂と構成
部品、特にダイパッド間でそれぞれの熱膨張差に起因す
る歪みが発生して界面に剪断剥離が起きることが分って
おり、リフロー加熱時にこの剥離した間隙部分に発生す
る水蒸気が剥離を助長する。特に応力集中が起きやすい
ダイパッドの端部では剥離が大きく、蒸気圧の作用と相
俟って図に示すようなクラック１０が発生する。このた
め半導体装置の封止性能を落し信頼性を損なうことにな
る。
するため経時的に水分を吸収し、また構成部品に付着し
ている水分もある。この様な含有水分は主に樹脂との界
面を破壊し、その隙間に溜った水分はリフロー加熱によ
って急激な気化を起こして膨脹し、樹脂破壊１０を生じ
させる。一方、潜在的に常温時においては、樹脂と構成
部品、特にダイパッド間でそれぞれの熱膨張差に起因す
る歪みが発生して界面に剪断剥離が起きることが分って
おり、リフロー加熱時にこの剥離した間隙部分に発生す
る水蒸気が剥離を助長する。特に応力集中が起きやすい
ダイパッドの端部では剥離が大きく、蒸気圧の作用と相
俟って図に示すようなクラック１０が発生する。このた
め半導体装置の封止性能を落し信頼性を損なうことにな
る。
【０００４】そのため半導体装置の出荷に際して防湿の
ための特別梱包を行ったり、基盤実装時間を短時間にす
ることを要請したり、更には基盤実装前に吸湿品の空焼
きを実施するなどの対策がとられるが、これらの方法に
は極めた手数が掛ると共に需要先での対応が必要となり
って好ましくない。
ための特別梱包を行ったり、基盤実装時間を短時間にす
ることを要請したり、更には基盤実装前に吸湿品の空焼
きを実施するなどの対策がとられるが、これらの方法に
は極めた手数が掛ると共に需要先での対応が必要となり
って好ましくない。
【０００５】一方、封止樹脂とダイパッドとの剥離を防
止するために、例えば特開昭５８−１９９５４８号公報
には、図８に断面で示すようにダイパッド（タブ）３の
裏面を凹凸形状１１に形成することを提示している。ま
た、特開昭５５−４９８３号公報には、図８に平面で示
すようなダイパッド（アイランド）３に部分的な切抜き
部１２を設けることを開示しており、さらに、特開平６
０−９７６４５号公報では、図９に断面で示すようにダ
イパッド（タブ）３の裏面に封止樹脂と近似した熱膨張
係数を有する熱硬化性或いは熱可塑性の有機樹脂（ポリ
イミド系）１３を取り付けた半導体装置を提案してい
る。
止するために、例えば特開昭５８−１９９５４８号公報
には、図８に断面で示すようにダイパッド（タブ）３の
裏面を凹凸形状１１に形成することを提示している。ま
た、特開昭５５−４９８３号公報には、図８に平面で示
すようなダイパッド（アイランド）３に部分的な切抜き
部１２を設けることを開示しており、さらに、特開平６
０−９７６４５号公報では、図９に断面で示すようにダ
イパッド（タブ）３の裏面に封止樹脂と近似した熱膨張
係数を有する熱硬化性或いは熱可塑性の有機樹脂（ポリ
イミド系）１３を取り付けた半導体装置を提案してい
る。
【０００６】
【発明が解決しようとする課題】上記した従来の方法
は、ダイパッドを機械的に加工してその表面積を拡大し
たり、引っかかりを付けることにより、封止樹脂との接
触面を大きくして剪断剥離やクラックの発生を抑制しよ
うとするものであるが、ダイパッド自体の封止樹脂との
接合強度の改善は完全なものになっていなく、吸湿する
と接着が破壊し、水の溜まりができてリフロー時に急膨
脹を起こして封止樹脂が破壊する。また、ポリイミド系
の有機樹脂を使用する場合には、該樹脂自体にも吸湿性
を有しているので問題が残る。
は、ダイパッドを機械的に加工してその表面積を拡大し
たり、引っかかりを付けることにより、封止樹脂との接
触面を大きくして剪断剥離やクラックの発生を抑制しよ
うとするものであるが、ダイパッド自体の封止樹脂との
接合強度の改善は完全なものになっていなく、吸湿する
と接着が破壊し、水の溜まりができてリフロー時に急膨
脹を起こして封止樹脂が破壊する。また、ポリイミド系
の有機樹脂を使用する場合には、該樹脂自体にも吸湿性
を有しているので問題が残る。
【０００７】本発明は上記したような従来の問題点を解
消するものであって、半導体チップを搭載するダイパッ
ドや樹脂フィルム、さらにはリードフレームの内部リー
ド等の封止樹脂との剥離が起きやすい部分を補強して接
着強度を向上せしめることにより、リフロー実装時およ
び実用時においてもクラック等の問題を起こさない信頼
性のある樹脂封止の半導体装置を提供することを目的と
するものである。
消するものであって、半導体チップを搭載するダイパッ
ドや樹脂フィルム、さらにはリードフレームの内部リー
ド等の封止樹脂との剥離が起きやすい部分を補強して接
着強度を向上せしめることにより、リフロー実装時およ
び実用時においてもクラック等の問題を起こさない信頼
性のある樹脂封止の半導体装置を提供することを目的と
するものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は以下の構成を要旨とする。すなわち、 (1)半導体素子と、これを搭載するダイパッドを備えた
リードフレームと、前記素子に設けた電極とリードフレ
ームのインナーリードとを細線で連結した構成体を樹脂
封止した半導体装置において、前記ダイパッドの封止樹
脂と接触する上、下面および側面であって、これらの少
なくとも一部に無機物の薄膜で被覆したことを特徴とす
る半導体装置。 (2)半導体素子と、これを搭載するヒートスプレッダを
備えたリードフレームと、前記素子に設けた電極とリー
ドフレームのインナーリードとを細線で連結した構成体
を樹脂封止した半導体装置において、前記ヒートスプレ
ッダの封止樹脂に接触する上面および側面であって、こ
れらの少なくとも一部に無機物の薄膜で被覆したことを
特徴とする半導体装置。 (3)半導体素子と、これを搭載するデバイスホールを備
えたＴＡＢあるいはＦＰＣとリードフレームとが接合し
てなる複合リードフレームと、前記素子に設けた電極と
ＴＡＢ或いはＦＰＣのインナ−リードとを細線で連結し
た構成体を樹脂封止した半導体装置において、前記デバ
イスホールを構成する有機樹脂フィルムの封止樹脂に接
触する上、下面であって、これらの少なくとも一部に無
機物の薄膜で被覆したことを特徴とする半導体装置。 (4)上記 (3)項のデバイスホールを構成する有機樹脂フ
ィルムをヒートスプレッダで支承する樹脂封止した半導
体装置において、前記ヒートスプレッダの封止樹脂に接
触する面の少なくとも一部に無機物の薄膜で被覆したこ
とを特徴とする半導体装置。 (5)樹脂封止されるリードフレームのインナ−リード部
において、その封止樹脂に接触する下面、上面および側
面であって、それらの少なくとも一部に無機物の薄膜で
被覆したことを特徴とする前項 (1),(2),(3)或いは(4)
の何か記載の半導体装置である。
に本発明は以下の構成を要旨とする。すなわち、 (1)半導体素子と、これを搭載するダイパッドを備えた
リードフレームと、前記素子に設けた電極とリードフレ
ームのインナーリードとを細線で連結した構成体を樹脂
封止した半導体装置において、前記ダイパッドの封止樹
脂と接触する上、下面および側面であって、これらの少
なくとも一部に無機物の薄膜で被覆したことを特徴とす
る半導体装置。 (2)半導体素子と、これを搭載するヒートスプレッダを
備えたリードフレームと、前記素子に設けた電極とリー
ドフレームのインナーリードとを細線で連結した構成体
を樹脂封止した半導体装置において、前記ヒートスプレ
ッダの封止樹脂に接触する上面および側面であって、こ
れらの少なくとも一部に無機物の薄膜で被覆したことを
特徴とする半導体装置。 (3)半導体素子と、これを搭載するデバイスホールを備
えたＴＡＢあるいはＦＰＣとリードフレームとが接合し
てなる複合リードフレームと、前記素子に設けた電極と
ＴＡＢ或いはＦＰＣのインナ−リードとを細線で連結し
た構成体を樹脂封止した半導体装置において、前記デバ
イスホールを構成する有機樹脂フィルムの封止樹脂に接
触する上、下面であって、これらの少なくとも一部に無
機物の薄膜で被覆したことを特徴とする半導体装置。 (4)上記 (3)項のデバイスホールを構成する有機樹脂フ
ィルムをヒートスプレッダで支承する樹脂封止した半導
体装置において、前記ヒートスプレッダの封止樹脂に接
触する面の少なくとも一部に無機物の薄膜で被覆したこ
とを特徴とする半導体装置。 (5)樹脂封止されるリードフレームのインナ−リード部
において、その封止樹脂に接触する下面、上面および側
面であって、それらの少なくとも一部に無機物の薄膜で
被覆したことを特徴とする前項 (1),(2),(3)或いは(4)
の何か記載の半導体装置である。
【０００９】この様に本発明は、半導体装置の構成体に
おける封止樹脂との剪断や剥離が起こりやすい部分に無
機物の薄膜被覆を形成することにより、この無機被膜が
封止樹脂との密着性が極めて良好であるため、両者が強
固に接合し、接着強度の大きい界面とすることができ
て、水分を吸着しても接着が破壊することがない。
おける封止樹脂との剪断や剥離が起こりやすい部分に無
機物の薄膜被覆を形成することにより、この無機被膜が
封止樹脂との密着性が極めて良好であるため、両者が強
固に接合し、接着強度の大きい界面とすることができ
て、水分を吸着しても接着が破壊することがない。
【００１０】以下に本発明を詳細に説明する。本発明に
おける薄膜被覆を形成する無機物は、Ａｌ、Ａｌ酸化物
（Ａｌx Ｏy）、Ｓｉ酸化物（Ｓｉx Ｏy ）、Ｓｉ窒化
物（Ｓｉx Ｎy ）、Ｔｉ或いはＴｉ酸化物（Ｔｉ
x Ｏy ）、Ｃｒ酸化物（Ｃｒx Ｏy ）等であり、これら
を溶射、イオンプレーティング等のドライコーティング
法により一層或いは複数層に被覆する。このコーティン
グ工程の一例をリードフレームの被覆例で示せば、製品
厚さの素材をエッチィング或いはプレスで所定にリード
フレーム形状に成形し、電極部にＡｇメッキを施した
後、無機被覆の不要部分をマスキングしてから前記無機
物の少なくとも１種類をドライコーティングする。ま
た、素材上下面の少なくとも一面にドライコーティング
し、不要部分をエッチングで除去してリードフレームを
成形する方法でもよい。膜厚は１００オングストローム
から数十μｍの範囲とすれば十分である。その後ダイパ
ッドに半導体チップを搭載しダイボンディングしてから
所定の工程でワイヤボンディングし、モールド金型に導
入してエポキシ系樹脂でモールドする。上記無機物のド
ライコーティング法は特別な手段を必要とすることな
く、それ自体通常の方法を用いればよい。
おける薄膜被覆を形成する無機物は、Ａｌ、Ａｌ酸化物
（Ａｌx Ｏy）、Ｓｉ酸化物（Ｓｉx Ｏy ）、Ｓｉ窒化
物（Ｓｉx Ｎy ）、Ｔｉ或いはＴｉ酸化物（Ｔｉ
x Ｏy ）、Ｃｒ酸化物（Ｃｒx Ｏy ）等であり、これら
を溶射、イオンプレーティング等のドライコーティング
法により一層或いは複数層に被覆する。このコーティン
グ工程の一例をリードフレームの被覆例で示せば、製品
厚さの素材をエッチィング或いはプレスで所定にリード
フレーム形状に成形し、電極部にＡｇメッキを施した
後、無機被覆の不要部分をマスキングしてから前記無機
物の少なくとも１種類をドライコーティングする。ま
た、素材上下面の少なくとも一面にドライコーティング
し、不要部分をエッチングで除去してリードフレームを
成形する方法でもよい。膜厚は１００オングストローム
から数十μｍの範囲とすれば十分である。その後ダイパ
ッドに半導体チップを搭載しダイボンディングしてから
所定の工程でワイヤボンディングし、モールド金型に導
入してエポキシ系樹脂でモールドする。上記無機物のド
ライコーティング法は特別な手段を必要とすることな
く、それ自体通常の方法を用いればよい。
【００１１】無機物としてＡｌ，Ｓｉ，Ｔｉ等の酸化物
（一部窒化物）を用いるのは耐蝕性および耐熱性に優
れ、しかも、封止樹脂との密着性が極めて良好であるか
らである。また、ＡｌやＴｉは被覆後大気中に露される
と酸化（Ａｌ2 Ｏ3 ，ＴｉＯ2）し、上記と同様の効果
を奏する。上記酸化物の他にＣｒ2 Ｏ3 ，ＺｒＯ，Ｃｅ
Ｏ2 ，ＴｈＯ2 ，ＭｇＯ，ＢｅＯ等を用いてもよく、ま
た窒化物としてＺｒＮ，ＨｆＮ，ＶＮ，ＣｒＮ，Ａｌ
Ｎ，ＢＮ等の皮膜も適用可能とする。尚、リードフレー
ム、ダイパッド、或いはヒートスプレッダには、無機被
覆する前の工程で予めこれらの表面をダル加工しておく
ことが好ましい。すなわち表面を粗面にすることによ
り、封止樹脂との接着性或いは無機被膜の接合力を向上
させることができる。この粗面形成は、例えば粗面にす
る必要のない部分をマスキングし、必要部分をエッチン
グ等の手段で部分的に行うことも可能である。
（一部窒化物）を用いるのは耐蝕性および耐熱性に優
れ、しかも、封止樹脂との密着性が極めて良好であるか
らである。また、ＡｌやＴｉは被覆後大気中に露される
と酸化（Ａｌ2 Ｏ3 ，ＴｉＯ2）し、上記と同様の効果
を奏する。上記酸化物の他にＣｒ2 Ｏ3 ，ＺｒＯ，Ｃｅ
Ｏ2 ，ＴｈＯ2 ，ＭｇＯ，ＢｅＯ等を用いてもよく、ま
た窒化物としてＺｒＮ，ＨｆＮ，ＶＮ，ＣｒＮ，Ａｌ
Ｎ，ＢＮ等の皮膜も適用可能とする。尚、リードフレー
ム、ダイパッド、或いはヒートスプレッダには、無機被
覆する前の工程で予めこれらの表面をダル加工しておく
ことが好ましい。すなわち表面を粗面にすることによ
り、封止樹脂との接着性或いは無機被膜の接合力を向上
させることができる。この粗面形成は、例えば粗面にす
る必要のない部分をマスキングし、必要部分をエッチン
グ等の手段で部分的に行うことも可能である。
【００１２】図１乃至図５は本発明半導体装置の実施態
様を断面で示す。図６と同一部分には同一符号を用いて
いるのでその説明は省略する。図１は半導体チップ２を
ダイパッド３に搭載接合したタイプの半導体装置であっ
て、ダイパッド３の裏面３ａおよび側面３ｂに無機被膜
１４を被覆している。図２は図１の半導体装置におい
て、更にリードフレーム１のインナ−リード１ａ下面１
ｂおよび側面１ｃに無機被膜１４を被覆している場合を
示している。本発明では上記態様の外に、ＴＡＢ(Tape
Automated Bondinng) やＦＰＣ(Flex Printed Curcuit)
とリードフレームとを組立てた複合リードフレームを使
用する半導体装置においても、ＴＡＢ或いはＦＰＣの裏
面、若しくはこれらの支持の基盤（ダイパド或いはヒー
トスプレッダ）を設ける場合には、この基盤の封止樹脂
に接触する上面および下面の一部又は全部に無機被膜の
形成を適用できる。図３はＴＡＢテープ１６とリードフ
レーム１を組立てた複合リードフレームタイプの半導体
装置であり、ダイパッド３を接合したデバイスホールを
構成する樹脂１９の下面１９ａに無機被膜１４を被覆し
てた例である。図４は半導体チップ２をヒートスプレッ
ダー１７に直接搭載接合したタイプの半導体装置であっ
て、該ヒートスプレッダ１７の封止樹脂に接する上面１
７ａ，側面１７ｂ、並びに必要によりインナーリード１
の下面１ｂ，側面１ｃ，更には上面を含めてそれらの少
なくとも一部分に無機被膜１８，１５を被覆している。
図５は、図３の半導体装置におけるダイパッド３接合の
樹脂１９を支承するヒートスプレッダ１７を設けたタイ
プであって、該ヒートスプレッダ１７の封止樹脂に接す
る上面１７ａおよび側面１７ｂにも無機被膜１８を被覆
している。なお、上記それぞれの態様において、図１、
図２および図３に示すように、リードフレームのインナ
−リードの無機被覆は必ずしも実施しなくてよく、必要
に応じて選択すればよい。また、ダイパッド、リードフ
レームのインナーリードおよびダイパッド等に行う無機
被覆は、封止樹脂と接触する全面に行うことがより好ま
しいが、下面やコーナ部のような封止樹脂との剥離、破
壊が起きやすい部分を選択して実施することができる。
様を断面で示す。図６と同一部分には同一符号を用いて
いるのでその説明は省略する。図１は半導体チップ２を
ダイパッド３に搭載接合したタイプの半導体装置であっ
て、ダイパッド３の裏面３ａおよび側面３ｂに無機被膜
１４を被覆している。図２は図１の半導体装置におい
て、更にリードフレーム１のインナ−リード１ａ下面１
ｂおよび側面１ｃに無機被膜１４を被覆している場合を
示している。本発明では上記態様の外に、ＴＡＢ(Tape
Automated Bondinng) やＦＰＣ(Flex Printed Curcuit)
とリードフレームとを組立てた複合リードフレームを使
用する半導体装置においても、ＴＡＢ或いはＦＰＣの裏
面、若しくはこれらの支持の基盤（ダイパド或いはヒー
トスプレッダ）を設ける場合には、この基盤の封止樹脂
に接触する上面および下面の一部又は全部に無機被膜の
形成を適用できる。図３はＴＡＢテープ１６とリードフ
レーム１を組立てた複合リードフレームタイプの半導体
装置であり、ダイパッド３を接合したデバイスホールを
構成する樹脂１９の下面１９ａに無機被膜１４を被覆し
てた例である。図４は半導体チップ２をヒートスプレッ
ダー１７に直接搭載接合したタイプの半導体装置であっ
て、該ヒートスプレッダ１７の封止樹脂に接する上面１
７ａ，側面１７ｂ、並びに必要によりインナーリード１
の下面１ｂ，側面１ｃ，更には上面を含めてそれらの少
なくとも一部分に無機被膜１８，１５を被覆している。
図５は、図３の半導体装置におけるダイパッド３接合の
樹脂１９を支承するヒートスプレッダ１７を設けたタイ
プであって、該ヒートスプレッダ１７の封止樹脂に接す
る上面１７ａおよび側面１７ｂにも無機被膜１８を被覆
している。なお、上記それぞれの態様において、図１、
図２および図３に示すように、リードフレームのインナ
−リードの無機被覆は必ずしも実施しなくてよく、必要
に応じて選択すればよい。また、ダイパッド、リードフ
レームのインナーリードおよびダイパッド等に行う無機
被覆は、封止樹脂と接触する全面に行うことがより好ま
しいが、下面やコーナ部のような封止樹脂との剥離、破
壊が起きやすい部分を選択して実施することができる。
【００１３】
【実施例】図１に示す半導体装置を樹脂封止した後、温
度２８℃、湿度９５％に保持した雰囲気に表１に示す各
種時間放置し、その後回路基盤へのハンダ付けと同一条
件である２３０〜２６０℃×５〜１０秒の加熱を行っ
た。本発明装置にはダイパッド下面および側面にイオン
プレーティング法でＳｉＯx の薄膜を被覆した。比較の
ためにコーティングなしのものを同様に処理した。加熱
後の樹脂のくラック発生状況を調査した。結果を表１に
示す。
度２８℃、湿度９５％に保持した雰囲気に表１に示す各
種時間放置し、その後回路基盤へのハンダ付けと同一条
件である２３０〜２６０℃×５〜１０秒の加熱を行っ
た。本発明装置にはダイパッド下面および側面にイオン
プレーティング法でＳｉＯx の薄膜を被覆した。比較の
ためにコーティングなしのものを同様に処理した。加熱
後の樹脂のくラック発生状況を調査した。結果を表１に
示す。
【００１４】
【表１】
【００１５】表１の検査結果において、分母は試料数、
分子はくラック発生試料数であり、これから明らかのよ
うに、本発明装置は加湿雰囲気で２００時間経過後もく
ラックの発生が見られなかったが、無機コーティングな
しの比較試料ではかなりの試料にくラックの発生が見ら
れた。
分子はくラック発生試料数であり、これから明らかのよ
うに、本発明装置は加湿雰囲気で２００時間経過後もく
ラックの発生が見られなかったが、無機コーティングな
しの比較試料ではかなりの試料にくラックの発生が見ら
れた。
【００１６】
【発明の効果】以上のように本発明によれば、半導体装
置の構成体必要部分にドライコーティングによる無機物
の薄膜を被覆することにより、封止樹脂との接着が非常
に強固になされ、水分を吸着しても接着が剥離したり破
壊が起こらず、そのため水分が界面に溜まることがない
ので従来問題になっていたリフロー実装時の水分の急激
な膨脹によるくラックの発生も起きない。また接着剥離
も起きないのでダイパッドコーナーでの応力集中も無
く、極めて信頼性の高い半導体装置を提供できる。な
お、ドライコーティングも従来の方式を応用でき、安価
な製造が可能である。
置の構成体必要部分にドライコーティングによる無機物
の薄膜を被覆することにより、封止樹脂との接着が非常
に強固になされ、水分を吸着しても接着が剥離したり破
壊が起こらず、そのため水分が界面に溜まることがない
ので従来問題になっていたリフロー実装時の水分の急激
な膨脹によるくラックの発生も起きない。また接着剥離
も起きないのでダイパッドコーナーでの応力集中も無
く、極めて信頼性の高い半導体装置を提供できる。な
お、ドライコーティングも従来の方式を応用でき、安価
な製造が可能である。
【図１】本発明半導体装置の実施態様を示す断面説明
図。
図。
【図２】本発明半導体装置の他の実施態様を示す断面説
明図。
明図。
【図３】本発明半導体装置その他の実施態様を示す断面
説明図
説明図
【図４】本発明半導体装置の別の実施態様を示す断面説
明図。
明図。
【図５】本発明半導体装置の更に別の実施態様を示す断
面説明図。
面説明図。
【図６】従来の半導体装置の断面説明図。
【図７】従来のダイパッドの形態を示す図。
【図８】従来の他のダイパッドの形態を示す図。
【図９】従来の別のダイパッドの形態を示す図。
１：リードフレーム １ａ：インナ−リード １ｂ：アウターリード ２：半導体チップ ３：ダイパッド ７：樹脂封止 １０：クラック １４，１５，１８：無機被膜 １６：ＴＡＢテープ １７：ヒートスプレッダ １９：樹脂
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】そのため半導体装置の出荷に際して防湿の
ための特別梱包を行ったり、基盤実装時間を短時間にす
ることを要請したり、更には基盤実装前に吸湿品の空焼
きを実施するなどの対策がとられるが、これらの方法に
は極めて手数が掛ると共に需要先での対応が必要となり
って好ましくない。
ための特別梱包を行ったり、基盤実装時間を短時間にす
ることを要請したり、更には基盤実装前に吸湿品の空焼
きを実施するなどの対策がとられるが、これらの方法に
は極めて手数が掛ると共に需要先での対応が必要となり
って好ましくない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】以下に本発明を詳細に説明する。本発明に
おける薄膜被覆を形成する無機物は、Ａｌ、Ａｌ酸化物
（Ａｌx Ｏy）、Ｓｉ酸化物（Ｓｉx Ｏy ）、Ｓｉ窒化
物（Ｓｉx Ｎy ）、Ｔｉ或いはＴｉ酸化物（Ｔｉ
x Ｏy ）、Ｃｒ酸化物（Ｃｒx Ｏy ）等であり、これら
を溶射、イオンプレーティング、プラズマＣＶＤ、スパ
ッタリング等のドライコーティング法により一層或いは
複数層に被覆する。このコーティング工程の一例をリー
ドフレームの被覆例で示せば、製品厚さの素材をエッチ
ィング或いはプレスで所定にリードフレーム形状に成形
し、電極部にＡｇメッキを施した後、無機被覆の不要部
分をマスキングしてから前記無機物の少なくとも１種類
をドライコーティングする。また、素材上下面の少なく
とも一面にドライコーティングし、不要部分をエッチン
グで除去してリードフレームを成形する方法でもよい。
膜厚は１００オングストロームから数十μｍの範囲とす
れば十分である。その後ダイパッドに半導体チップを搭
載しダイボンディングしてから所定の工程でワイヤボン
ディングし、モールド金型に導入してエポキシ系樹脂で
モールドする。上記無機物のドライコーティング法は特
別な手段を必要とすることなく、それ自体通常の方法を
用いればよい。
おける薄膜被覆を形成する無機物は、Ａｌ、Ａｌ酸化物
（Ａｌx Ｏy）、Ｓｉ酸化物（Ｓｉx Ｏy ）、Ｓｉ窒化
物（Ｓｉx Ｎy ）、Ｔｉ或いはＴｉ酸化物（Ｔｉ
x Ｏy ）、Ｃｒ酸化物（Ｃｒx Ｏy ）等であり、これら
を溶射、イオンプレーティング、プラズマＣＶＤ、スパ
ッタリング等のドライコーティング法により一層或いは
複数層に被覆する。このコーティング工程の一例をリー
ドフレームの被覆例で示せば、製品厚さの素材をエッチ
ィング或いはプレスで所定にリードフレーム形状に成形
し、電極部にＡｇメッキを施した後、無機被覆の不要部
分をマスキングしてから前記無機物の少なくとも１種類
をドライコーティングする。また、素材上下面の少なく
とも一面にドライコーティングし、不要部分をエッチン
グで除去してリードフレームを成形する方法でもよい。
膜厚は１００オングストロームから数十μｍの範囲とす
れば十分である。その後ダイパッドに半導体チップを搭
載しダイボンディングしてから所定の工程でワイヤボン
ディングし、モールド金型に導入してエポキシ系樹脂で
モールドする。上記無機物のドライコーティング法は特
別な手段を必要とすることなく、それ自体通常の方法を
用いればよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【実施例】図１に示す半導体装置を樹脂封止した後、温
度２８℃、湿度９５％に保持した雰囲気に表１に示す各
種時間放置し、その後回路基盤へのはんだ付けと同一条
件である２３０〜２６０℃×５〜１０秒の加熱を行っ
た。本発明装置にはダイパッド下面および側面にプラズ
マＣＶＤ法でＳｉＯx の薄膜を被覆した。比較のために
コーティングなしのものを同様に処理した。加熱後の樹
脂のクラック発生状況を調査した。結果を表１に示す。
度２８℃、湿度９５％に保持した雰囲気に表１に示す各
種時間放置し、その後回路基盤へのはんだ付けと同一条
件である２３０〜２６０℃×５〜１０秒の加熱を行っ
た。本発明装置にはダイパッド下面および側面にプラズ
マＣＶＤ法でＳｉＯx の薄膜を被覆した。比較のために
コーティングなしのものを同様に処理した。加熱後の樹
脂のクラック発生状況を調査した。結果を表１に示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】表１の検査結果において、分母は試料数、
分子はクラック発生試料数であり、これから明らかのよ
うに、本発明装置は加湿雰囲気で２００時間経過後もク
ラックの発生が見られなかったが、無機コーティングな
しの比較試料ではかなりの試料にクラックの発生が見ら
れた。
分子はクラック発生試料数であり、これから明らかのよ
うに、本発明装置は加湿雰囲気で２００時間経過後もク
ラックの発生が見られなかったが、無機コーティングな
しの比較試料ではかなりの試料にクラックの発生が見ら
れた。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】
【発明の効果】以上のように本発明によれば、半導体装
置の構成体必要部分にプラズマＣＶＤによる無機物の薄
膜を被覆することにより、封止樹脂との接着が非常に強
固になされ、水分を吸着しても接着が剥離したり破壊が
起こらず、そのため水分が界面に溜まることがないので
従来問題になっていたリフロー実装時の水分の急激な膨
脹によるクラックの発生も起きない。また接着剥離も起
きないのでダイパッドコーナーでの応力集中も少く、極
めて信頼性の高い半導体装置を提供できる。なお、ドラ
イコーティングも従来の方式を応用でき、安価な製造が
可能である。
置の構成体必要部分にプラズマＣＶＤによる無機物の薄
膜を被覆することにより、封止樹脂との接着が非常に強
固になされ、水分を吸着しても接着が剥離したり破壊が
起こらず、そのため水分が界面に溜まることがないので
従来問題になっていたリフロー実装時の水分の急激な膨
脹によるクラックの発生も起きない。また接着剥離も起
きないのでダイパッドコーナーでの応力集中も少く、極
めて信頼性の高い半導体装置を提供できる。なお、ドラ
イコーティングも従来の方式を応用でき、安価な製造が
可能である。
Claims (5)
- 【請求項１】 半導体素子と、これを搭載するダイパッ
ドを備えたリードフレームと、前記素子に設けた電極と
リードフレームのインナーリードとを細線で連結した構
成体を樹脂封止した半導体装置において、前記ダイパッ
ドの封止樹脂と接触する面の少なくとも一部分を無機物
の薄膜で被覆したことを特徴とする半導体装置。 - 【請求項２】 半導体素子と、これを搭載するヒートス
プレッダを備えたリードフレームと、前記素子に設けた
電極とリードフレームのインナーリードとを細線で連結
した構成体を樹脂封止した半導体装置において、前記ヒ
ートスプレッダの封止樹脂に接触する面の少なくとも一
部を無機物の薄膜で被覆したことを特徴とする半導体装
置。 - 【請求項３】 半導体素子と、これを搭載するデバイス
ホールを備えたＴＡＢあるいはＦＰＣとリードフレーム
とが接合してなる複合リードフレームと、前記素子に設
けた電極とＴＡＢ或いはＦＰＣのインナ−リードとを細
線で連結した構成体を樹脂封止した半導体装置におい
て、前記デバイスホールを構成する有機樹脂フィルムの
上、下面又はその一部を無機物の薄膜で被覆したことを
特徴とする半導体装置。 - 【請求項４】 請求項３のデバイスホールを構成する有
機樹脂フィルムをヒートスプレッダで支承する樹脂封止
した半導体装置において、前記ヒートスプレッダの封止
樹脂に接触する面の少なくとも一部を無機物の薄膜で被
覆したことを特徴とする半導体装置。 - 【請求項５】 樹脂封止されるリードフレームのインナ
−リードを、その封止樹脂と接触する少なくとも一部に
無機物の薄膜で被覆したことを特徴とする請求項１，
２，３或いは４の何か記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071718A JPH05275598A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4071718A JPH05275598A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275598A true JPH05275598A (ja) | 1993-10-22 |
Family
ID=13468586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4071718A Pending JPH05275598A (ja) | 1992-03-27 | 1992-03-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275598A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883439A (en) * | 1996-03-19 | 1999-03-16 | Nec Corporation | Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer |
| JP2006165498A (ja) * | 2004-11-10 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 半導体装置および、半導体装置の製造方法 |
| US8093713B2 (en) | 2007-02-09 | 2012-01-10 | Infineon Technologies Ag | Module with silicon-based layer |
| JP2018098251A (ja) * | 2016-12-08 | 2018-06-21 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144159A (ja) * | 1983-02-07 | 1984-08-18 | Sumitomo Electric Ind Ltd | プラスチツク封止型ｉｃ |
| JPS62112356A (ja) * | 1985-11-11 | 1987-05-23 | Furukawa Electric Co Ltd:The | リ−ドフレ−ム |
| JPS63308357A (ja) * | 1987-06-10 | 1988-12-15 | Shinko Electric Ind Co Ltd | 半導体装置用リ−ドフレ−ム |
| JPH03191560A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | 樹脂封止型半導体装置 |
-
1992
- 1992-03-27 JP JP4071718A patent/JPH05275598A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59144159A (ja) * | 1983-02-07 | 1984-08-18 | Sumitomo Electric Ind Ltd | プラスチツク封止型ｉｃ |
| JPS62112356A (ja) * | 1985-11-11 | 1987-05-23 | Furukawa Electric Co Ltd:The | リ−ドフレ−ム |
| JPS63308357A (ja) * | 1987-06-10 | 1988-12-15 | Shinko Electric Ind Co Ltd | 半導体装置用リ−ドフレ−ム |
| JPH03191560A (ja) * | 1989-12-20 | 1991-08-21 | Nec Corp | 樹脂封止型半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5883439A (en) * | 1996-03-19 | 1999-03-16 | Nec Corporation | Semiconductor device molded in plastic package free from crack by virtue of organic stress relaxation layer |
| JP2006165498A (ja) * | 2004-11-10 | 2006-06-22 | Fuji Electric Holdings Co Ltd | 半導体装置および、半導体装置の製造方法 |
| US8093713B2 (en) | 2007-02-09 | 2012-01-10 | Infineon Technologies Ag | Module with silicon-based layer |
| DE102008008515B4 (de) * | 2007-02-09 | 2012-10-04 | Infineon Technologies Ag | Modul mit siliziumbasierter Schicht und Herstellungsverfahren |
| US8697497B2 (en) | 2007-02-09 | 2014-04-15 | Infineon Technologies Ag | Module with silicon-based layer |
| JP2018098251A (ja) * | 2016-12-08 | 2018-06-21 | 株式会社豊田中央研究所 | 半導体モジュールとその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852567B1 (en) | Method of assembling a semiconductor device package | |
| US6489186B2 (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| JPH10163401A (ja) | リードフレーム、半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH08167678A (ja) | 半導体装置 | |
| JPH0365897B2 (ja) | ||
| JP5930680B2 (ja) | 半導体装置およびその製造方法 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH05275598A (ja) | 半導体装置 | |
| JPS6050343B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH07211852A (ja) | リードフレーム、それを用いた半導体装置及びその製造装置 | |
| JPH02246359A (ja) | 半導体装置 | |
| JPH0613516A (ja) | リードフレームの製造方法 | |
| JPH06112390A (ja) | リードフレーム | |
| JPH067259U (ja) | 半導体装置 | |
| JP2754534B2 (ja) | 半導体装置及びその製造方法 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JPH0846125A (ja) | リードフレーム | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH0846111A (ja) | リードフレーム及びその製造方法 | |
| US6037652A (en) | Lead frame with each lead having a peel generation preventing means and a semiconductor device using same | |
| JP2596387B2 (ja) | 樹脂封止型半導体装置 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JPH10163231A (ja) | 半導体パッケージの製造方法 | |
| JPH01296647A (ja) | 樹脂封止形半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970114 |