[go: up one dir, main page]

JP2018098251A - 半導体モジュールとその製造方法 - Google Patents

半導体モジュールとその製造方法 Download PDF

Info

Publication number
JP2018098251A
JP2018098251A JP2016238568A JP2016238568A JP2018098251A JP 2018098251 A JP2018098251 A JP 2018098251A JP 2016238568 A JP2016238568 A JP 2016238568A JP 2016238568 A JP2016238568 A JP 2016238568A JP 2018098251 A JP2018098251 A JP 2018098251A
Authority
JP
Japan
Prior art keywords
lead frame
amorphous film
semiconductor module
resin body
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016238568A
Other languages
English (en)
Other versions
JP6798294B2 (ja
Inventor
由香 山田
Yuka Yamada
由香 山田
崇 伊関
Takashi Izeki
崇 伊関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2016238568A priority Critical patent/JP6798294B2/ja
Publication of JP2018098251A publication Critical patent/JP2018098251A/ja
Application granted granted Critical
Publication of JP6798294B2 publication Critical patent/JP6798294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームと樹脂体の接合強度を向上させることで高い信頼性を有する半導体モジュールを提供する。【解決手段】リードフレームと、リードフレームに搭載されている半導体素子と、リードフレームの表面のうち少なくとも半導体素子が搭載される搭載面を被覆している非晶質膜と、半導体素子を封止するとともに、非晶質膜を介してリードフレームに接合している樹脂体と、を備えており、非晶質膜は、OまたはNを含み、樹脂体は、官能基中または主鎖中にOまたはNを含む、半導体モジュール。【選択図】図1

Description

本明細書が開示する技術は、半導体モジュールとその製造方法に関する。
従来から、リードフレームと、リードフレームに搭載されている半導体素子と、それらを封止する樹脂体と、を備える半導体モジュールが知られている。このような半導体モジュールでは、樹脂封止により、構成部品の変形の防止、絶縁性の確保、外部環境からの遮断などの効果を得ている。
特開2014−13931号公報
半導体モジュールの信頼性を向上させるために、リードフレームと樹脂体の接合強度(せん断破壊)を向上させる技術が必要とされている。
本明細書は、リードフレームと樹脂体の接合強度を向上させることで高い信頼性を有する半導体モジュールを提供する。
本明細書が開示する半導体モジュールの一実施形態は、リードフレームと、前記リードフレームに搭載されている半導体素子と、前記リードフレームの表面のうち少なくとも前記半導体素子が搭載される搭載面を被覆している非晶質膜と、前記半導体素子を封止するとともに、前記非晶質膜を介して前記リードフレームに接合している樹脂体と、を備える。前記非晶質膜は、OまたはNを含み、前記樹脂体は、官能基中または主鎖中にOまたはNを含む。
上記実施形態の半導体モジュールでは、リードフレームと樹脂体は、非晶質膜を介して接合されている。非晶質膜と樹脂体は、比較的に高い接合強度を有する。これは、非晶質膜と樹脂体との間に、化学的な結合力(共有結合)が生じるためと考えられる。具体的には、非晶質膜に含まれるOまたはNが、非晶質膜を構成する主成分(例えばCまたはSi)と共有結合していると共に、樹脂体中の骨格(主鎖)または官能基を構成する元素(例えばC)と共有結合することで、非晶質膜と樹脂体が強固に接合されていると考えられる。このため、リードフレームの搭載面に半導体素子が搭載されている半導体モジュールにおいて、リードフレームと樹脂体の接合強度を向上させることができる。この結果、半導体モジュールの信頼性を向上させることができる。
上記実施形態の半導体モジュールでは、非晶質膜には、半導体素子が搭載される領域に開口が形成されていてもよい。この場合、半導体素子は、非晶質膜の開口を介してリードフレームに接合しているとよい。このような構成によると、半導体素子とリードフレームの間に非晶質膜が形成されている場合と比較して、半導体素子とリードフレームの間の電気抵抗を小さくすることができる。
上記実施形態の半導体モジュールは、リードフレームの表面のうち少なくとも搭載面に形成されており、非晶質膜の開口を介して露出するNi−Pメッキ層と、半導体素子とNi−Pメッキの間に介在する接合層と、をさらに備えてもよい。この場合、接合層は、はんだであってもよいし、金属粒子を含む金属層であってもよい。一般的に、リードフレームの表面には酸化皮膜が形成されやすい。このため、リードフレームの表面に接合層を形成し、リードフレームと半導体素子を接合すると、リードフレームと半導体素子の接合強度は比較的に低い。Ni−Pメッキ層の表面には、リードフレームの表面と比較して、酸化皮膜が形成されにくい。このため、リードフレームを、Ni−Pメッキ層及び接合層を介して半導体素子と接合することで、リードフレームと半導体素子の接合強度を高めることができる。この結果、半導体モジュールの信頼性を向上させることができる。
上記実施形態の半導体モジュールでは、前記リードフレームの表面のうち少なくとも前記搭載面の表面粗さが、10μm以下であってもよい。リードフレームと樹脂体の接合強度を向上させる手段としては、例えば、リードフレームの表面を粗面化し、アンカー効果によってリードフレームと樹脂体の接合強度を向上させる手段がある。半導体モジュールを動作させるための信号の周波数が高くなると、リードフレームを流れる電流は、リードフレームの表面に集中するようになる(表皮効果)。この現象により、リードフレームの表面を粗面化すると、リードフレームを流れる電流の移動距離が長くなり、伝送損失が大きくなる。リードフレームを、非晶質膜を介してリードフレームに接合させる場合、リードフレームの搭載面の表面粗さを10μm以下にすることができる。従って、リードフレームと樹脂体の接合強度を確保するとともに、リードフレームを流れる電流の伝送損失を抑制することができる。
上記実施形態の半導体モジュールでは、非晶質膜は、PECVD(Plasma-Enhanced Chemical Vapor Depositionの略)膜であってもよい。PECVD膜には、原料ガス及び/又はキャリアガスに起因した不純物としてOまたはNが含まれる。このため、非晶質膜と樹脂体が強固に接合される。
上記実施形態の半導体モジュールでは、非晶質膜は、Hを含んでいてもよい。これにより、非晶質膜中のOまたはNは、通常、−OH(ヒドロキシ基)、−NH(イミノ基)、−NHなどの官能基として存在することができる。−OH(ヒドロキシ基)、−NH(イミノ基)、−NHなどの官能基が存在することで、非晶質膜と樹脂体が共有結合しやすくなる。
上記実施形態の半導体モジュールでは、非晶質膜は、CまたはSiを含んでいてもよい。非晶質膜がCまたはSiを含むことで、非晶質膜が化学的に安定する。このため、非晶質膜と樹脂体の接合面が安定化し、高い接合強度が長期的に維持され得る。
本明細書が開示する半導体モジュールの製造方法は、PECVD法を用いて、リードフレームの表面のうち少なくとも半導体素子が搭載される搭載面を被膜する非晶質膜を形成する工程と、前記リードフレームの前記搭載面に前記半導体素子を搭載する工程と、前記半導体素子を封止するとともに、前記非晶質膜を介して前記リードフレームに接合する樹脂体を形成する工程と、を備える。前記樹脂体は、官能基中または主鎖中にOまたはNを含む。
上記の半導体モジュールの製造方法では、PECVD法を用いて、非晶質膜を形成している。PECVD法を用いて非晶質膜を形成することで、非晶質膜には原料ガス及び/又はキャリアガスに起因した不純物としてOまたはNが含まれる。OまたはNを含んでいる非晶質膜を、官能基中または主鎖中にOまたはNを含む樹脂体によって被覆すると、非晶質膜と樹脂体が強固に接合される。これは、非晶質膜と樹脂体との間に、化学的な結合力(共有結合)が生じているためと考えられる。従って、信頼性の高い半導体モジュールを製造することができる。
実施例1に係る半導体モジュールの断面図である。 実施例1に係る半導体モジュールの製造工程を示す図である(1)。 実施例1に係る半導体モジュールの製造工程を示す図である(2)。 実施例1に係る半導体モジュールの製造工程を示す図である(3)。 実施例1に係る半導体モジュールの製造工程を示す図である(4)。 実施例1に係る半導体モジュールの製造工程を示す図である(5)。 実施例2に係る半導体モジュールの断面図である。 実施例2に係る半導体モジュールの製造工程を示す図である(1)。 実施例2に係る半導体モジュールの製造工程を示す図である(2)。 実施例3に係る半導体モジュールの断面図である。 実施例4に係る半導体モジュールの断面図である。
(実施例1)
図1を用いて半導体モジュール2について説明する。半導体モジュール2は、リードフレーム12と、Ni−Pメッキ層14と、非晶質膜16と、接合層18と、半導体素子20と、樹脂体22と、を備えている。なお、図1では、半導体素子20に接続されるボンディングワイヤなどを省略している。
リードフレーム12は、例えばCu(銅)などの金属製の部材であり、平板状の形態を有する。リードフレーム12の表面の表面粗さRzJIS(十点平均粗さ)は、10μm以下である。Ni−Pメッキ層14は、リードフレーム12の表面全体を被覆している。Ni−Pメッキ層14の表面の表面粗さは、リードフレーム12の表面の表面粗さRzJISよりもわずかに大きい。
非晶質膜16は、リードフレーム12の側面及び上面に形成されている。非晶質膜16は、後述するPECVD(Plasma-Enhanced Chemical Vapor Depositionの略)法によって形成されるPECVD膜である。非晶質膜16は、C、Si、O、N、及び、Hを含んでいる。非晶質膜16の主成分は、Cである。なお、「主成分」とは、非晶質膜16全体を100at%とした場合の、元素の含有量が最も多いことを示す。非晶質膜16中のO、N、及び、Hは、−OH(ヒドロキシ基)、−NH(イミノ基)、−NH(アミノ基)などの官能基として存在する。非晶質膜16は、有機系膜と比較して、優れた耐熱性を有する。なお、非晶質膜16の主成分は、Siであってもよい。また、非晶質膜16は、O及びNの少なくとも一方を含んでいればよい。非晶質膜16の上面側には、開口部16aが形成されている。開口部16aが形成されている範囲において、Ni−Pメッキ層14の上面が露出している。なお、本実施例では、リードフレーム12の下面に非晶質膜16が形成されていないが、リードフレーム12の下面に非晶質膜16を形成してもよい。これにより、リードフレーム12の防食性などを高めることができる。
開口部16aが形成されている範囲において、Ni−Pメッキ層14の上面には、接合層18が形成されており、接合層18の上面には、半導体素子20が形成されている。即ち、半導体素子20は、接合層18及びNi−Pメッキ層14を介してリードフレーム12の上面(搭載面)に接合されている。本実施例において、接合層18は、はんだ層からなる。なお、接合層18は、Ag(銀)ペーストなどからなる金属ナノ粒子を加熱することによって形成される金属層からなってもよい。半導体素子20は、縦型の半導体素子である。半導体素子20の上面側には、表面電極(図示省略)が設けられており、半導体素子20の下面側には裏面電極(図示省略)が設けられている。裏面電極は、リードフレーム12と電気的に接続されている。
樹脂体22は、半導体素子20を封止するとともに、非晶質膜16を被覆している。樹脂体22は、非晶質膜16との界面近傍において、官能基または主鎖中にOを含む樹脂からなる。例えば、樹脂体22は、エポキシ基を含むエポキシ樹脂からなる。なお、樹脂体22がエポキシ基を含むとは、樹脂体22が非晶質膜16を被覆する前の樹脂体22の状態を示している。樹脂体22が非晶質膜16上に被覆されると、樹脂体22の官能基のCが非晶質膜16の表面に存在するルイス基(−OH、−NH、−NHなど)により攻撃され、樹脂体22の官能基のCと非晶質膜中のOまたはNが共有結合をする。これにより、樹脂体22と非晶質膜16が強固に接合される。そして、リードフレーム12は、Ni−Pメッキ層14及び非晶質膜16を介して樹脂体22と接合される。なお、樹脂体22は、官能基または主鎖中にOまたはNを含む樹脂からなっていればよい。例えば、樹脂体22は、イソシアネート基を有する樹脂からなっていてもよいし、無水マレイン酸を含む樹脂からなっていてもよい。
半導体モジュール2の下面(詳細には、Ni−Pメッキ層14の下面)には、例えば、冷却器(図示省略)が設けられる。リードフレーム12は、Ni−Pメッキ層14を介して冷却器に接触する。従って、リードフレーム12は、半導体素子20を流れる電流のための導電路であるとともに、半導体素子20で発生した熱を冷却器まで放熱するための放熱板としても機能する。
半導体モジュール2の効果について説明する。リードフレーム12の表面に樹脂体22を形成する場合、リードフレーム12と樹脂体22は熱膨張差により剥離しやすいことが知られている。半導体モジュール2では、リードフレーム12と樹脂体22は、非晶質膜16を介して接合されている。上述のように、Oを含む非晶質膜16と官能基または主鎖中にOを含む樹脂体22は、共有結合により強固に接合される。このため、リードフレーム12と樹脂体22も強固に接合される。これにより、リードフレーム12の表面を樹脂体22で被覆して、リードフレーム12と樹脂体22を接合させる場合と比較して、リードフレーム12と樹脂体22の接合強度を高めることができる。この結果、半導体モジュール2の信頼性が向上する。
また、リードフレーム12の表面の表面粗さRzJISは、10μm以下であり、比較的に小さい。リードフレーム12と樹脂体22の接合強度を向上させる手段としては、リードフレーム12の表面の表面粗さRzJISを大きくし、アンカー効果によってリードフレーム12と樹脂体22の接合強度を向上させる手段がある。半導体モジュール2を高周波の信号で動作させる場合、リードフレーム12を流れる電流は、リードフレーム12の表面に集中する(表皮効果)。従って、リードフレーム12の表面の表面粗さRzJISを大きくすると、リードフレーム12を流れる電流の移動距離が長くなり、リードフレーム12を流れる電流の伝送損失が大きくなる。半導体モジュール2では、リードフレーム12が、非晶質膜16を介して樹脂体22に強固に接合されるため、リードフレーム12の表面の表面粗さRzJISを大きくする必要がない。このため、リードフレーム12と樹脂体22の接合強度を確保するとともに、リードフレーム12を流れる電流の伝送損失を抑制することができる。
(半導体モジュール2の製造方法)
次いで、半導体モジュール2の製造方法について説明する。まず、図2に示すように、平板状のリードフレーム12を準備する。リードフレーム12の表面の表面粗さRzJISは、10μm以下になるように形成する。
次いで、リードフレーム12の表面にNi−Pメッキ層14を形成する(図3)。Ni−Pメッキ層14は、無電解メッキ法、電気メッキ法によって形成することができる。
次いで、Ni−Pメッキ層14の上面にレジスト膜124を形成する。レジスト膜124は、リードフレーム12の上面において、半導体素子20を接合する範囲に形成する。次いで、Ni−Pメッキ層14及びレジスト膜124の表面に非晶質膜16を成膜する(図4)。非晶質膜16は、PECVD法によって成膜される。具体的には、Ni−Pメッキ層14に被覆されているリードフレーム12をチャンバー内にセットし、チャンバー内を真空排気する。次いで、チャンバー内に反応ガスを供給し、Ni−Pメッキ層14及びレジスト膜124上に、非晶質膜16を成膜する。反応ガスとしては、テトラミチルシラン、ピリジン、トルエン、テトラエトキシシランを用いている。また、反応ガスとともに導入するキャリアガスには、水素(H2)、窒素(N2)、アルゴン(Ar)、酸素(O2)を用いる。これにより、N、O、H、C、Siを含む非晶質膜16が形成される。非晶質膜16中のO、N、及び、Hは、−OH(ヒドロキシ基)、−NH(イミノ基)、−NH2(アミノ基)などの官能基として存在する。このように、PECVD法を用いることで、O、Nを含む非晶質膜16を形成することができる。また、反応ガス中の化合物の濃度を調整することで、非晶質膜16に含まれる各原子の組成(原子比)を調整することができる。本実施例では、Cが主成分となるように、反応ガス中の化合物の濃度を調整している。なお、例えば、Nを含む非晶質炭素膜を形成する場合は、炭素含有ガスと窒素ガスを含む反応ガスを用いるとよい。炭素含有ガスは、炭素環式化合物ガス、Nを含む複素環式化合物ガスから選ばれる一種以上のガスを用いるとよい。
また、上述のように、リードフレーム12の表面の表面粗さRzJISは、比較的に小さい。PECVD法は、リードフレーム12の表面の表面粗さRzJISが比較的に小さい場合であっても、リードフレーム12の表面に非晶質膜16を形成することができる。このため、リードフレーム12の表面の表面粗さRzJISを大きくする必要がない。従って、高周波の信号を利用して半導体モジュール2を動作させる場合において、リードフレーム12を流れる電流の伝送損失を抑制することができる。また、PECVD法を用いることで、Ni−Pメッキ層14の側面及び上面において、非晶質膜16を均一に形成することができる。このため、例えば、Ni−Pメッキ層14の、側面、角部などに適切な膜厚の非晶質膜16が形成されない場合などと比較して、リードフレーム12と樹脂体22の接合強度を高めることができる。
次いで、リフトオフ法を利用して、レジスト膜124を除去し、それと同時にレジスト膜124上に形成されていた非晶質膜16の一部を除去する(図5)。これにより、開口部16aが形成され、Ni−Pメッキ層14の上面の一部が露出する。
次いで、開口部16aが形成されている範囲において、半導体素子20を、接合層18及びNi−Pメッキ層14を介してリードフレーム12に接合する(図6)。上述のように、接合層18は、はんだ層(はんだ材)からなる。リードフレーム12の表面には、酸化皮膜が比較的に形成されやすい。このため、リードフレーム12の表面に接合層18を形成すると、接合層18の濡れ性が悪い。従って、リードフレーム12の表面に接合層18を形成して、リードフレーム12と半導体素子20を接合させる場合、リードフレーム12と半導体素子20の接合強度は比較的に低い。Ni−Pメッキ層14の表面は、リードフレーム12の表面よりも、酸化皮膜が形成されにくい。従って、Ni−Pメッキ層14の表面に接合層18を形成することで、はんだ材の濡れ性を向上させることができる。この結果、半導体素子20とリードフレーム12の接合強度を高めることができる。
次いで、半導体素子20を樹脂体22で封止し、非晶質膜16を樹脂体22で被覆する(図1)。これにより、半導体モジュール2が完成する。なお、樹脂体22は、非晶質膜16をNi−Pメッキ層14の表面に成膜してから短時間(例えば、30分以内)の間に形成されることが好ましい。上述のように、非晶質膜16が樹脂体22で被覆されると、樹脂体22の官能基のCが非晶質膜16の表面に存在するルイス基(−OH、−NH、−NHなど)により攻撃され、樹脂体22の官能基のCと非晶質膜中のOまたはNが共有結合をする。これにより、非晶質膜16と樹脂体22が強固に接合される。また、リードフレーム12が、Ni−Pメッキ層14及び非晶質膜16を介して樹脂体22に接合される。
(実施例2)
次いで、実施例2の半導体モジュール202について説明する。なお、以下では、実施例間で共通する構成について、同じ符号を付して説明を省略する。半導体モジュール202が半導体モジュール2と異なる点は、半導体モジュール202では、リードフレーム12の表面にNi−Pメッキ層14が形成されていない点と、非晶質膜216に開口部が形成されていない点である。
半導体モジュール202において、リードフレーム12の側面及び上面には、非晶質膜216が形成されている。非晶質膜216は、非晶質膜16と同様の元素によって構成される。半導体素子20は、接合層18及び非晶質膜216を介してリードフレーム12と接合している。樹脂体22は、半導体素子20を封止するとともに、非晶質膜216と接合している。従って、リードフレーム12は、非晶質膜216を介して樹脂体22に接合されている。このような構成でも、リードフレーム12と樹脂体22を強固に接合することができる。
次いで、半導体モジュール202の製造方法について説明する。まず、実施例1と同様に、リードフレーム12を準備する(図2)。次いで、リードフレーム12の表面に非晶質膜216を成膜する(図8)。非晶質膜216は、PECVD法によって成膜される。反応ガス、キャリアガスは、実施例1の場合と同様である。なお、実施例2では、レジスト膜は形成されない。
次いで、リードフレーム12の上面側において、半導体素子20を、接合層18及び非晶質膜216を介してリードフレーム12に接合する(図9)。その後、樹脂体22によって、リードフレーム12及び半導体素子20を封止する(図7)。これにより半導体モジュール202が完成する。
(実施例3)
次いで、図10を用いて、両面冷却型の半導体モジュール302について説明する。半導体モジュール302において、半導体素子20よりも下側の部分は、半導体モジュール2の構成と同様である。
半導体素子20の上面には、接合層324が形成されている。接合層324の上面には、電極ブロック326が形成されている。半導体素子20は、接合層324を介して電極ブロック326に接合されている。電極ブロック326の上面には、接合層328が形成されている。接合層328の上面には、リードフレーム332が形成されている。リードフレーム332の表面は、Ni−Pメッキ層334によって覆われている。リードフレーム332の側面及び下面には、非晶質膜336が形成されている。非晶質膜336の下面には、開口部336aが形成されている。開口部336aには、接合層328が形成されている。リードフレーム332は、Ni−Pメッキ層334及び接合層328を介して電極ブロック326に接合している。樹脂体322は、半導体素子20を封止するとともに、非晶質膜16、336と接合している。非晶質膜336は、非晶質膜16と同様の元素で構成されている。このため、非晶質膜336と樹脂体22は、共有結合により強固に接合される。従って、リードフレーム332は、非晶質膜336を介して樹脂体22に接合される。
リードフレーム332は、リードフレーム12と同様に、Cuなどの金属からなる。また、半導体モジュール302の上面(詳細には、Ni−Pメッキ層334の上面)には、例えば、冷却器(図示省略)が設けられる。このため、半導体素子20から発生される熱は、リードフレーム12及びリードフレーム332を通って上下の冷却器まで放熱される。従って、半導体モジュール302の放熱性を向上させることができる。
(実施例4)
次いで、図11を用いて、両面冷却型の半導体モジュール402について説明する。半導体モジュール402において、半導体素子20よりも下側の部分は、半導体モジュール202(図9)の構成と同様である。また、半導体素子20よりも上側の部分において、半導体モジュール302(図10)と異なる点は、半導体モジュール402では、リードフレーム332の表面にNi−Pメッキ層334が形成されていない点と、非晶質膜436に開口部が形成されていない点である。このような構成でも、リードフレーム332と樹脂体22を強固に接合することができる。また、半導体モジュール402の放熱性を向上させることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
(変形例1)
上記の実施例2において、非晶質膜216の上面に接合層18が設けられている。これに代えて、非晶質膜216に開口部を設け、開口部が設けられている範囲に接合層18が設けられていてもよい。即ち、半導体素子20が、接合層18のみを介してリードフレーム12に接合されていてもよい。この場合、接合層18とリードフレーム12の間に非晶質膜216が形成されている場合と比較して、リードフレーム12と半導体素子20の間の電気抵抗を低減することができる。
(変形例2)
イオンプレーディング法、スパッタリング法などを用いて、非晶質膜16を成膜してもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2 :半導体モジュール
12 :リードフレーム
14 :Ni−Pメッキ層
16 :非晶質膜
16a :開口部
18 :接合層
20 :半導体素子
22 :樹脂体

Claims (8)

  1. リードフレームと、
    前記リードフレームに搭載されている半導体素子と、
    前記リードフレームの表面のうち少なくとも前記半導体素子が搭載される搭載面を被覆している非晶質膜と、
    前記半導体素子を封止するとともに、前記非晶質膜を介して前記リードフレームに接合している樹脂体と、を備えており、
    前記非晶質膜は、OまたはNを含み、
    前記樹脂体は、官能基中または主鎖中にOまたはNを含む、
    半導体モジュール。
  2. 前記非晶質膜には、前記半導体素子が搭載される領域に開口が形成されており、
    前記半導体素子は、前記非晶質膜の前記開口を介して前記リードフレームに接合している、請求項1に記載の半導体モジュール。
  3. 前記リードフレームの表面のうち少なくとも前記搭載面に形成されており、前記非晶質膜の前記開口を介して露出するNi−Pメッキ層と、
    前記半導体素子と前記Ni−Pメッキ層の間に介在する接合層と、をさらに備えており、
    前記接合層は、はんだ、又は、金属粒子を含む金属層である、請求項2に記載の半導体モジュール。
  4. 前記リードフレームの表面のうち少なくとも前記搭載面の表面粗さが、10μm以下である、請求項1から3のいずれか一項に記載の半導体モジュール。
  5. 前記非晶質膜は、PECVD(Plasma-Enhanced Chemical Vapor Depositionの略)膜である、請求項1から4のいずれか一項に記載の半導体モジュール。
  6. 前記非晶質膜は、Hを含む、請求項1から5のいずれか一項に記載の半導体モジュール。
  7. 前記非晶質膜は、CまたはSiを含む、請求項1から6のいずれか一項に記載の半導体モジュール。
  8. PECVD法を用いて、リードフレームの表面のうち少なくとも半導体素子が搭載される搭載面を被膜する非晶質膜を形成する工程と、
    前記リードフレームの前記搭載面に前記半導体素子を搭載する工程と、
    前記半導体素子を封止するとともに、前記非晶質膜を介して前記リードフレームに接合する樹脂体を形成する工程と、を備えており、
    前記樹脂体は、官能基中または主鎖中にOまたはNを含む、
    半導体モジュールの製造方法。
JP2016238568A 2016-12-08 2016-12-08 半導体モジュールとその製造方法 Active JP6798294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016238568A JP6798294B2 (ja) 2016-12-08 2016-12-08 半導体モジュールとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016238568A JP6798294B2 (ja) 2016-12-08 2016-12-08 半導体モジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2018098251A true JP2018098251A (ja) 2018-06-21
JP6798294B2 JP6798294B2 (ja) 2020-12-09

Family

ID=62633780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016238568A Active JP6798294B2 (ja) 2016-12-08 2016-12-08 半導体モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP6798294B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282645A (ja) * 1988-09-20 1990-03-23 Seiko Epson Corp リードフレーム
JPH03149862A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 半導体装置
JPH04247646A (ja) * 1991-02-01 1992-09-03 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH05275598A (ja) * 1992-03-27 1993-10-22 Nippon Steel Corp 半導体装置
CN1172350A (zh) * 1996-07-15 1998-02-04 松下电子工业株式会社 半导体器件及其制造方法
JPH1084064A (ja) * 1996-07-15 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ
JP2016179612A (ja) * 2015-03-24 2016-10-13 本田技研工業株式会社 異種材接合品及びその製造方法
JP2017007306A (ja) * 2015-06-26 2017-01-12 株式会社豊田中央研究所 金属樹脂接合部材およびその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282645A (ja) * 1988-09-20 1990-03-23 Seiko Epson Corp リードフレーム
JPH03149862A (ja) * 1989-11-07 1991-06-26 Fujitsu Ltd 半導体装置
JPH04247646A (ja) * 1991-02-01 1992-09-03 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH05275598A (ja) * 1992-03-27 1993-10-22 Nippon Steel Corp 半導体装置
CN1172350A (zh) * 1996-07-15 1998-02-04 松下电子工业株式会社 半导体器件及其制造方法
JPH1084064A (ja) * 1996-07-15 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
US5994212A (en) * 1996-07-15 1999-11-30 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same
JP2014013931A (ja) * 2013-09-12 2014-01-23 Denso Corp 半導体パッケージ
JP2016179612A (ja) * 2015-03-24 2016-10-13 本田技研工業株式会社 異種材接合品及びその製造方法
JP2017007306A (ja) * 2015-06-26 2017-01-12 株式会社豊田中央研究所 金属樹脂接合部材およびその製造方法

Also Published As

Publication number Publication date
JP6798294B2 (ja) 2020-12-09

Similar Documents

Publication Publication Date Title
US5917157A (en) Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US20160014878A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US8130485B2 (en) Ceramic electronic component and method for manufacturing the same
JP2017103423A (ja) 電子部品および電子部品の製造方法
WO2008021268A1 (en) Led device and back panel of liquid crystal display
US9017539B2 (en) Method for fabricating a heat sink, and a heat sink
JP2009530815A (ja) GaAs集積回路装置およびその取付け方法
US7911041B2 (en) Semiconductor device with gold coatings, and process for producing it
TWI283463B (en) Members for semiconductor device
JP2022174198A (ja) 半導体装置
JP6798294B2 (ja) 半導体モジュールとその製造方法
JP2008205265A (ja) 電子部品搭載用基板
JP2002111188A (ja) 配線基板
CN102084481B (zh) 用于高温应用的平面电功率电子模块以及相应的制造方法
JP2002057444A (ja) 配線基板
JP6477386B2 (ja) めっき付パワーモジュール用基板の製造方法
JPS58103156A (ja) 半導体素子塔載用基板
EP0219122B1 (en) Metallized ceramic substrate and method of manufacturing the same
JP2008210847A (ja) 回路構造
JPH06350213A (ja) 金属ベース基板
US20110232950A1 (en) Substrate and method for manufacturing the same
US11761108B2 (en) Method for producing insulated circuit board using a mask and partial plating method using the mask
US20210226422A1 (en) Method for manufacturing surge absorbing device
JPH029457B2 (ja)
CN112111706A (zh) 表面镀有金属的陶瓷件及其镀金属方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6798294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150