JPH05267300A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05267300A JPH05267300A JP6272592A JP6272592A JPH05267300A JP H05267300 A JPH05267300 A JP H05267300A JP 6272592 A JP6272592 A JP 6272592A JP 6272592 A JP6272592 A JP 6272592A JP H05267300 A JPH05267300 A JP H05267300A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- layer
- thermal oxide
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 高融点金属シリサイド電極表面の熱酸化膜の
電気絶縁耐圧を向上する。 【構成】 ゲート酸化膜１１上に、ｘ＝２．０〜２．５
のＷＳｉ膜（下層）１２Ａと、ｘ＝２．５〜４．０のＷ
ＳｉX膜（上層）１２Ｂを積層して形成し、パターニン
グ後、熱酸化して熱酸化膜１４を形成する。上層ＷＳｉ
X膜１２ＢがＳｉ過剰の組成であるため、表面に良好な
ＳｉＯ2絶縁膜が形成でき、電気的絶縁耐圧が向上す
る。
電気絶縁耐圧を向上する。 【構成】 ゲート酸化膜１１上に、ｘ＝２．０〜２．５
のＷＳｉ膜（下層）１２Ａと、ｘ＝２．５〜４．０のＷ
ＳｉX膜（上層）１２Ｂを積層して形成し、パターニン
グ後、熱酸化して熱酸化膜１４を形成する。上層ＷＳｉ
X膜１２ＢがＳｉ過剰の組成であるため、表面に良好な
ＳｉＯ2絶縁膜が形成でき、電気的絶縁耐圧が向上す
る。
Description
【０００１】
【産業上の利用分野】この発明は、高融点金属シリサイ
ドを電極配線として有する半導体装置に係わる。
ドを電極配線として有する半導体装置に係わる。
【０００２】
【従来の技術】半導体集積回路は、集積度でメガビッ
ト、微細加工レベルでサブミクロン時代に突入し、高集
積化，微細化と共に、デバイスに対する高機能化，高速
化，高信頼性化の要求が高くなっている。このような要
求に応じるプロセス技術として、高融点金属及びそのシ
リサイドを電極配線に用いることが行なわれている。こ
のような高融点金属及びそのシリサイドは、従来のゲー
ト配線材料であるポリシリコンの抵抗率が約２５０μΩ
・ｃｍが限界であるのに対して、モリブデン（Ｍｏ）や
タングステン（Ｗ）で約５μΩ・ｃｍ，シリサイドでは
ＷＳｉ2やＴｉＳｉ2で約１０μΩ・ｃｍと、低抵抗であ
る。
ト、微細加工レベルでサブミクロン時代に突入し、高集
積化，微細化と共に、デバイスに対する高機能化，高速
化，高信頼性化の要求が高くなっている。このような要
求に応じるプロセス技術として、高融点金属及びそのシ
リサイドを電極配線に用いることが行なわれている。こ
のような高融点金属及びそのシリサイドは、従来のゲー
ト配線材料であるポリシリコンの抵抗率が約２５０μΩ
・ｃｍが限界であるのに対して、モリブデン（Ｍｏ）や
タングステン（Ｗ）で約５μΩ・ｃｍ，シリサイドでは
ＷＳｉ2やＴｉＳｉ2で約１０μΩ・ｃｍと、低抵抗であ
る。
【０００３】従来、高融点金属シリサイドをＭＯＳ構造
などの電極として用いた半導体装置においては、ポリサ
イド構造（ポリシリコン／シリサイド）をとることによ
り、その上層部に形成する熱酸化膜のシリコン供給源を
有していた。
などの電極として用いた半導体装置においては、ポリサ
イド構造（ポリシリコン／シリサイド）をとることによ
り、その上層部に形成する熱酸化膜のシリコン供給源を
有していた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記熱
酸化膜の酸化条件やその膜厚により、メタルシリサイド
膜上の熱酸化膜の電気的絶縁耐圧がメタルシリサイドの
表面状態，熱酸化膜内へのメタル拡散などの理由で悪化
することが知られている。例えば、図２に示すように、
シリコン基板１上へゲート絶縁膜２を形成し、その上に
ポリシリコン膜３，タングステンシリサイド（ＳＷ
ｉX）膜４でなるポリサイド構造の電極を形成してこの
電極表面を熱酸化して熱酸化膜５を形成した場合、ＷＳ
ｉX膜４の表面が酸化によって、凹凸が激しくなり、熱
酸化膜５中にメタル粒子（Ｗ）４ａ塊りが形成され電気
的絶縁耐圧が著しく劣化する問題があった。
酸化膜の酸化条件やその膜厚により、メタルシリサイド
膜上の熱酸化膜の電気的絶縁耐圧がメタルシリサイドの
表面状態，熱酸化膜内へのメタル拡散などの理由で悪化
することが知られている。例えば、図２に示すように、
シリコン基板１上へゲート絶縁膜２を形成し、その上に
ポリシリコン膜３，タングステンシリサイド（ＳＷ
ｉX）膜４でなるポリサイド構造の電極を形成してこの
電極表面を熱酸化して熱酸化膜５を形成した場合、ＷＳ
ｉX膜４の表面が酸化によって、凹凸が激しくなり、熱
酸化膜５中にメタル粒子（Ｗ）４ａ塊りが形成され電気
的絶縁耐圧が著しく劣化する問題があった。
【０００５】本発明は、このような従来の問題点に着目
して創案されたものであって、上層膜との電気的絶縁性
の高い高融点シリサイド電極を備えた半導体装置を得ん
とするものである。
して創案されたものであって、上層膜との電気的絶縁性
の高い高融点シリサイド電極を備えた半導体装置を得ん
とするものである。
【０００６】
【課題を解決するための手段】そこで、本発明は、表面
に酸化膜が形成された高融点金属シリサイド電極層を有
する半導体装置において、前記高融点金属シリサイド電
極層の層上部は層下部よりも組成中にシリコン（Ｓｉ）
を多く含むことを、その解決手段としている。
に酸化膜が形成された高融点金属シリサイド電極層を有
する半導体装置において、前記高融点金属シリサイド電
極層の層上部は層下部よりも組成中にシリコン（Ｓｉ）
を多く含むことを、その解決手段としている。
【０００７】
【作用】高融点金属シリサイド電極層の層上部は、層下
部よりも組成中にＳｉを多く含むため、熱酸化が施され
ると効率的にＳｉＯ2が形成され、電気的絶縁耐圧の高
い絶縁膜が得られる。また、このように効率的にＳｉＯ
2が形成されることにより、層上部中に含まれる高融点
金属は、電極層からＳｉＯ2酸化膜中に遊離することが
ない。
部よりも組成中にＳｉを多く含むため、熱酸化が施され
ると効率的にＳｉＯ2が形成され、電気的絶縁耐圧の高
い絶縁膜が得られる。また、このように効率的にＳｉＯ
2が形成されることにより、層上部中に含まれる高融点
金属は、電極層からＳｉＯ2酸化膜中に遊離することが
ない。
【０００８】
【実施例】以下、本発明に係る半導体装置の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
【０００９】先ず、本実施例においては、図１（Ａ）に
示すように、シリコン基板１０上にゲート酸化膜１１を
形成する。そして、図１（Ｂ）に示すように、このゲー
ト酸化膜１１上に、先ず、タングステンシリサイド（Ｗ
ＳｉX）をストイキオメトリー近傍の組成で、即ちＷＳ
ｉXのｘを２．０〜２．５とする下層ＷＳｉX膜１２Ａを
形成予定される電極の半分の厚さ程度にＣＶＤ法にて堆
積させた後、続いて、ｘ＝２．５〜４．０のＳｉ過剰の
上層ＷＳｉX膜１２Ｂを堆積させる。次に、リソグラフ
ィー技術を用いて、図１（Ｂ）に示すように、レジスト
１３をパターニングする。
示すように、シリコン基板１０上にゲート酸化膜１１を
形成する。そして、図１（Ｂ）に示すように、このゲー
ト酸化膜１１上に、先ず、タングステンシリサイド（Ｗ
ＳｉX）をストイキオメトリー近傍の組成で、即ちＷＳ
ｉXのｘを２．０〜２．５とする下層ＷＳｉX膜１２Ａを
形成予定される電極の半分の厚さ程度にＣＶＤ法にて堆
積させた後、続いて、ｘ＝２．５〜４．０のＳｉ過剰の
上層ＷＳｉX膜１２Ｂを堆積させる。次に、リソグラフ
ィー技術を用いて、図１（Ｂ）に示すように、レジスト
１３をパターニングする。
【００１０】さらに、レジスト１３をマスクとして異方
性エッチングを行ない、図１（Ｃ）に示すような高融点
金属シリサイド電極（１２Ａ，１２Ｂ）をパターニング
する。
性エッチングを行ない、図１（Ｃ）に示すような高融点
金属シリサイド電極（１２Ａ，１２Ｂ）をパターニング
する。
【００１１】次いで、図１（Ｄ）示すように、熱酸化処
理を施すことにより、下層ＷＳｉX膜１２Ａ及び上層Ｗ
ＳｉX膜１２Ｂの露出面に熱酸化膜１４が形成される。
同図（Ｄ）に示すような電極構造においては、上層ＷＳ
ｉX膜１２ＢがＳｉを多く含むため、良質なＳｉＯ2で成
る熱酸化膜１４が形成されており、上層配線等が形成さ
れても、絶縁耐圧を熱酸化膜１４が有し、半導体装置の
特性劣化を防止する。本実施例は、このように上層配線
等の上層膜との絶縁性を、低抵抗な高融点金属シリサイ
ド電極を直接酸化する方法で確保できるため、プロセス
の設計が容易となる。
理を施すことにより、下層ＷＳｉX膜１２Ａ及び上層Ｗ
ＳｉX膜１２Ｂの露出面に熱酸化膜１４が形成される。
同図（Ｄ）に示すような電極構造においては、上層ＷＳ
ｉX膜１２ＢがＳｉを多く含むため、良質なＳｉＯ2で成
る熱酸化膜１４が形成されており、上層配線等が形成さ
れても、絶縁耐圧を熱酸化膜１４が有し、半導体装置の
特性劣化を防止する。本実施例は、このように上層配線
等の上層膜との絶縁性を、低抵抗な高融点金属シリサイ
ド電極を直接酸化する方法で確保できるため、プロセス
の設計が容易となる。
【００１２】以上、実施例について説明したが、この他
に以下に説明するような変更が可能である。
に以下に説明するような変更が可能である。
【００１３】例えば、上記実施例においては、ゲート絶
縁膜をシリコン基板の酸化膜で形成したが、Ｓｉ3Ｎ4膜
とＳｉＯ2膜をＣＶＤ法等で形成してもよい。
縁膜をシリコン基板の酸化膜で形成したが、Ｓｉ3Ｎ4膜
とＳｉＯ2膜をＣＶＤ法等で形成してもよい。
【００１４】また、上記実施例においては、ＷＳｉX膜
１２Ａ，１２ＢをＣＶＤ法にて形成したが、ＰＶＤ法に
よって形成しても勿論よい。
１２Ａ，１２ＢをＣＶＤ法にて形成したが、ＰＶＤ法に
よって形成しても勿論よい。
【００１５】さらに、上記実施例は、下層ＷＳｉX膜１
２Ａ，上層ＷＳｉX膜１２Ｂの２層で成る電極構造とし
たが、下層ＷＳｉX膜１２Ａの下地にポリシリコン膜を
備える構成としてもよい。
２Ａ，上層ＷＳｉX膜１２Ｂの２層で成る電極構造とし
たが、下層ＷＳｉX膜１２Ａの下地にポリシリコン膜を
備える構成としてもよい。
【００１６】特に、本実施例では、高融点金属としてタ
ングステン（Ｗ）を用いたが、この他の高融点金属であ
る、例えばモリブデン（Ｍｏ），タンタル（Ｔａ），チ
タン（Ｔｉ）等を用いることも勿論本発明の適用範囲で
ある。
ングステン（Ｗ）を用いたが、この他の高融点金属であ
る、例えばモリブデン（Ｍｏ），タンタル（Ｔａ），チ
タン（Ｔｉ）等を用いることも勿論本発明の適用範囲で
ある。
【００１７】また、上記実施例では、高融点金属シリサ
イド層を２層構造としたが、上層に向けてＳｉの含有率
を漸次高くする処理を施してもよい。これは、例えば、
ＣＶＤ法で形成する場合は、反応ガスの流量を漸次変更
させることで容易にＳｉ含有率を変化させることができ
る。
イド層を２層構造としたが、上層に向けてＳｉの含有率
を漸次高くする処理を施してもよい。これは、例えば、
ＣＶＤ法で形成する場合は、反応ガスの流量を漸次変更
させることで容易にＳｉ含有率を変化させることができ
る。
【００１８】なお、上記したように、Ｓｉを過剰にする
場合は、当然乍ら低抵抗を損わない範囲での組成比変更
が好ましい。
場合は、当然乍ら低抵抗を損わない範囲での組成比変更
が好ましい。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
によれば、高融点金属シリサイド電極を直接酸化するこ
とにより、上層膜との絶縁性を向上させるウエハプロセ
スの設計が可能となる効果があり、このように、絶縁耐
圧が向上することで良好な特性の半導体装置が得られる
効果がある。
によれば、高融点金属シリサイド電極を直接酸化するこ
とにより、上層膜との絶縁性を向上させるウエハプロセ
スの設計が可能となる効果があり、このように、絶縁耐
圧が向上することで良好な特性の半導体装置が得られる
効果がある。
【００２０】また、高融点金属シリサイド電極表面に凹
凸が発生するのを防止でき、電極形状が向上する効果が
ある。
凸が発生するのを防止でき、電極形状が向上する効果が
ある。
【図１】（Ａ）〜（Ｄ）は本発明の実施例を示す工程断
面図。
面図。
【図２】従来例の断面図。
１０…シリコン基板 １１…ゲート酸化膜 １２Ａ…下層ＷＳｉX膜 １２Ｂ…上層ＷＳｉX膜 １４…熱酸化膜
Claims (1)
- 【請求項１】 表面に酸化膜が形成された高融点金属シ
リサイド電極層を有する半導体装置において、 前記高融点金属シリサイド電極層の層上部は層下部より
も組成中にシリコン（Ｓｉ）を多く含むことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272592A JPH05267300A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6272592A JPH05267300A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267300A true JPH05267300A (ja) | 1993-10-15 |
Family
ID=13208630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6272592A Pending JPH05267300A (ja) | 1992-03-19 | 1992-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267300A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626386A1 (de) * | 1995-06-30 | 1997-01-02 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Halbleiterelements |
| DE19703223A1 (de) * | 1996-07-31 | 1998-02-05 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung |
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
-
1992
- 1992-03-19 JP JP6272592A patent/JPH05267300A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19626386A1 (de) * | 1995-06-30 | 1997-01-02 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Halbleiterelements |
| DE19703223A1 (de) * | 1996-07-31 | 1998-02-05 | Lg Semicon Co Ltd | Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung |
| DE19703223B4 (de) * | 1996-07-31 | 2006-04-27 | LG Semicon Co., Ltd., Cheongju | Verfahren zur Herstellung einer Elektrode einer Halbleitereinrichtung |
| JP2000022095A (ja) * | 1998-06-30 | 2000-01-21 | Hyundai Electron Ind Co Ltd | 半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2915828B2 (ja) | 半導体の配線構造およびその製造方法 | |
| US4707723A (en) | Semiconductor device using a refractory metal as an electrode and interconnection | |
| JPS58176975A (ja) | 集積ｍｏｓ電界効果トランジスタ回路の製造方法 | |
| JPS5863174A (ja) | 導電性構造体の形成方法 | |
| US6774442B2 (en) | Semiconductor device and CMOS transistor | |
| KR100755121B1 (ko) | 전극구조체의 형성방법 및 반도체장치의 제조방법 | |
| JPH09199594A (ja) | 半導体素子の金属配線形成方法及びその配線構造 | |
| JP3623075B2 (ja) | Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| US20020027291A1 (en) | Semiconductor device for preventing corrosion of metallic featues | |
| JPH05267300A (ja) | 半導体装置 | |
| US20020008294A1 (en) | Semiconductor device and method for manufacturing same | |
| JPS609160A (ja) | 半導体装置およびその製造方法 | |
| US6927154B2 (en) | Method for fabricating a transistor with a gate structure | |
| JP4533155B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10289885A (ja) | 半導体装置およびその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH02199838A (ja) | 半導体装置およびその製造方法 | |
| JP2657657B2 (ja) | 半導体装置とその製造方法 | |
| JPH0518456B2 (ja) | ||
| JPH041497B2 (ja) | ||
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JPS6167270A (ja) | 半導体装置 | |
| JPS6161264B2 (ja) | ||
| JPH1154510A (ja) | 半導体装置の製造方法 |