JPH05243262A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 第１のゲート電極材料に開口を有するマスク
膜１９を形成し、ＥＣＲ法により第２のゲート電極材料
１７を形成し、全面エッチングを行い側壁部の第２のゲ
ート電極材料を選択的に除去して形成した側壁開口２７
を介して不純物を導入して低濃度領域２９を形成し、マ
スク膜の開口内に形成した塗布膜をマスクに第２のゲー
ト電極材料とマスク膜と第１のゲート電極材料とをエッ
チングし、さらに高濃度領域を形成して、逆Ｔ字形のゲ
ート電極を有し、かつＬＤＤ構造を備えるＭＯＳトラン
ジスタを形成する。 【効果】 第２のゲート電極材料の膜厚により低濃度領
域の長さを制御しているため、低濃度領域の長さのばら
つきが小さくなり、ＭＯＳトランジスタ特性が安定化す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＯＳトランジスタの製
造方法に関し、とくにドレイン領域に高濃度領域と低濃
度領域とを有するいわゆるＬＤＤ構造（Ｌｉｇｈｔｌｙ
ＤｏｐｅｄＤｒａｉｎ）をもつＭＯＳトランジスタの
製造方法に関する。

【０００２】

【従来の技術】半導体集積回路装置の集積度を向上する
ために、ＭＯＳトランジスタのチャネル長を短くする
と、ホットキャリアの注入現象が顕著になり、ＭＯＳト
ランジスタのしきい値電圧の変動を生じる。

【０００３】このためドレイン近傍での電界を緩和する
ことによって、このホットキャリアの発生を抑える方法
として、ゲート電極近傍の接合深さを浅く、しかも不純
物濃度をドレインより低くするＬＤＤ構造が用いられて
いる。

【０００４】このＬＤＤ構造は、ドレインを低い不純物
濃度と高い不純物濃度との二重構造にして、ドレインの
空乏層をチャネル領域のみならず、低い不純物濃度の領
域にも広げることによって、ドレイン近傍での電界を弱
めるものである。

【０００５】ＬＤＤ構造を有するＭＯＳトランジスタの
製造方法としては、たとえば特開昭５１―６８７７６号
公報に提案されている。この公報に記載の製造方法を、
図７の断面図を用いて説明する。

【０００６】図７に示すように、半導体基板１１にゲー
ト電極３５を形成し、さらにこのゲート電極３５の整合
した領域の半導体基板１１に低濃度領域２９を形成す
る。

【０００７】その後、全面に絶縁膜である酸化シリコン
膜を形成し、異方性イオンエッチングを行い、ゲート電
極３５の側壁に酸化シリコン膜からなるサイドウォール
４３を形成する。

【０００８】その後、このサイドウォール４３とゲート
電極３５との整合した領域の半導体基板１１に高濃度領
域３１を形成し、ＬＤＤ構造を有するＭＯＳトランジス
タを形成している。

【０００９】しかしながら、上記公報に記載の製造方法
により形成したＭＯＳトランジスタにおいては、ゲート
電極３５の側壁に絶縁膜からなるサイドウォール４３を
形成し、このサイドウォール４３の直下に低濃度領域２
９を形成している。

【００１０】このため低濃度領域２９にはゲート電圧が
印加されず、この低濃度領域２９が抵抗となり、ドレイ
ン電流が小さくなり、ＭＯＳトランジスタ特性が劣化す
るという問題点がある。

【００１１】そこでこの問題点を解決するために、たと
えば特開平３―２０４９３９号公報に記載の、低濃度領
域上にゲート絶縁膜を介してゲート電極の一部を延長し
た逆Ｔ字形ゲート電極を備えるＭＯＳトランジスタが提
案されている。この特開平３―２０４９３９号公報に記
載の逆Ｔ字形ゲート電極を有するＭＯＳトランジスタの
製造方法を図８から図１１の断面図を用いて説明する。

【００１２】まず図８に示すように、導電型がＰ型の半
導体基板１１上にゲート酸化膜１３を形成し、膜厚２０
〜５０ｎｍの多結晶シリコン膜からなる第１のゲート電
極材料１５を形成する。

【００１３】この第１のゲート電極材料１５上には、厚
さ１〜３ｎｍの自然酸化膜３９を形成する。その後、タ
ングステンからなる第２のゲート電極材料１７を、２０
０〜４００ｎｍ形成する。

【００１４】その後、感光性樹脂４１を全面に形成し、
さらにこの感光性樹脂４１を所定の形状にパターニング
する。

【００１５】つぎに図９に示すように、パターニングし
た感光性樹脂４１をマスクに第２のゲート電極材料１７
をエッチングする。このとき自然酸化膜３９をエッチン
グストッパーとする。その後、エッチングマスクとして
用いた感光性樹脂４１を除去する。

【００１６】その後、半導体基板１１と逆導電型のＮ型
の不純物を１×１０¹³〜１×１０¹⁴ｃｍ^{ー 2} 程度のイオ
ン注入量で、半導体基板１１に注入して低濃度領域２９
を形成する。

【００１７】つぎに図１０に示すように、酸化シリコン
膜を全面に形成し、異方性イオンエッチングを行い、第
２のゲート電極材料１７の側壁に酸化シリコン膜からな
るサイドウォール４３を形成する。

【００１８】つぎに図１１に示すように、ゲート電極３
５とサイドウォール４３とをエッチングマスクにして、
自然酸化膜３９と第１のゲート電極材料１５とをエッチ
ングする。

【００１９】その後、Ｎ型の不純物を１×１０¹⁵〜１×
１０¹⁶ｃｍ^{ー 2} 程度のイオン注入量で半導体基板１１に
導入して、ゲート電極３５の整合した領域の半導体基板
１１に高濃度領域３１を形成する。この高濃度領域３１
は、ＭＯＳトランジスタのソースドレイン領域３７とな
る。

【００２０】その後、熱処理を行って自然酸化膜３９を
破壊し、第１のゲート電極材料１５と第２のゲート電極
材料１７とを導通させ、逆Ｔ字型ゲート電極を有し、Ｌ
ＤＤ構造を備えるＭＯＳトランジスタを形成する。

【００２１】

【発明が解決しようとする課題】しかしながらこの特開
平３―２０４９３９号公報に記載のＭＯＳトランジスタ
の製造方法においては、自然酸化膜３９を第２のゲート
電極材料１７のエッチングストッパーとして用いてい
る。

【００２２】したがって、自然酸化膜３９である酸化シ
リコン膜に対する第２のゲート電極材料１７のエッチン
グは、１００倍程度の大きなエッチング選択比をもつエ
ッチング方法が必要となる。しかしながら、このような
大きなエッチング選択比をもつエッチングを安定して行
うことは、極めて難しい。

【００２３】このために第２のゲート電極材料１５のエ
ッチングのとき、第１のゲート電極材料１５までエッチ
ングしてしまい、サイドウォール４３の寸法ばらつきが
大きくなる。

【００２４】この結果、低濃度領域２９の長さのばらつ
きが大きくなり、ＭＯＳトランジスタ特性のばらつきが
大きくなってしまう。

【００２５】本発明の目的は、上記課題を解決して、Ｍ
ＯＳトランジスタ特性のばらつきが発生しない逆Ｔ字形
のゲート電極を有し、ＬＤＤ構造を備えるＭＯＳトラン
ジスタの製造方法を提供することにある。

【００２６】

【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の製造方法は、下記記載の工程を
採用する。

【００２７】本発明の半導体装置の製造方法は、半導体
基板上にゲート酸化膜を形成し、第１のゲート電極材料
を形成し、第１のゲート電極材料上にマスク膜を形成
し、ホトエッチング技術によりゲート電極形成領域に対
応するマスク膜に開口を形成する工程と、電子サイクロ
トン共鳴化学気相法により第２のゲート電極材料を形成
する工程と、この第２のゲート電極材料の全面エッチン
グを行い第２のゲート電極材料の側壁部を選択的に除去
して側壁開口を形成し、この側壁開口の整合した領域の
半導体基板に不純物を導入して低濃度領域を形成する工
程と、マスク膜の開口内に塗布膜を形成する工程と、こ
の塗布膜をマスクとして第２のゲート電極材料をマスク
膜と第１のゲート電極材料とをエッチングして、第１の
ゲート電極材料と第２のゲート電極材料とからなる逆Ｔ
字形を有するゲート電極を形成し、ゲート電極の整合し
た領域の半導体基板に不純物を導入して高濃度領域を形
成する工程とを有することを特徴とする。

【００２８】

【実施例】以下図面を用いて本発明における実施例を説
明する。以下の説明においては、ＮチャネルＭＯＳトラ
ンジスタを製造する例で説明する。図１〜図６は、本発
明における半導体装置の製造方法を工程順に示す断面図
である。

【００２９】まず図１に示すように、不純物濃度が２×
１０¹⁵ｃｍ^{ー 3} 程度の低不純物濃度で導電型がＰ型の半
導体基板１１の酸化処理を行い、膜厚３５ｎｍの酸化シ
リコン膜からなるゲート酸化膜１３を形成する。

【００３０】その後、モノシランを反応ガスとして用い
た化学気相成長法（以下ＣＶＤと記載する）により、膜
厚２００ｎｍの多結晶シリコン膜からなる第１のゲート
電極材料１５を形成する。

【００３１】その後、第１のゲート電極材料１５上の全
面に、モノシランと酸素とを反応ガスとするＣＶＤ法に
より、膜厚が４００ｎｍの酸化シリコン膜からなるマス
ク膜１９を形成する。

【００３２】その後、このマスク膜１９上の全面に感光
性樹脂（図示せず）を回転塗布法により形成し、ホトマ
スクを用いて露光し、現像を行い感光性樹脂をパターニ
ングし、その後このパターニングした感光性樹脂をエッ
チングマスクとしてマスク膜１９をエッチングする、い
わゆるホトエッチングによりマスク膜１９に開口２１を
形成する。

【００３３】その後、エッチングマスクとして用いた感
光性樹脂を除去する。

【００３４】つぎに図２に示すように、モノシランを反
応ガスとする電子サイクロトン共鳴化学気相成長法（以
下ＥＣＲと記載する）により、膜厚２００ｎｍの多結晶
シリコン膜からなる第２のゲート電極材料１７を形成す
る。

【００３５】つぎに図３に示すように、フッ酸と硝酸と
の混合溶液を用いて第２のゲート電極膜１７の全面エッ
チングを行う。

【００３６】ＥＣＲで形成した多結晶シリコン膜からな
る第２のゲート電極材料１７は、図２に示す平面部２３
と側壁部２５とでは、エッチング速度が１０倍以上異な
り、側壁部２５の多結晶シリコン膜が選択的にエッチン
グ除去されて、側壁開口２７が形成される。

【００３７】このＥＣＲで形成した、多結晶シリコン膜
からなる第２のゲート電極材料１７における平面部２３
と側壁部２５とで、エッチング速度が大きく異なる理由
は、以下に記載する理由による。

【００３８】マイクロ波を用いてプラズマ発生室内で、
モノシランをプラズマ化した膜形成に関与する活性種
が、一方向から半導体基板１１に到達することにより、
ＥＣＲにおいては、平面部と側壁部とで膜形成機構に大
きな違いが生じる。このため、平面部２３と側壁部２５
とで、第２のゲート電極材料１７の膜質が異なり、エッ
チング速度に大きな差が発生する。

【００３９】その後、半導体基板１１と逆導電型の不純
物である砒素を、イオン注入量２×１０¹³ｃｍ^{ー 2} の条
件でイオン注入を行い、側壁開口２７を介して半導体基
板１１に導入して、低濃度領域２９を形成する。

【００４０】つぎに図４に示すように、全面に塗布膜３
３としてポリメチルメタアクリレートを回転塗布法によ
り形成し、表面がほぼ平坦な形状を有する塗布膜３３を
形成する。

【００４１】その後、酸素を反応ガスとする異方性イオ
ンエッチング法により、第２のゲート電極材料１７の表
面が露出するまで塗布膜３３をエッチングする。

【００４２】この結果、マスク膜１７の開口２１内に、
塗布膜３３を埋め込むように形成する。

【００４３】つぎに図５に示すように、開口２１内に形
成した塗布膜３３をエッチングマスクとして、第２のゲ
ート電極材料１７と、マスク膜１９と、さらに第１のゲ
ート電極材料１５とをエッチングして除去する。

【００４４】その後、イオン注入法により半導体基板１
１と逆導電型を有する砒素をイオン注入量４×１０¹⁵ｃ
ｍ^{ー 2} の条件で、半導体基板１１に導入して、高濃度領
域３１を形成する。

【００４５】つぎに図６に示すように、塗布膜３３を除
去し、第１のゲート電極材料１５と第２のゲート電極材
料１７とからなり、逆Ｔ字形の断面形状を有するゲート
電極３５を形成する。

【００４６】その後は図示しないが、ＣＶＤ法によりリ
ンを添加した酸化シリコン膜からなる層間絶縁膜を形成
し、さらに温度９５０℃の窒素雰囲気中で熱処理を行い
イオン注入により導入した不純物の活性化を行い、ホト
エッチングにより層間絶縁膜に接続穴を形成し、スパッ
タリング法によりアルミニウムシリコン合金からなる配
線材料を形成し、ホトエッチングにより配線を形成し
て、断面形状が逆Ｔ字形のゲート電極を有し、かつＬＤ
Ｄ構造を備えるＭＯＳトランジスタを得る。

【００４７】なお以上の説明においては、マスク膜とし
て酸化シリコン膜を用いた例で説明したが、第２のゲー
ト電極材料と異なる材料であれば、マスク膜として使用
可能である。

【００４８】さらに塗布膜としては、ポリメチルメタア
クリレート以外にも、その他の有機高分子材料、感光性
樹脂、塗布ガラス膜など表面がほぼ平坦な形状で形成で
きる材料であれば、塗布膜として適用できる。

【００４９】

【発明の効果】以上の説明で明らかなように、本発明の
半導体装置の製造方法においては、第２のゲート電極材
料の膜厚により、低濃度領域の長さを制御している。し
たがって低濃度領域のばらつきが小さくなり、ＭＯＳト
ランジスタ特性のばらつきが発生しない逆Ｔ字形のゲー
ト電極を有し、ＬＤＤ構造を備えるＭＯＳトランジスタ
が得られる。

【図面の簡単な説明】

【図１】本発明における半導体装置の製造方法を示す断
面図である。

【図２】本発明における半導体装置の製造方法を示す断
面図である。

【図３】本発明における半導体装置の製造方法を示す断
面図である。

【図４】本発明における半導体装置の製造方法を示す断
面図である。

【図５】本発明における半導体装置の製造方法を示す断
面図である。

【図６】本発明における半導体装置の製造方法を示す断
面図である。

【図７】従来例における半導体装置の製造方法を示す断
面図である。

【図８】従来例における半導体装置の製造方法を示す断
面図である。

【図９】従来例における半導体装置の製造方法を示す断
面図である。

【図１０】従来例における半導体装置の製造方法を示す
断面図である。

【図１１】従来例における半導体装置の製造方法を示す
断面図である。

【符号の説明】

１５ 第１のゲート電極材料 １７ 第２のゲート電極材料 １９ マスク膜 ２１ 開口 ２７ 側壁開口 ２９ 低濃度領域 ３１ 高濃度領域 ３３ 塗布膜 ３５ ゲート電極

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にゲート酸化膜を形成し、
   第１のゲート電極材料を形成し、第１のゲート電極材料
   上にマスク膜を形成し、ホトエッチング技術によりゲー
   ト電極形成領域に対応するマスク膜に開口を形成する工
   程と、電子サイクロトン共鳴化学気相法により第２のゲ
   ート電極材料を形成する工程と、第２のゲート電極材料
   の全面エッチングを行い第２のゲート電極材料の側壁部
   を選択的に除去して側壁開口を形成し、側壁開口の整合
   した領域の半導体基板に不純物を導入して低濃度領域を
   形成する工程と、マスク膜の開口内に塗布膜を形成する
   工程と、塗布膜をエッチングマスクとして第２のゲート
   電極材料をマスク膜と第１のゲート電極材料とをエッチ
   ングして、第１のゲート電極材料と第２のゲート電極材
   料とからなる逆Ｔ字形を有するゲート電極を形成し、ゲ
   ート電極の整合した領域の半導体基板に不純物を導入し
   て高濃度領域を形成する工程とを有することを特徴とす
   る半導体装置の製造方法。