JPH0522113A - 出力バツフア回路 - Google Patents
出力バツフア回路Info
- Publication number
- JPH0522113A JPH0522113A JP3171374A JP17137491A JPH0522113A JP H0522113 A JPH0522113 A JP H0522113A JP 3171374 A JP3171374 A JP 3171374A JP 17137491 A JP17137491 A JP 17137491A JP H0522113 A JPH0522113 A JP H0522113A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- drain
- source
- current
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 製造偏差等によりＭＯＳトランジスタのしき
い値電圧ＶT が変動しても出力バッファ回路の高レベル
出力電圧ＶOHが変動しないようにする。 【構成】 入力端子ＢＩＡＳの基準電圧をＶｂとし、Ｍ
ＯＳトランジスタＭ７を流れる電流をＩ７とする。利得
Ａｄ》１とすれば、演算増幅器１の負側入力電位はＶｂ
となる。従って、Ｉ７＝Ｖｂ／Ｒ２である。これより電
流をＩ７は基準電圧Ｖｂと抵抗器Ｒ２によってのみ決定
される。Ｍ３とＭ６はカレントミラーであるから、それ
ぞれのＭＯＳトランジスタのチャネル長、チャネル幅を
Ｌ３、Ｌ６、Ｗ３、Ｗ６とすればＭＯＳトランジスタＭ
３を流れる電流Ｉ３はＩ３＝（Ｗ３／Ｌ３）Ｉ５／（Ｗ
６／Ｌ６）となる。ここで抵抗器Ｒ２としてＬＳＩ外部
の抵抗器を用いること等により誤差がほとんどなくなる
ことから電流Ｉ５はほぼ一定値をとる。これにより電流
Ｉ３はＷ３、Ｗ６、Ｌ３、Ｌ６により決定されほぼ一定
値をとる。
い値電圧ＶT が変動しても出力バッファ回路の高レベル
出力電圧ＶOHが変動しないようにする。 【構成】 入力端子ＢＩＡＳの基準電圧をＶｂとし、Ｍ
ＯＳトランジスタＭ７を流れる電流をＩ７とする。利得
Ａｄ》１とすれば、演算増幅器１の負側入力電位はＶｂ
となる。従って、Ｉ７＝Ｖｂ／Ｒ２である。これより電
流をＩ７は基準電圧Ｖｂと抵抗器Ｒ２によってのみ決定
される。Ｍ３とＭ６はカレントミラーであるから、それ
ぞれのＭＯＳトランジスタのチャネル長、チャネル幅を
Ｌ３、Ｌ６、Ｗ３、Ｗ６とすればＭＯＳトランジスタＭ
３を流れる電流Ｉ３はＩ３＝（Ｗ３／Ｌ３）Ｉ５／（Ｗ
６／Ｌ６）となる。ここで抵抗器Ｒ２としてＬＳＩ外部
の抵抗器を用いること等により誤差がほとんどなくなる
ことから電流Ｉ５はほぼ一定値をとる。これにより電流
Ｉ３はＷ３、Ｗ６、Ｌ３、Ｌ６により決定されほぼ一定
値をとる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の出力
バッファ回路に関し、特に、ＣＭＯＳプロセスで製造さ
れる論理ＬＳＩ上でＥＣＬレベルを供給するための出力
バッファ回路に関する。
バッファ回路に関し、特に、ＣＭＯＳプロセスで製造さ
れる論理ＬＳＩ上でＥＣＬレベルを供給するための出力
バッファ回路に関する。
【０００２】
【従来の技術】従来のＣＭＯＳ論理ＬＳＩ用出力バッフ
ァは、図２に示すように、ソースが接地されゲートが端
子ＩＮに接続されるＭＯＳトランジスタＭ１と、ドレイ
ンがＭＯＳトランジスタＭ１のドレインと接続されゲー
トが端子ＩＮに接続されるＭＯＳトランジスタＭ２と、
ドレインがＭＯＳトランジスタＭ２のソースと接続され
ゲートが端子ＢＩＡＳと接続されソースが電源Ｅ１と接
続されるＭＯＳトランジスタＭ３と、ソースが接地され
ドレインがＭＯＳトランジスタＭ１のドレインと接続さ
れるＭＯＳトランジスタＭ４と、ソースが接地されゲー
トがＭＯＳトランジスタＭ４のゲートとドレインに接続
されドレインが端子ＯＵＴに接続されるＭＯＳトランジ
スタＭ５と、端子ＯＵＴと電源Ｅ２間に配置される抵抗
器Ｒ１を有している。
ァは、図２に示すように、ソースが接地されゲートが端
子ＩＮに接続されるＭＯＳトランジスタＭ１と、ドレイ
ンがＭＯＳトランジスタＭ１のドレインと接続されゲー
トが端子ＩＮに接続されるＭＯＳトランジスタＭ２と、
ドレインがＭＯＳトランジスタＭ２のソースと接続され
ゲートが端子ＢＩＡＳと接続されソースが電源Ｅ１と接
続されるＭＯＳトランジスタＭ３と、ソースが接地され
ドレインがＭＯＳトランジスタＭ１のドレインと接続さ
れるＭＯＳトランジスタＭ４と、ソースが接地されゲー
トがＭＯＳトランジスタＭ４のゲートとドレインに接続
されドレインが端子ＯＵＴに接続されるＭＯＳトランジ
スタＭ５と、端子ＯＵＴと電源Ｅ２間に配置される抵抗
器Ｒ１を有している。
【０００３】次に、図２に示された回路の動作について
説明する。
説明する。
【０００４】端子ＩＮＶin2 にＬo レベルが入力される
と、ＭＯＳトランジスタＭ１は“ＯＦＦ”、Ｍ２は“Ｏ
Ｎ”状態となる。これによりＭＯＳトランジスタＭ４、
Ｍ２、Ｍ３のパスに電流ＩM3が流れる。この電流ＩM3は
電流源のＭＯＳトランジスタＭ３により決まる。Ｋ＝導
電係数、（Ｗ／Ｌ）＝ＭＯＳトランジスタのチャネル幅
チャネル長比、ＶT＝ＭＯＳトランジスタのしきい値電
圧とすると
と、ＭＯＳトランジスタＭ１は“ＯＦＦ”、Ｍ２は“Ｏ
Ｎ”状態となる。これによりＭＯＳトランジスタＭ４、
Ｍ２、Ｍ３のパスに電流ＩM3が流れる。この電流ＩM3は
電流源のＭＯＳトランジスタＭ３により決まる。Ｋ＝導
電係数、（Ｗ／Ｌ）＝ＭＯＳトランジスタのチャネル幅
チャネル長比、ＶT＝ＭＯＳトランジスタのしきい値電
圧とすると
【数１】ＩM3＝Ｋ（Ｗ／Ｌ）M3（Ｖbias−ＶT ）2 と表される。ＭＯＳトランジスタＭ４、Ｍ５はカレント
ミラーであるからＭＯＳトランジスタＭ５を流れる電流
ＩM5は
ミラーであるからＭＯＳトランジスタＭ５を流れる電流
ＩM5は
【数２】 と表される。これより出力電圧Ｖｏｕｔは
【数３】Ｖｏｕｔ＝Ｒ１・ＩM5＋Ｅ２ である。ここでＥ２＝１．７０（Ｖ）とした時にＶｏｕ
ｔ≒０．９６（Ｖ）となるようにトランジスタサイズ、
バイアス電圧を設定する。
ｔ≒０．９６（Ｖ）となるようにトランジスタサイズ、
バイアス電圧を設定する。
【０００５】また、端子ＩＮにＨｉレベルが入力される
と、ＭＯＳトランジスタＭ１は“ＯＮ”、Ｍ２は“ＯＦ
Ｆ”状態となる。これによりＭＯＳトランジスタＭ４、
Ｍ５も“ＯＦＦ”状態となり、ＩM5＝０であるからＶｏ
ｕｔ＝１．７（Ｖ）となる。
と、ＭＯＳトランジスタＭ１は“ＯＮ”、Ｍ２は“ＯＦ
Ｆ”状態となる。これによりＭＯＳトランジスタＭ４、
Ｍ５も“ＯＦＦ”状態となり、ＩM5＝０であるからＶｏ
ｕｔ＝１．７（Ｖ）となる。
【０００６】従って、以上動作によりＶOH＝０．９６、
ＶOL＝１．７０（Ｖ）となり、ＥＣＬ−１００Ｋインタ
フェースに合致する出力レベルが得られる。
ＶOL＝１．７０（Ｖ）となり、ＥＣＬ−１００Ｋインタ
フェースに合致する出力レベルが得られる。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の出力バッファ回路では、製造偏差等によりＭＯＳト
ランジスタのしきい値電圧ＶT が変動した場合に高レベ
ル出力電圧（ＶOH）が変動するという課題があった。
来の出力バッファ回路では、製造偏差等によりＭＯＳト
ランジスタのしきい値電圧ＶT が変動した場合に高レベ
ル出力電圧（ＶOH）が変動するという課題があった。
【０００８】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な出力バ
ッファ回路を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な出力バ
ッファ回路を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る出力バッファ回路は、ソースが接地さ
れゲートが入力端子と接続された第１のＭＯＳトランジ
スタと、ドレインが前記第１のＭＯＳトランジスタのド
レインと接続されゲートが前記入力端子と接続された第
２のＭＯＳトランジスタと、ドレインが前記第２のＭＯ
Ｓトランジスタのソースと接続されソースが第１の電源
と接続された第３のＭＯＳトランジスタと、ソースが接
地されドレイン及びゲートが前記第１のＭＯＳトランジ
スタのドレインと接続された第４のＭＯＳトランジスタ
と、ソースが接地されゲートが前記第４のＭＯＳトラン
ジスタのゲートと接続されドレインが出力端子と接続さ
れた第５のＭＯＳトランジスタと、出力端子と第２の電
源間に配置された第１の抵抗器と、ソースが前記第１の
電源と接続されドレイン及びゲートが前記第３のＭＯＳ
トランジスタのゲートと接続された第６のＭＯＳトラン
ジスタと、ドレインが前記第６のＭＯＳトランジスタの
ドレインと接続された第７のＭＯＳトランジスタと、こ
の第７のＭＯＳトランジスタのソースと接地間に配置さ
れた第２の抵抗器と、負側入力端子が前記第７のＭＯＳ
トランジスタのソースと接続され正側入力端子が第２の
入力端子と接続され出力端子が前記第７のＭＯＳトラン
ジスタのゲートと接続された演算増幅器とを備えて構成
される。
に、本発明に係る出力バッファ回路は、ソースが接地さ
れゲートが入力端子と接続された第１のＭＯＳトランジ
スタと、ドレインが前記第１のＭＯＳトランジスタのド
レインと接続されゲートが前記入力端子と接続された第
２のＭＯＳトランジスタと、ドレインが前記第２のＭＯ
Ｓトランジスタのソースと接続されソースが第１の電源
と接続された第３のＭＯＳトランジスタと、ソースが接
地されドレイン及びゲートが前記第１のＭＯＳトランジ
スタのドレインと接続された第４のＭＯＳトランジスタ
と、ソースが接地されゲートが前記第４のＭＯＳトラン
ジスタのゲートと接続されドレインが出力端子と接続さ
れた第５のＭＯＳトランジスタと、出力端子と第２の電
源間に配置された第１の抵抗器と、ソースが前記第１の
電源と接続されドレイン及びゲートが前記第３のＭＯＳ
トランジスタのゲートと接続された第６のＭＯＳトラン
ジスタと、ドレインが前記第６のＭＯＳトランジスタの
ドレインと接続された第７のＭＯＳトランジスタと、こ
の第７のＭＯＳトランジスタのソースと接地間に配置さ
れた第２の抵抗器と、負側入力端子が前記第７のＭＯＳ
トランジスタのソースと接続され正側入力端子が第２の
入力端子と接続され出力端子が前記第７のＭＯＳトラン
ジスタのゲートと接続された演算増幅器とを備えて構成
される。
【００１０】
【実施例】次に本発明をその好ましい一実施例について
図を参照して具体的に説明する。
図を参照して具体的に説明する。
【００１１】図１は本発明に係るＣＭＯＳで作ったＥＣ
Ｌ論理回路の出力バッファ回路の一実施例を示す回路構
成図である。
Ｌ論理回路の出力バッファ回路の一実施例を示す回路構
成図である。
【００１２】図１を参照するに、本発明の一実施例は、
ソースが接地されゲートが入力端子ＩＮに接続されたＭ
ＯＳトランジスタＭ１と、ドレインがＭＯＳトランジス
タＭ１のドレインと接続されゲートが入力端子ＩＮに接
続されたＭＯＳトランジスタＭ２と、ドレインがＭＯＳ
トランジスタＭ２のソースと接続されソースが電源Ｅ１
と接続されたＭＯＳトランジスタＭ３と、ソースが接地
されドレイン及びゲートがＭＯＳトランジスタＭ１のド
レインと接続されたＭＯＳトランジスタＭ４と、ソース
が接地されゲートがＭＯＳトランジスタＭ４のゲートと
接続されドレインが出力端子ＯＵＴに接続されたＭＯＳ
トランジスタＭ５と、ソースが電源Ｅ１と接続されドレ
イン及びゲートがＭＯＳトランジスタＭ３のゲートと接
続されたＭＯＳトランジスタＭ６と、ドレインがＭＯＳ
トランジスタＭ６のドレインと接続されたＭＯＳトラン
ジスタＭ７と、出力端子ＯＵＴと電源Ｅ２間に配置され
た抵抗器Ｒ１と、ＭＯＳトランジスタＭ７のソースと接
地間に配置された抵抗器Ｒ２と、負側入力端子がＭＯＳ
トランジスタＭ７のソ−スと接続され正側入力端子が入
力端子ＢＩＡＳと接続され出力端子がＭＯＳトランジス
タＭ７のゲートと接続された演算増幅器とで構成され
る。
ソースが接地されゲートが入力端子ＩＮに接続されたＭ
ＯＳトランジスタＭ１と、ドレインがＭＯＳトランジス
タＭ１のドレインと接続されゲートが入力端子ＩＮに接
続されたＭＯＳトランジスタＭ２と、ドレインがＭＯＳ
トランジスタＭ２のソースと接続されソースが電源Ｅ１
と接続されたＭＯＳトランジスタＭ３と、ソースが接地
されドレイン及びゲートがＭＯＳトランジスタＭ１のド
レインと接続されたＭＯＳトランジスタＭ４と、ソース
が接地されゲートがＭＯＳトランジスタＭ４のゲートと
接続されドレインが出力端子ＯＵＴに接続されたＭＯＳ
トランジスタＭ５と、ソースが電源Ｅ１と接続されドレ
イン及びゲートがＭＯＳトランジスタＭ３のゲートと接
続されたＭＯＳトランジスタＭ６と、ドレインがＭＯＳ
トランジスタＭ６のドレインと接続されたＭＯＳトラン
ジスタＭ７と、出力端子ＯＵＴと電源Ｅ２間に配置され
た抵抗器Ｒ１と、ＭＯＳトランジスタＭ７のソースと接
地間に配置された抵抗器Ｒ２と、負側入力端子がＭＯＳ
トランジスタＭ７のソ−スと接続され正側入力端子が入
力端子ＢＩＡＳと接続され出力端子がＭＯＳトランジス
タＭ７のゲートと接続された演算増幅器とで構成され
る。
【００１３】本発明の出力バッファ回路は、ＭＯＳトラ
ンジスタＭ１〜Ｍ５の出力駆動回路と、ＭＯＳトランジ
スタＭ６、Ｍ７、抵抗器Ｒ２及び演算増幅器１から成る
電流源安定回路に大別できる。また電源Ｅ２は基準電圧
源であり、他のＢｉｐＥＣＬ−ＬＳＩより供給される。
バイアス端子ＢＩＡＳも他より安定した電圧を供給す
る。抵抗器Ｒ２は基準抵抗器であり、外部接続とする。
ンジスタＭ１〜Ｍ５の出力駆動回路と、ＭＯＳトランジ
スタＭ６、Ｍ７、抵抗器Ｒ２及び演算増幅器１から成る
電流源安定回路に大別できる。また電源Ｅ２は基準電圧
源であり、他のＢｉｐＥＣＬ−ＬＳＩより供給される。
バイアス端子ＢＩＡＳも他より安定した電圧を供給す
る。抵抗器Ｒ２は基準抵抗器であり、外部接続とする。
【００１４】まず上記電流源安定回路の動作について説
明する。
明する。
【００１５】演算増幅器１を理想のものとし、利得Ａｄ
を無限大とする。入力端子ＢＩＡＳにはＢｉｐトランジ
スタを用いた基準電圧発生回路を接続し、その基準電圧
をＶｂとする。ＭＯＳトランジスタＭ７を流れる電流を
Ｉ７とする。Ａｄ》１とすれば、演算増幅器１の負側入
力電位はＶｂとなる。したがって、Ｉ７＝Ｖｂ／Ｒ２で
ある。これより電流Ｉ７は基準電圧Ｖｂと抵抗器Ｒ２に
よってのみ決定される。またＭＯＳトランジスタＭ３と
Ｍ６はカレントミラーであるから、それぞれのＭＯＳト
ランジスタのチャネル長、チャネル幅をＬ３、Ｌ６、Ｗ
３、Ｗ６とすればＭＯＳトランジスタＭ３を流れる電流
Ｉ３は
を無限大とする。入力端子ＢＩＡＳにはＢｉｐトランジ
スタを用いた基準電圧発生回路を接続し、その基準電圧
をＶｂとする。ＭＯＳトランジスタＭ７を流れる電流を
Ｉ７とする。Ａｄ》１とすれば、演算増幅器１の負側入
力電位はＶｂとなる。したがって、Ｉ７＝Ｖｂ／Ｒ２で
ある。これより電流Ｉ７は基準電圧Ｖｂと抵抗器Ｒ２に
よってのみ決定される。またＭＯＳトランジスタＭ３と
Ｍ６はカレントミラーであるから、それぞれのＭＯＳト
ランジスタのチャネル長、チャネル幅をＬ３、Ｌ６、Ｗ
３、Ｗ６とすればＭＯＳトランジスタＭ３を流れる電流
Ｉ３は
【数４】 となる。ここで抵抗器Ｒ２をＬＳＩ外部の抵抗器を用い
るかあるいはＬＳＩ内部でトリミング等により誤差がほ
とんどなくなることから電流Ｉ５はほぼ一定値をとる。
これにより電流Ｉ３はＷ３、Ｗ６、Ｌ３、Ｌ６により決
定されほぼ一定値をとる。
るかあるいはＬＳＩ内部でトリミング等により誤差がほ
とんどなくなることから電流Ｉ５はほぼ一定値をとる。
これにより電流Ｉ３はＷ３、Ｗ６、Ｌ３、Ｌ６により決
定されほぼ一定値をとる。
【００１６】次に前記出力駆動部であるが、基本的に従
来例と同様の動作をするので説明を省略する。
来例と同様の動作をするので説明を省略する。
【００１７】ここで従来例と同様にして高レベル出力
（ＶOH）を求めると
（ＶOH）を求めると
【数５】 となる。前述のようにＲ１、Ｉ３はほぼ一定値をとり、
またＥ２が基準電圧源であることから、高レベル出力Ｖ
OHも製造偏差等によるＭＯＳトランジスタのしきい値電
圧ＶT の変化の影響を受けることなく安定したＥＣＬ・
Ｈｉレベルが出力される。
またＥ２が基準電圧源であることから、高レベル出力Ｖ
OHも製造偏差等によるＭＯＳトランジスタのしきい値電
圧ＶT の変化の影響を受けることなく安定したＥＣＬ・
Ｈｉレベルが出力される。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
出力駆動回路と同一ＬＳＩ上に形成された電流源安定回
路、基準電圧源及びＬＳＩ外部に接続された抵抗器ある
いはＬＳＩ内部でトリミングされた抵抗により製造偏差
等の影響を受けずにＥＣＬ・Ｈｉレベルが出力できると
いう効果が得られる。
出力駆動回路と同一ＬＳＩ上に形成された電流源安定回
路、基準電圧源及びＬＳＩ外部に接続された抵抗器ある
いはＬＳＩ内部でトリミングされた抵抗により製造偏差
等の影響を受けずにＥＣＬ・Ｈｉレベルが出力できると
いう効果が得られる。
【図１】本発明の一実施例を示す回路構成図である。
【図２】従来例の回路図である。
Ｍ１〜Ｍ７…ＭＯＳトランジスタ Ｅ１、Ｅ２…電源 Ｒ１、Ｒ２…抵抗器 ＩＮ、ＢＩＡＳ…入力端子 ＯＵＴ…出力端子 １…演算増幅器
Claims (1)
- 【特許請求の範囲】 【請求項１】 ソースが接地されゲートが入力端子と接
続された第１のＭＯＳトランジスタと、ドレインが前記
第１のＭＯＳトランジスタのドレインと接続されゲート
が前記入力端子と接続された第２のＭＯＳトランジスタ
と、ドレインが前記第２のＭＯＳトランジスタのソース
と接続されソースが第１の電源と接続された第３のＭＯ
Ｓトランジスタと、ソースが接地されドレイン及びゲー
トが前記第１のＭＯＳトランジスタのドレインと接続さ
れた第４のＭＯＳトランジスタと、ソースが接地されゲ
ートが前記第４のＭＯＳトランジスタのゲートと接続さ
れドレインが出力端子と接続された第５のＭＯＳトラン
ジスタと、ソースが前記第１の電源と接続されドレイン
及びゲートが前記第３のＭＯＳトランジスタのゲートと
接続された第６のＭＯＳトランジスタと、ドレインが前
記第６のＭＯＳトランジスタのドレインと接続された第
７のＭＯＳトランジスタと、第１の端子が前記第７のＭ
ＯＳトランジスタのソースと接続され第２の端子が接地
された抵抗器と、負側入力端子が前記第７のＭＯＳトラ
ンジスタのソースと接続され正側入力端子を第２の入力
端子と接続され出力端子が前記第７のＭＯＳトランジス
タのゲートと接続された演算増幅器とを備えることを特
徴とする出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171374A JPH0522113A (ja) | 1991-07-11 | 1991-07-11 | 出力バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3171374A JPH0522113A (ja) | 1991-07-11 | 1991-07-11 | 出力バツフア回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0522113A true JPH0522113A (ja) | 1993-01-29 |
Family
ID=15922002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3171374A Pending JPH0522113A (ja) | 1991-07-11 | 1991-07-11 | 出力バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0522113A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6796894B1 (en) | 1999-11-24 | 2004-09-28 | Toyota Jidosha Kabushiki Kaisha | Vehicular air conditioning apparatus |
| US6836186B2 (en) | 2002-05-07 | 2004-12-28 | Samsung Electronics Co., Ltd. | AB class amplifier for controlling quiescent current |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199517A (ja) * | 1987-01-23 | 1988-08-18 | シーメンス、アクチエンゲゼルシヤフト | Ｃｍｏｓ技術によるｅｃｌコンパチブルな入力／出力回路 |
| JPS6462016A (en) * | 1987-08-25 | 1989-03-08 | American Telephone & Telegraph | Output buffer circuit |
| JPH02266715A (ja) * | 1989-03-07 | 1990-10-31 | Kogo Denno Kofun Yugenkoshi | Ｍｏｓアナログ増幅器及びｃｍｏｓ定常電流源 |
-
1991
- 1991-07-11 JP JP3171374A patent/JPH0522113A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199517A (ja) * | 1987-01-23 | 1988-08-18 | シーメンス、アクチエンゲゼルシヤフト | Ｃｍｏｓ技術によるｅｃｌコンパチブルな入力／出力回路 |
| JPS6462016A (en) * | 1987-08-25 | 1989-03-08 | American Telephone & Telegraph | Output buffer circuit |
| JPH02266715A (ja) * | 1989-03-07 | 1990-10-31 | Kogo Denno Kofun Yugenkoshi | Ｍｏｓアナログ増幅器及びｃｍｏｓ定常電流源 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6796894B1 (en) | 1999-11-24 | 2004-09-28 | Toyota Jidosha Kabushiki Kaisha | Vehicular air conditioning apparatus |
| US6836186B2 (en) | 2002-05-07 | 2004-12-28 | Samsung Electronics Co., Ltd. | AB class amplifier for controlling quiescent current |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5311115A (en) | Enhancement-depletion mode cascode current mirror | |
| JP2525346B2 (ja) | 定電流源回路を有する差動増幅回路 | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JP2891297B2 (ja) | 電圧電流変換回路 | |
| JPH06204820A (ja) | １対の入力信号を比較するための比較器回路およびそのための方法 | |
| KR100210174B1 (ko) | 부동 동작점을 갖는 cmos 상호 컨덕턴스 증폭기 | |
| JP2715642B2 (ja) | 半導体集積回路 | |
| JP2724872B2 (ja) | 半導体集積回路用入力回路 | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| US6008667A (en) | Emitter-coupled logic to CMOS logic converter and method of operation | |
| US20010045865A1 (en) | Common-mode feedback circuit and method | |
| JPH06268507A (ja) | 入力回路 | |
| US5479114A (en) | Three-value input buffer circuit | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| JP3349047B2 (ja) | 定電圧回路 | |
| JPH0522113A (ja) | 出力バツフア回路 | |
| JPH0934572A (ja) | 電源回路 | |
| JP2778862B2 (ja) | トランジスタ回路 | |
| JP2565528B2 (ja) | ヒステリシスコンパレータ回路 | |
| JP2000330657A (ja) | 半導体装置 | |
| JP3252875B2 (ja) | 電圧比較器 | |
| JPH0257721B2 (ja) | ||
| JP2798022B2 (ja) | 基準電圧回路 | |
| JP2001325033A (ja) | 定電流回路 |