JPH05218021A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05218021A JPH05218021A JP4322354A JP32235492A JPH05218021A JP H05218021 A JPH05218021 A JP H05218021A JP 4322354 A JP4322354 A JP 4322354A JP 32235492 A JP32235492 A JP 32235492A JP H05218021 A JPH05218021 A JP H05218021A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding pad
- layer
- metal wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 238000005336 cracking Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 74
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 125000004437 phosphorous atom Chemical group 0.000 claims description 2
- 230000001154 acute effect Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 ボンディングパッドおよびボンディングパッ
ドと金属配線を覆っているパッシべーション層を含む半
導体装置の信頼性を向上する。 【構成】 半導体回路に電気的に接続されるボンディン
グパッドまたは金属配線の折り曲げ部を鈍角部または丸
い折り曲げ部ｃ１、ｃ２、ｃ３にする。これにより、ボ
ンディングパッドとパッシベーション層間、ボンディン
グパッドと金属配線とパッシベーション層間等の応力を
分散させることで、パッシべーション層のクラック発生
を抑制する。
ドと金属配線を覆っているパッシべーション層を含む半
導体装置の信頼性を向上する。 【構成】 半導体回路に電気的に接続されるボンディン
グパッドまたは金属配線の折り曲げ部を鈍角部または丸
い折り曲げ部ｃ１、ｃ２、ｃ３にする。これにより、ボ
ンディングパッドとパッシベーション層間、ボンディン
グパッドと金属配線とパッシベーション層間等の応力を
分散させることで、パッシべーション層のクラック発生
を抑制する。
Description
【０００１】
【産業上の利用分野】本発明は、金属配線を有する半導
体装置に係り、特にボンディングパッドおよび金属配線
を有する半導体装置に関する。
体装置に係り、特にボンディングパッドおよび金属配線
を有する半導体装置に関する。
【０００２】
【従来の技術】一般に、半導体装置の最終金属層をパタ
ーニングした後、ウェーハの最上面全体にパッシベーシ
ョン層を蒸着する。これは、後続アセンブリーおよびパ
ッケージ工程の途中に機械的および化学的損傷を防止す
る絶縁および保護層である。汎用のパッシベーション層
としては、ナトリウムイオンおよびその他速く拡散する
金属汚染物質に対してゲッタリング（吸着）特性が優れ
たフォスフォシリケイト層（ＰＳＧ層）および良好な機
械的特性を示すＰＥＣＶＤ窒化シリコン層が多用されて
いる。このようなパッシベーション層に開口部をエッチ
ングにより形成し、パッシベーション層の下に形成され
た一連の金属化されたパターンを露出させる。これら金
属パターンは、通常、回路の周辺に位置し、ボンディン
グパッドと称する。これらボンディングパッドは一般的
に大きさが１００×１００μｍで、５０〜１００μｍの
間隔で分離されている。次いで、ワイヤーをボンディン
グパッドの金属表面に連結または結合させた後、チップ
パッケージに結合させる。このような方式でチップパッ
ケージからパッケージリード（引出線）までの接続が行
なわれる。
ーニングした後、ウェーハの最上面全体にパッシベーシ
ョン層を蒸着する。これは、後続アセンブリーおよびパ
ッケージ工程の途中に機械的および化学的損傷を防止す
る絶縁および保護層である。汎用のパッシベーション層
としては、ナトリウムイオンおよびその他速く拡散する
金属汚染物質に対してゲッタリング（吸着）特性が優れ
たフォスフォシリケイト層（ＰＳＧ層）および良好な機
械的特性を示すＰＥＣＶＤ窒化シリコン層が多用されて
いる。このようなパッシベーション層に開口部をエッチ
ングにより形成し、パッシベーション層の下に形成され
た一連の金属化されたパターンを露出させる。これら金
属パターンは、通常、回路の周辺に位置し、ボンディン
グパッドと称する。これらボンディングパッドは一般的
に大きさが１００×１００μｍで、５０〜１００μｍの
間隔で分離されている。次いで、ワイヤーをボンディン
グパッドの金属表面に連結または結合させた後、チップ
パッケージに結合させる。このような方式でチップパッ
ケージからパッケージリード（引出線）までの接続が行
なわれる。
【０００３】従来の半導体装置において、前記金属パタ
ーンは金属配線が長方形に、ボンディングパッドが正方
形になるように形成されていた。図１Ａおよび図１Ｂは
金属配線により回路に電気的に連結される従来のボンデ
ィングパッドのパターンと従来の金属配線パターンを示
す。ここで、従来のボンディングパッドおよび金属配線
は直角に折り曲げられた部分ｂ１、ｂ２、ｂ３を有して
いる。上述したように、半導体装置のボンディングパッ
ドと金属配線を形成した後、その上にパッシベーション
層を塗布したのち後続熱処理工程を行なう。このような
場合、ボンディングパッドまたは金属配線を覆っている
パッシベーション層に図１Ａに示したようなクラックａ
が発生して半導体装置の信頼性を低下させる可能性が大
きい。本発明者等の実験によると、パッシベーション層
のクラック発生はパッシベーション層とパッシベーショ
ン層の下にある金属ボンディングパッドおよび／または
金属配線間の物理的特性の差に密接な関係があることが
明らかになった。
ーンは金属配線が長方形に、ボンディングパッドが正方
形になるように形成されていた。図１Ａおよび図１Ｂは
金属配線により回路に電気的に連結される従来のボンデ
ィングパッドのパターンと従来の金属配線パターンを示
す。ここで、従来のボンディングパッドおよび金属配線
は直角に折り曲げられた部分ｂ１、ｂ２、ｂ３を有して
いる。上述したように、半導体装置のボンディングパッ
ドと金属配線を形成した後、その上にパッシベーション
層を塗布したのち後続熱処理工程を行なう。このような
場合、ボンディングパッドまたは金属配線を覆っている
パッシベーション層に図１Ａに示したようなクラックａ
が発生して半導体装置の信頼性を低下させる可能性が大
きい。本発明者等の実験によると、パッシベーション層
のクラック発生はパッシベーション層とパッシベーショ
ン層の下にある金属ボンディングパッドおよび／または
金属配線間の物理的特性の差に密接な関係があることが
明らかになった。
【０００４】前記したパッシベーション層のクラック発
生を防止するために本発明者等が研究した結果本発明を
完成した。
生を防止するために本発明者等が研究した結果本発明を
完成した。
【０００５】
【発明が解決しようとする課題】本発明の目的は、後続
熱処理工程途中に半導体装置のボンディングパッドおよ
び／または金属配線を覆っているパッシベーション層の
クラック発生を防止するボンディングパッドまたは金属
配線の構造を提供することにある。
熱処理工程途中に半導体装置のボンディングパッドおよ
び／または金属配線を覆っているパッシベーション層の
クラック発生を防止するボンディングパッドまたは金属
配線の構造を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体装置はボンディングパッドおよび／
または金属配線の折り曲げ部または突起部が鈍角または
丸い折り曲げ部を有することを特徴とする。すなわち、
本発明によると、半導体装置の金属配線を前記半導体装
置の外部リードに電気的に連結するボンディングパッド
と、前記ボンディングパッドおよび金属配線を覆ってい
るパッシベーション層を含む半導体装置において、前記
金属配線はボンディングパッドと会う地点ｃ１、ｃ２で
鈍角または丸い折り曲げ部を有しているので後続熱処理
工程の途中で前記パッシベーション層のクラック発生を
防止することを特徴とする。
に、本発明の半導体装置はボンディングパッドおよび／
または金属配線の折り曲げ部または突起部が鈍角または
丸い折り曲げ部を有することを特徴とする。すなわち、
本発明によると、半導体装置の金属配線を前記半導体装
置の外部リードに電気的に連結するボンディングパッド
と、前記ボンディングパッドおよび金属配線を覆ってい
るパッシベーション層を含む半導体装置において、前記
金属配線はボンディングパッドと会う地点ｃ１、ｃ２で
鈍角または丸い折り曲げ部を有しているので後続熱処理
工程の途中で前記パッシベーション層のクラック発生を
防止することを特徴とする。
【０００７】金属配線およびボンディングパッドの材料
としては、Ａｌ、Ｍｏ、Ｗ、Ａｕ、Ｃｕおよびこれらの
合金が挙げられる。本発明で用いられるパッシベーショ
ン層としては酸化シリコン層、ＰＳＧ層フッ素および／
またはリン原子でドーピングされた酸化シリコン層およ
び窒化シリコン層等がある。これらの層は単一層または
２つ以上から構成された複合層として使用できる。パッ
シベーション層として複合層を形成する場合、単一層に
比べてクラック発生抑制効果が優れる。
としては、Ａｌ、Ｍｏ、Ｗ、Ａｕ、Ｃｕおよびこれらの
合金が挙げられる。本発明で用いられるパッシベーショ
ン層としては酸化シリコン層、ＰＳＧ層フッ素および／
またはリン原子でドーピングされた酸化シリコン層およ
び窒化シリコン層等がある。これらの層は単一層または
２つ以上から構成された複合層として使用できる。パッ
シベーション層として複合層を形成する場合、単一層に
比べてクラック発生抑制効果が優れる。
【０００８】
【作用】鈍角または丸みのある折り曲げ部ｃ１、ｃ２、
ｃ３を有するボンディングパッドおよび／または金属配
線を形成することにより上層パッシベーションのクラッ
ク発生率が減少することを実験的に発見した。これは、
ボンディングパッドおよび／または金属配線とパッシベ
ーション層間の応力を分散させることができるためと思
われる。また、同様なクラックが発生する可能性を避け
るために金属パターンの突起部に鈍角または丸みをつけ
て、上層膜の応力集中を少なくする。
ｃ３を有するボンディングパッドおよび／または金属配
線を形成することにより上層パッシベーションのクラッ
ク発生率が減少することを実験的に発見した。これは、
ボンディングパッドおよび／または金属配線とパッシベ
ーション層間の応力を分散させることができるためと思
われる。また、同様なクラックが発生する可能性を避け
るために金属パターンの突起部に鈍角または丸みをつけ
て、上層膜の応力集中を少なくする。
【０００９】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。図２Ａおよび図２Ｂは金属配線により半導
体回路に電気的に連結される本発明のボンディングパッ
ドパターンおよび金属配線パターンを示す。ここで、本
発明の一態様によるボンディングパッドおよび金属配線
パターンは鈍角の折り曲げ部ｃ１、ｃ２、ｃ３を有す
る。図示した鈍角の折り曲げ部の代りに、丸い折り曲げ
部を有するボンディングパッドおよび金属配線を用いて
パッシベーション層のクラック発生を防止することもで
きる。鈍角または丸い形状のボンディングパッドや金属
配線を形成することによりボンディングパッドや金属配
線および／またはパッシベーション層間の応力を分散さ
せパッシベーション層のクラック発生を抑制することに
なる。
て説明する。図２Ａおよび図２Ｂは金属配線により半導
体回路に電気的に連結される本発明のボンディングパッ
ドパターンおよび金属配線パターンを示す。ここで、本
発明の一態様によるボンディングパッドおよび金属配線
パターンは鈍角の折り曲げ部ｃ１、ｃ２、ｃ３を有す
る。図示した鈍角の折り曲げ部の代りに、丸い折り曲げ
部を有するボンディングパッドおよび金属配線を用いて
パッシベーション層のクラック発生を防止することもで
きる。鈍角または丸い形状のボンディングパッドや金属
配線を形成することによりボンディングパッドや金属配
線および／またはパッシベーション層間の応力を分散さ
せパッシベーション層のクラック発生を抑制することに
なる。
【００１０】大きさ１００×１００μｍの図１Ａ（従来
の技術）および図２Ａ（本発明の一態様）に示したボン
ディングパッドを一つの半導体ウェーハ上に形成した
後、ウェーハの全表面上にパッシベーション層を形成し
た。ここで、ボンディングパッドに電気的に連結される
金属配線の線幅は２０μｍである。ボンディングパッド
と金属配線用金属層として、Ａｌ−Ｓｉ合金層を蒸着し
た。パッシベーション層としては、厚さが３０００Å、
５０００Åおよび８０００ÅのＰＳＧ層、窒化シリコン
層（厚さ：３０００Å）とＰＳＧ層（厚さ：３０００
Å、５０００Åおよび８０００Å）から構成された複合
層および窒化シリコン層（厚さ：６０００Å）とＰＳＧ
層（厚さ：５０００Åおよび８０００Å）から構成され
た複合層を各試験の場合に用いた。いずれの場合もＰＳ
Ｇ層が金属層に密着している。この試料を未開口のまま
４５０℃の温度で３０分間４回アニーリングした後、ボ
ンディングパッド上のパッシベーション層のクラック発
生を評価した。その結果を表１に示す。
の技術）および図２Ａ（本発明の一態様）に示したボン
ディングパッドを一つの半導体ウェーハ上に形成した
後、ウェーハの全表面上にパッシベーション層を形成し
た。ここで、ボンディングパッドに電気的に連結される
金属配線の線幅は２０μｍである。ボンディングパッド
と金属配線用金属層として、Ａｌ−Ｓｉ合金層を蒸着し
た。パッシベーション層としては、厚さが３０００Å、
５０００Åおよび８０００ÅのＰＳＧ層、窒化シリコン
層（厚さ：３０００Å）とＰＳＧ層（厚さ：３０００
Å、５０００Åおよび８０００Å）から構成された複合
層および窒化シリコン層（厚さ：６０００Å）とＰＳＧ
層（厚さ：５０００Åおよび８０００Å）から構成され
た複合層を各試験の場合に用いた。いずれの場合もＰＳ
Ｇ層が金属層に密着している。この試料を未開口のまま
４５０℃の温度で３０分間４回アニーリングした後、ボ
ンディングパッド上のパッシベーション層のクラック発
生を評価した。その結果を表１に示す。
【００１１】
【表１】 前記表１から判るように、鈍角の角を有するボンディン
グパッドとボンディングパッドとの接合点で鈍角の角を
有する金属配線を形成することにより、パッシベーショ
ン層でのクラック発生率が顕著に減少した。また、パッ
シベーション層としてシリコン窒化膜とＰＳＧ層から構
成された複合層を用いる場合が単一ＰＳＧ層を用いる場
合に比べてクラック発生率が低いことが判る。
グパッドとボンディングパッドとの接合点で鈍角の角を
有する金属配線を形成することにより、パッシベーショ
ン層でのクラック発生率が顕著に減少した。また、パッ
シベーション層としてシリコン窒化膜とＰＳＧ層から構
成された複合層を用いる場合が単一ＰＳＧ層を用いる場
合に比べてクラック発生率が低いことが判る。
【００１２】図３Ａは金属配線によりチップに電気的に
連結された従来の技術のボンディングパッドと、本発明
の一態様によるボンディングパッドとを有する半導体ウ
ェーハの平面図を示すＳＥＭの写真である。図３におい
てＢは本発明の一例を示したもので、図３Ａの下列の左
側から５番目のボンディングパッドパターンを示す。Ｃ
は従来の技術を示すもので、熱処理後透明なパッシベー
ション膜にクラックを生じた下列左側から８番目のボン
ディングパッドのパターンを示す。図３の構造物は次の
ように得た。
連結された従来の技術のボンディングパッドと、本発明
の一態様によるボンディングパッドとを有する半導体ウ
ェーハの平面図を示すＳＥＭの写真である。図３におい
てＢは本発明の一例を示したもので、図３Ａの下列の左
側から５番目のボンディングパッドパターンを示す。Ｃ
は従来の技術を示すもので、熱処理後透明なパッシベー
ション膜にクラックを生じた下列左側から８番目のボン
ディングパッドのパターンを示す。図３の構造物は次の
ように得た。
【００１３】半導体ウェーハ上に半導体装置を形成した
後、後続金属層と活性領域とを電気的に連結する接触口
を開口させる。次いで、金属層を蒸着し、パターニング
して半導体ウェーハの全表面に金属配線とボンディング
パッドを形成する。ここで、パターニングは従来の正方
形ボンディングパッドと長方形金属配線および本発明に
よるボンディングパッドと鈍角の角を有する金属配線が
同一なチップに形成されるように遂行する。次いで、金
属化層として、ＡｌまたはＡｌ合金を蒸着することが一
般的である。ＡｌまたはＡｌ合金の代りにＭｏ、Ｗ、Ａ
ｕ、Ｃｕまたはこれらの合金を使用することもできる。
次いで、結果物上にＰＳＧ層を８０００Åの厚さに形成
する。ＰＳＧ層の代りに、酸化シリコン層、フッ素およ
び／またはリンでドーピングされた酸化シリコン層、窒
化シリコン層を単独または互に組合わせて使用すること
もできる。４５０℃の温度で３０分間４回アニーリング
した後、図３のＳＥＭの写真を得た。
後、後続金属層と活性領域とを電気的に連結する接触口
を開口させる。次いで、金属層を蒸着し、パターニング
して半導体ウェーハの全表面に金属配線とボンディング
パッドを形成する。ここで、パターニングは従来の正方
形ボンディングパッドと長方形金属配線および本発明に
よるボンディングパッドと鈍角の角を有する金属配線が
同一なチップに形成されるように遂行する。次いで、金
属化層として、ＡｌまたはＡｌ合金を蒸着することが一
般的である。ＡｌまたはＡｌ合金の代りにＭｏ、Ｗ、Ａ
ｕ、Ｃｕまたはこれらの合金を使用することもできる。
次いで、結果物上にＰＳＧ層を８０００Åの厚さに形成
する。ＰＳＧ層の代りに、酸化シリコン層、フッ素およ
び／またはリンでドーピングされた酸化シリコン層、窒
化シリコン層を単独または互に組合わせて使用すること
もできる。４５０℃の温度で３０分間４回アニーリング
した後、図３のＳＥＭの写真を得た。
【００１４】前記得られた構造物の二つのボンディング
パッドを選択図示する。ここで、図３Ｂは本発明の一例
である図３Ａの下列の左側から５番目のボンディングパ
ッドパターンを示し、図３Ｃは従来の技術である、熱処
理後発生されたクラックを示す下列の左側から８番目の
ボンディングパッドのパターンを示す。図３Ａおよび図
３Ｃから判るように、従来技術では、金属配線とボンデ
ィングパッドの接合点で、直角の角を有する場合はクラ
ックａがパッシベーション層に発生した。これに対し、
図３Ａおよび図３Ｂから判るように、本発明の実施例で
は、金属配線とボンディングパッドの接合点が鈍角の角
を形成する場合にはクラック発生は見えなかった。な
お、図３Ｂの直角折り曲げ部ｂ１では、クラックを生じ
なかったのはｂ１点の左下部分の面積が小さいためと思
われる。本発明者等の実際評価によると、前記実験で、
クラック発生率は従来の技術の場合は９４％、本発明の
例の場合には２２％であった。ここでクラック発生率は
式１に基づいて算出した。
パッドを選択図示する。ここで、図３Ｂは本発明の一例
である図３Ａの下列の左側から５番目のボンディングパ
ッドパターンを示し、図３Ｃは従来の技術である、熱処
理後発生されたクラックを示す下列の左側から８番目の
ボンディングパッドのパターンを示す。図３Ａおよび図
３Ｃから判るように、従来技術では、金属配線とボンデ
ィングパッドの接合点で、直角の角を有する場合はクラ
ックａがパッシベーション層に発生した。これに対し、
図３Ａおよび図３Ｂから判るように、本発明の実施例で
は、金属配線とボンディングパッドの接合点が鈍角の角
を形成する場合にはクラック発生は見えなかった。な
お、図３Ｂの直角折り曲げ部ｂ１では、クラックを生じ
なかったのはｂ１点の左下部分の面積が小さいためと思
われる。本発明者等の実際評価によると、前記実験で、
クラック発生率は従来の技術の場合は９４％、本発明の
例の場合には２２％であった。ここでクラック発生率は
式１に基づいて算出した。
【００１５】
【数１】 なお、本発明は前記実施例に限定されるものではなく、
本発明の思想を逸脱しない範囲で種々の改変をなし得る
ことはもちろんである。
本発明の思想を逸脱しない範囲で種々の改変をなし得る
ことはもちろんである。
【００１６】
【発明の効果】本発明によると、半導体装置は鈍角部ま
たは丸い折り曲げ部を有するボンディングパッドおよび
／または金属配線を含み、このような鈍角部または丸い
折り曲げ部はボンディングパッドおよび／または金属配
線とパッシベーション層間の応力を分散させる。従っ
て、これらを覆っているパッシベーション層でのクラッ
ク発生を容易に防止して半導体装置の信頼性を向上させ
る効果がある。
たは丸い折り曲げ部を有するボンディングパッドおよび
／または金属配線を含み、このような鈍角部または丸い
折り曲げ部はボンディングパッドおよび／または金属配
線とパッシベーション層間の応力を分散させる。従っ
て、これらを覆っているパッシベーション層でのクラッ
ク発生を容易に防止して半導体装置の信頼性を向上させ
る効果がある。
【図１】ＡおよびＢは金属配線により半導体回路に電気
的に連結される従来のボンディングパッドのパターンと
従来の金属配線パターンおよびパッシベーション膜に生
じたクラックの状況を示す図である。
的に連結される従来のボンディングパッドのパターンと
従来の金属配線パターンおよびパッシベーション膜に生
じたクラックの状況を示す図である。
【図２】ＡおよびＢは金属配線により半導体回路に電気
的に連結される本発明のボンディングパッドパターンお
よび本発明の金属配線パターンを示す図である。
的に連結される本発明のボンディングパッドパターンお
よび本発明の金属配線パターンを示す図である。
【図３】従来の技術のボンディングパッドと本発明のボ
ンディングパッドとを有する半導基板上に形成された微
細なパターンを示す電子顕微鏡の写真である。
ンディングパッドとを有する半導基板上に形成された微
細なパターンを示す電子顕微鏡の写真である。
ａ クラック ｂ１、ｂ２、ｂ３ 直角折り曲げ部 ｃ１、ｃ２、ｃ３ 鈍角折り曲げ部
Claims (10)
- 【請求項１】 半導体装置の金属配線を前記半導体装置
のパッケージリードに電気的に連結するボンディングパ
ッドと、 前記ボンディングパッドおよび金属配線を覆っているパ
ッシベーション層を含む半導体装置において、 前記金属配線はボンディングパッドと会う地点で鈍角ま
たは丸い折り曲げ部を有しているので後続熱処理工程の
途中で前記パッシベーション層のクラック発生を抑制す
ることを特徴とする半導体装置。 - 【請求項２】 前記金属配線および前記ボンディングパ
ッドはＡｌ、Ｍｏ、Ｗ、Ａｕ、Ｃｕおよびこれらの合金
から構成された群から選択されたいずれか１つより構成
されることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記パッシベーション層は酸化シリコン
層、ＰＳＧ層フッ素および／またはリン原子でドーピン
グされた酸化シリコン層および窒化シリコン層より構成
された群から選択された単一層または２以上の複合層で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項４】 内部配線との接続部が鈍角または丸い折
り曲げ部を有するボンディングパッドを含むことを特徴
とする半導体装置。 - 【請求項５】 前記ボンディングパッドとの接合点で鈍
角または丸い折り曲げ部を有する金属配線をさらに含む
ことを特徴とする請求項４記載の半導体装置。 - 【請求項６】 鈍角または丸い折り曲げ部を有する金属
配線を含むことを特徴とする半導体装置。 - 【請求項７】 前記金属配線を前記半導体装置のパッケ
ージリードに電気的に連結するボンディングパッドをさ
らに含むことを特徴とする請求項６記載の半導体装置。 - 【請求項８】 前記金属配線は前記ボンディングパッド
との接合点で、鈍角または丸い折り曲げ部を有すること
を特徴とする請求項７記載の半導体装置。 - 【請求項９】 金属層が鈍角または丸い突起を有するパ
ターン形状であることを特徴とする半導体装置。 - 【請求項１０】 鈍角または丸みのある折り曲げ部を有
する金属層の上にＰＧＳ層と窒化シリコン層を堆積した
半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR910019752 | 1991-11-07 | ||
| KR1991P19752 | 1991-11-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05218021A true JPH05218021A (ja) | 1993-08-27 |
Family
ID=19322415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4322354A Pending JPH05218021A (ja) | 1991-11-07 | 1992-11-06 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0541405A1 (ja) |
| JP (1) | JPH05218021A (ja) |
| CN (1) | CN1074557A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192961A (ja) * | 2007-02-07 | 2008-08-21 | Rohm Co Ltd | 半導体装置 |
| US8884435B2 (en) | 2009-06-26 | 2014-11-11 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| KR20150022664A (ko) * | 2013-08-23 | 2015-03-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패시베이션 무결성을 향상시키기 위한 시스템 및 방법 |
| KR20150118550A (ko) * | 2014-04-14 | 2015-10-22 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2016195286A (ja) * | 2010-01-15 | 2016-11-17 | ローム株式会社 | 半導体装置 |
| JP2018029193A (ja) * | 2017-09-21 | 2018-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| WO2019021789A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社村田製作所 | 半導体装置 |
| JP2019062243A (ja) * | 2019-01-28 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
| JP2020098941A (ja) * | 2020-03-13 | 2020-06-25 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503820B1 (en) | 1999-10-04 | 2003-01-07 | Koninklijke Philips Electronics N.V. | Die pad crack absorption system and method for integrated circuit chip fabrication |
| JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10797014B2 (en) | 2016-08-16 | 2020-10-06 | Intel Corporation | Rounded metal trace corner for stress reduction |
| CN112234028A (zh) * | 2020-10-27 | 2021-01-15 | 上海华虹宏力半导体制造有限公司 | 降低钝化层应力的方法及钝化层应力缓冲结构 |
| CN115084087B (zh) * | 2021-03-10 | 2025-02-18 | 中芯国际集成电路制造(上海)有限公司 | 晶圆焊垫结构及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60217652A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | 半導体装置 |
| JPS60242643A (ja) * | 1985-03-22 | 1985-12-02 | Hitachi Ltd | 電子部品の配線 |
| JPS6384122A (ja) * | 1986-09-29 | 1988-04-14 | Matsushita Electronics Corp | 半導体装置 |
| JPH0379059A (ja) * | 1989-08-22 | 1991-04-04 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1992
- 1992-11-06 CN CN92112747A patent/CN1074557A/zh active Pending
- 1992-11-06 JP JP4322354A patent/JPH05218021A/ja active Pending
- 1992-11-09 EP EP92310245A patent/EP0541405A1/en not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192961A (ja) * | 2007-02-07 | 2008-08-21 | Rohm Co Ltd | 半導体装置 |
| US8884435B2 (en) | 2009-06-26 | 2014-11-11 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| JP2016195286A (ja) * | 2010-01-15 | 2016-11-17 | ローム株式会社 | 半導体装置 |
| KR20150022664A (ko) * | 2013-08-23 | 2015-03-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 패시베이션 무결성을 향상시키기 위한 시스템 및 방법 |
| US10923437B2 (en) | 2014-04-14 | 2021-02-16 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2015204364A (ja) * | 2014-04-14 | 2015-11-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US9761541B2 (en) | 2014-04-14 | 2017-09-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US10283458B2 (en) | 2014-04-14 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| KR20150118550A (ko) * | 2014-04-14 | 2015-10-22 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US11482498B2 (en) | 2014-04-14 | 2022-10-25 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US11810869B2 (en) | 2014-04-14 | 2023-11-07 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| WO2019021789A1 (ja) * | 2017-07-24 | 2019-01-31 | 株式会社村田製作所 | 半導体装置 |
| US11404357B2 (en) | 2017-07-24 | 2022-08-02 | Murata Manufacturing Co., Ltd. | Semiconductor device |
| JP2018029193A (ja) * | 2017-09-21 | 2018-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019062243A (ja) * | 2019-01-28 | 2019-04-18 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
| JP2020098941A (ja) * | 2020-03-13 | 2020-06-25 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
| JP2022183371A (ja) * | 2020-03-13 | 2022-12-08 | ルネサスエレクトロニクス株式会社 | 半導体チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1074557A (zh) | 1993-07-21 |
| EP0541405A1 (en) | 1993-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5707894A (en) | Bonding pad structure and method thereof | |
| US5834365A (en) | Method of forming a bonding pad | |
| US5587336A (en) | Bump formation on yielded semiconductor dies | |
| JPH0689919A (ja) | ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法 | |
| JPH05218021A (ja) | 半導体装置 | |
| US5559056A (en) | Method and apparatus for capping metallization layer | |
| JPH0145976B2 (ja) | ||
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US6448171B1 (en) | Microelectronic fabrication having formed therein terminal electrode structure providing enhanced passivation and enhanced bondability | |
| JPH0370137A (ja) | 半導体集積回路内の素子連結用金属配線層およびその製造方法 | |
| US5942800A (en) | Stress buffered bond pad and method of making | |
| JPH07114214B2 (ja) | 半導体装置 | |
| JP2002367956A (ja) | 半導体装置の電極パッド及びその製造方法 | |
| US20020009870A1 (en) | Semiconductor device having a nonpeeling electrode pad portion | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS61156872A (ja) | 半導体装置 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0328058B2 (ja) | ||
| JPH06333977A (ja) | 半導体装置及びその製造方法 | |
| JPS6158258A (ja) | 半導体装置の製造方法 | |
| JPH04107925A (ja) | 半導体装置 | |
| JPH04324958A (ja) | 半導体装置 |