JPH05204476A

JPH05204476A - 安定化電源回路

Info

Publication number: JPH05204476A
Application number: JP3293592A
Authority: JP
Inventors: Masato Tanaka; 正人田中; Takashi Izuka; 隆志井塚
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-01-24
Filing date: 1992-01-24
Publication date: 1993-08-13

Abstract

(57)【要約】【目的】入力電源電圧の特性が広帯域で、電圧リップ
ル抑圧能力を持たせることを目的とする。【構成】差動誤差アンプ１２は入力端子１１を介して
反転入力端子に供給される基準電圧Ｖ_refと後述する可
変抵抗部１４の出力を非反転入力端子に帰還入力されて
いる。この差動誤差アンプ１２の出力は、カレントミラ
ー回路１３を介して可変抵抗部１４に供給している。上
記可変抵抗部１４は入力端子１０を介して供給される入
力電圧Ｖ_INをリップルの抑圧されたものにして出力端子
１５から出力される。上記可変抵抗部１４の他端側は接
地させている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、広帯域の周波数に亘っ
て安定な電圧リップルの抑制能力を有する低飽和な安定
化電源回路に関するものである。

【０００２】

【従来の技術】従来の安定化電源回路は、例えば図７に
示す概略的なブロック回路構成を構成している。先ず、
入力端子２０を介して供給される入力電圧Ｖ_INをＮＰＮ
型トランジスタＴＲ５０のエミッタ側に供給すると共
に、抵抗Ｒ１０の一端側に供給している。上記抵抗Ｒ１
０の他端側は、抵抗Ｒ１１の一端側及び基準電圧Ｖ_ref
を入力する入力端子２１に接続している。また、上記基
準電圧Ｖ_refは、誤差増幅器２２の反転入力端子に供給
している。

【０００３】出力電圧は、上記トランジスタＴＲ５０の
コレクタ側から出力端子２３を介して出力負荷２４に供
給すると共に抵抗Ｒ１２と抵抗Ｒ１３による分電圧を誤
差増幅器２２の非反転入力端子に供給している。このと
き、上記誤差増幅器２２の反転入力端子と非反転入力端
子は、同電位になるように動作するため、上記出力電圧
Ｖ_OUTは、Ｖ_OUT＝｛(R12＋R13)/R13｝・｛R11/(R10+R11) ｝・・・・・・（１）に安定化される。

【０００４】このように入力の電源電圧リップルを能動
的に抑圧して出力に電圧リップルのない安定した電圧を
出力する出力電圧帰還制御型のシリーズ・レギュレータ
では、基準電圧と出力電圧の電圧誤差を増幅して出力段
である電界効果トランジスタＦＥＴ（またトランジス
タ）の飽和電圧を制御して出力電圧を安定化する方法が
一般的である。

【０００５】次に、図８に示した概略的なブロック回路
のより具体的な回路構成の例を図に示す。ここで、共通
する部分に同じ参照番号を付して説明を省略する。図８
に示した誤差増幅器２２は、定電流源２２０を介してｐ
チャンネル電界効果トランジスタＴＲ５１、ＴＲ５２で
差動増幅回路を構成している。また、ｎチャンネル電界
効果トランジスタＴＲ５３、ＴＲ５４はカレントミラー
定電流回路を構成している。ＩＣ内部回路では、このよ
うに高抵抗部分に定電流回路を用いることが多い。

【０００６】このように構成して誤差増幅器２２は、電
界効果トランジスタＴＲ５１のドレイン側からの出力信
号を出力段のｐチャンネル電界効果トランジスタＴＲ５
５のゲートに供給している。

【０００７】このｐチャンネル電界効果トランジスタＴ
Ｒ５５は、上記した電界効果トランジスタＴＲ５１〜Ｔ
Ｒ５４に比べてかなり大きな大電力用のパワー電界効果
トランジスタ（またはトランジスタ）を使用することが
多い。

【０００８】

【発明が解決しようとする課題】ところで、図８に示す
上記誤差増幅器２２の出力から見た電界効果トランジス
タＴＲ５５（またはトランジスタ）のゲート容量（また
はベース容量）が大きいため、一般的に回路内部に発生
する１次ポールの周波数が数Hz〜数百Hzで発生する。こ
のように入力電圧リップルを能動的に抑圧できる周波数
領域は、低い周波数領域に限られるため、上記１次ポー
ルが発生する周波数以上の周波数領域の入力電圧リップ
ルについて、図９に示す例えば−40ｄＢまでの能動的に
抑圧する効果領域Ａは、周波数が高くなると共に徐々に
減少してしまう。このため、受動的に入力電圧リップル
を抑制する方法が用いられる。この方法の一つは、出力
側にコンデンサを接続する方法が一般的である。

【０００９】この出力電圧帰還制御型のシリーズ・レギ
ュレータにおいて発振しないように安定動作させる受動
的な方法が２つある。出力側に接続するコンデンサＣ_L
の容量を小さくすると、図９に示す高い周波数領域Ｃで
リップル抑圧率を低下は１オクターブ当り６ｄＢ減少さ
せることができることを示している。また、リップル抑
圧率のゼロレベルと各抑圧特性が交差する点がカットオ
フ周波数を示している。このカットオフ周波数は、図８
に示す電界効果トランジスタＴＲ５５（またはトランジ
スタ）のゲート容量と出力インピーダンスによって決定
される。

【００１０】ところが、図９から明らかなようにリップ
ル抑圧率がゼロの領域が生じてしまう。上記コンデンサ
Ｃ_Lの容量を大きくすれば、上記カットオフ周波数は周
波数の低い方向に移動させリップル抑圧率ゼロ領域を小
さくすることはできるが、上記コンデンサＣ_Lの容量を
大きくしても周波数領域Ｂ₁より低いカットオフ周波数
になると、発振してしまう。

【００１１】第２の方法として、さらにコンデンサＣ_L
の容量を大きくしてカットオフ周波数を下げて１次ポー
ルより低くした場合、全周波数帯域でリップル抑圧率を
低下させることができる。しかしながら、１次ポール近
傍の領域Ｂ₂にカットオフ周波数があると、出力電圧帰
還制御型のシリーズ・レギュレータは発振してしまう。
上記コンデンサＣ_Lの容量は非常に大きな容量値に設定
しなければならない。これは、コンデンサの大型化を意
味して安定化電源回路の小型化を図ることができなくな
ってしまう。また、能動的なリップル抑圧領域の周波数
帯域が非常に狭くなってしまうことから、出力負荷の過
渡的な変動に対して短時間で追従・応答をすることがで
きなくなってしまう。

【００１２】そこで、本発明は上述の実情に鑑み、出力
電圧帰還制御型のシリーズ・レギュレータにおいて、上
述した出力側に接続するコンデンサの容量を小さく設定
しても回路内部で発生する１次ポールの周波数を高周波
領域に設定して能動的なリップル抑圧特性を広帯域化
し、さらに過渡的な出力負荷変動の応答に対しても効果
を発揮する安定化電源回路の提供を目的とするものであ
る。

【００１３】

【課題を解決するための手段】本発明に係る安定化電源
回路は、基準電圧に対する誤差電圧を増幅する増幅手段
と、該増幅手段からの出力信号を電流増幅する電流増幅
手段と、該電流増幅手段からの出力信号に応じて入力電
源から供給される入力電圧を出力する出力手段とを有
し、上記出力手段からの出力信号を上記増幅手段の入力
側に帰還することにより、上述した課題を解決する。

【００１４】ここで、上記増幅手段は、各段の増幅器の
利得を抑えて周波数特性を延ばすと共に、直列的に多段
化することで高利得をえるようにすればよい。上記電流
増幅手段は例えばカレントミラー回路の構成を用いて電
流増幅を行う。また、上記出力手段は、複数の上記電流
増幅手段からの出力信号をそれぞれ上下対称的に組合せ
た半導体素子の一端に供給して駆動して出力させるプッ
シュプル回路の構成を用いてもよい。

【００１５】

【作用】本発明に係る安定化電源回路は、基準電圧に対
する誤差電圧を増幅した出力信号を電流増幅する例えば
カレントミラー回路を出力手段の間に配して従来におい
て上記増幅手段から見た上記出力手段の大きな容量を小
さく見せることで回路内部に発生する１次ポールを高周
波数の領域に移すことにより、出力手段に入力電源から
供給される入力電圧を安定化、かつリップルのない出力
にしている。さらに、上記増幅手段を各段の増幅器の利
得を抑えて周波数特性を延ばすと共に、直列的に多段化
して能動的なリップル抑圧率の周波数領域をより広く確
保する。また、上記出力手段をプッシュプル回路の構成
を採ることによって過渡的な出力負荷の変動に対して出
力電圧の応答特性・安定化を図っている。

【００１６】

【実施例】以下、本発明に係る安定化電源回路の実施例
について図面を参照しながら説明する。

【００１７】図１は、本発明に係る安定化電源回路にお
ける基本的なブロック構成を示す第１の実施例の概略的
ブロック回路である。上記安定化電源回路は、基準電圧
に対する誤差電圧を増幅刷る増幅手段である差動誤差ア
ンプ１２と、該差動誤差アンプ１２からの出力信号を電
流増幅する電流増幅手段であるカレントミラー回路１３
と、該カレントミラー回路１３からの出力信号に応じて
入力電源から供給される入力電圧を安定化して出力する
出力手段である可変抵抗部１４で構成している。

【００１８】入力端子１０を介して入力電源から入力電
圧Ｖ_INが可変抵抗部１４の一端に供給される。また、入
力端子１１を介して基準電圧Ｖ_refが上記差動誤差アン
プ１２の反転入力端子側に供給されている。基準電圧用
のコンデンサＣ_refは、この入力端子１１と上記差動誤
差アンプ１２の反転入力端子間の一端とアース間に配設
している。上記差動誤差アンプ１２の非反転入力端子側
は、後述する可変抵抗部１４からの出力信号を帰還入力
している。

【００１９】上記差動誤差アンプ１２の出力信号は、上
記カレントミラー回路１３に出力する。カレントミラー
回路１３は、供給された信号に基づき電流増幅をして上
記可変抵抗部１４に出力する。この可変抵抗部１４は、
電界効果トランジスタ（またはトランジスタ）や抵抗等
で構成されている。ここで、上記電界効果トランジスタ
は、ＭＯＳ（Metal Oxide Semiconductor)型のデバイス
を用いるのが一般的である。

【００２０】前述した出力電圧帰還制御型のシリーズ・
レギュレータにおける１次ポールは、上記電界効果トラ
ンジスタ（またはトランジスタ）の出力インピーダン
ス、特にゲート容量（またはベース容量）に依存して発
生していた。この１次ポールの発生に対処する方法は、
全周波数帯域のリップル抑圧率をよく抑え込むため大容
量のコンデンサＣ_Lを出力側に配設させる方法があっ
た。しかしながら、使用するコンデンサの容量があまり
に大き過ぎるため実用的でなかった。

【００２１】ところで、差動誤差アンプ１２と可変抵抗
部１４の間にカレントミラー回路１３を配設することに
より、差動誤差アンプ１２の出力から見た可変抵抗部１
４内の電界効果トランジスタ（またはトランジスタ）の
出力インピーダンスを小さくすることができる。このこ
とにより、リップル抑圧率がゼロの領域を生じることな
く、このカットオフ周波数用に用いるコンデンサＣ_Lの
容量を小さくしても十分全周波数帯域のリップル抑圧率
を抑え込むことができる。

【００２２】上記可変抵抗部１４からの出力信号は、出
力端子１５を介して出力電圧Ｖ_OUTとして負荷（図示せ
ず）に供給される。また、出力端子１６は接地端子であ
る。

【００２３】このような構成にすることにより、差動誤
差アンプの後段にカレントミラー回路を設けることによ
って、差動誤差アンプの出力から見た大電力用の電界効
果トランジスタ（またはトランジスタ）の出力インピー
ダンスを小さくして出力側に配設するコンデンサの容量
を小さいながら、全周波数帯域に亘ってリップル抑圧率
の向上を図ることができるようになる。

【００２４】次に、能動的なリップル抑圧率の広帯域化
について図２に示す第２の実施例における概略的なブロ
ック回路を参照しながら説明する。ここで、共通する部
分には、同じ参照番号を付して説明を省略する。この能
動的なリップル抑圧率の広帯域化にあたり上記差動誤差
アンプ１２は、複数の差動誤差アンプを使用すると共
に、各段の増幅器の利得を抑えて直列的に多段化して用
いる構成を採る。例えば図２に示す第１段目の差動誤差
アンプ１２ａは、出力をそれぞれ第２段目の差動誤差ア
ンプ１２ｂの反転入力端子と非反転入力端子に供給す
る。個々の差動誤差アンプの周波数特性を延ばすために
差動誤差アンプの利得は落としている。所望の利得は、
このように複数個の差動誤差アンプを直列的に接続する
ことにより得ている。

【００２５】実際の入力電圧のリップル抑圧特性を図３
に示して説明する。先ず、図３において目につく点は、
１次ポールの発生する周波数が、150kHz〜200kHzと従来
の数Hz〜数百Hzに比して格段に高周波数帯域に向上させ
たことである。図３においてリップル抑圧率を−40ｄＢ
程度に抑えた領域Ａが非常に広い範囲に亘って確保する
ことができる。この１次ポールより高い周波数領域では
リップル抑圧は下がってしまう。このため、前述した出
力側に配設するコンデンサＣ_Lでカットオフ周波数を１
次ポールの周波数より低周波数になるように設定して高
域を遮断する。

【００２６】このカットオフ周波数のコンデンサＣ_Lの
容量が小さい程、高い周波数でカットオフ周波数を設定
することができる。しかしながら、１次ポールから低周
波数側の領域Ｂは、位相回りが大きくなるためカットオ
フ周波数と交差した場合、発振してしまう領域を示して
いる。このため、この領域Ｂにかからない周波数をカッ
トオフ周波数にコンデンサＣ_Lの容量を設定する。この
ようにして１オクターブあたり−６ｄＢリップルを低減
させる受動的なリップル抑圧領域Ｃが設定される。

【００２７】このように構成することにより、電源電圧
の安定供給時において能動的なリップル抑圧率の周波数
領域をより広く例えば従来よりオーダ的に10³〜10⁵ の
周波数特性を改善する。

【００２８】さらに、図４に示す出力負荷の変動に対す
る応答性・安定性を確保するための第３の実施例におけ
る概略的なブロック回路を参照しながら説明する。ここ
で、上述と共通する部分には、同じ参照番号を付して説
明を省略する。

【００２９】出力負荷の変動に対する応答性・安定性を
よくするために上記可変抵抗部１４は、複数の上記カレ
ントミラー回路１３ａ、１３ｂからの出力信号をそれぞ
れ上下対称的に組合せた半導体素子である電界効果ラン
ジスタＴＲ１４ａ、ＴＲ１４ｂのゲートに供給して駆動
して出力させるプッシュプル回路を構成する。

【００３０】プッシュプル回路を構成するため、例えば
上記電界効果ランジスタＴＲ１４ａはｐチャンネルを、
一方、上記電界効果ランジスタＴＲ１４ｂはｎチャンネ
ルの電界効果ランジスタを用いている。

【００３１】このプッシュプル回路構成に応じて前段の
カレントミラー回路１３もトップ側及びボトム側カレン
トミラー回路１３ａ、１３ｂの２つを設ける。このため
に、さらに前段の差動誤差アンプ１２ｂの出力をトップ
側及びボトム側の２つにそれぞれ供給している。

【００３２】出力負荷と出力電圧Ｖ_OUTの関係を図５に
簡単に示す。図５（ａ）は出力負荷の大きさを示し、重
い負荷を高いレベルで表示している。上記図５（ａ）の
出力負荷の大きさに応じて図５に示す出力電圧Ｖ_OUTが
過渡的に変動する様子を示している。点線は、従来の応
答を示している。図５（ｂ）の出力電圧Ｖ_OUTの波形が
示すように例えば従来の重負荷から軽負荷に変動した際
の過渡的な応答は安定するまでに要する時間が非常に長
くかかっている。しかしながら、プッシュプル回路構成
を用いることによってそれぞれにかかる負荷を軽減する
ことができることから、図５（ｂ）の実線が示すように
応答を負荷の如何にかかわらず早く収束させることがで
きるようになる。

【００３３】なお、プッシュプル回路の構成において使
用する半導体素子は上記電界効果ランジスタに限定され
るものでなく、トランジスタを用いても構成することが
できる。また、前述した実施例が示すように例えば図４
に示す構成の差動アンプ１２ｂを省いて１つで構成する
ブロック回路や図４に示すボトム側のカレントミラー回
路１３ｂを省いた構成によるブロック回路でもそれぞれ
独立的に使用することができ、本発明の安定過電源回路
の動作、すなわち１次ポールを高周波数の領域に遷移さ
せることができることは明らかである。

【００３４】前述した概略的なブロック回路の構成に基
づく図６に示すより具体的な回路を参照しながら説明す
る。ここで、上述と共通する部分には、同じ参照番号を
付して説明を省略する。電源から入力端子１０を介して
入力電圧Ｖ_IN＝4.5 Ｖが安定化電源回路に供給されてい
る。前段の差動誤差アンプ１２ａにおける電界効果トラ
ンジスタＴＲ２０の反転入力端子は、入力端子１１と接
続している。この接続によって上記反転入力端子は、基
準電圧Ｖ_refが供給されている。上記上記反転入力端子
は、ｎチャンネルの電界効果トランジスタＴＲ２０のゲ
ート端子である。また、前段差動誤差アンプ１２ａにお
ける電界効果トランジスタＴＲ２１の非反転入力端子に
出力電圧Ｖ_OUTが直接帰還されている。

【００３５】この図６に示す基準電圧Ｖ_refは、抵抗Ｒ
１と抵抗Ｒ２及び入力電圧Ｖ_INでＶ_ref＝｛Ｒ２／（Ｒ１＋Ｒ２）｝・Ｖ_IN ・・・・・（２）と表される。実際に用いる抵抗Ｒ１＝15ｋΩ、抵抗Ｒ２
＝215 ｋΩの設定によって上記基準電圧Ｖ_refは、4.2
Ｖになる。この差動誤差アンプ１２は、反転入力端子と
非反転入力端子の各電位が等しくなるように動作する。
このため、最終の出力電圧Ｖ_OUTも4.2 Ｖで安定化され
る。

【００３６】前段の差動誤差アンプ１２ａは、上記電界
効果トランジスタＴＲ２０、ＴＲ２１の２つで基本的な
差動誤差アンプを構成する。差動誤差アンプ１２ａは、
電界効果トランジスタＴＲ２２、ＴＲ２３の各ドレイン
側間を抵抗Ｒ３と抵抗Ｒ４で直列に接続し両抵抗の中点
を上記電界効果トランジスタＴＲ２２、ＴＲ２３の各ゲ
ート側と接続している。ここで、上記抵抗Ｒ３と抵抗Ｒ
４の抵抗値は同じにして能動的なリップル抑圧率の周波
数領域を広げるため利得を抑えている。

【００３７】上記電界効果トランジスタＴＲ２２のドレ
インは、後段の差動誤差アンプ１２ｂの非反転入力端子
側である電界効果トランジスタＴＲ２５のゲートに接続
している。また、上記電界効果トランジスタＴＲ２３の
ドレインは、後段の差動誤差アンプ１２ｂの反転入力端
子側である電界効果トランジスタＴＲ２４のゲートに接
続している。

【００３８】この後段の差動誤差アンプ１２ｂも電界効
果トランジスタＴＲ２４〜ＴＲ２７の４個を用いた上記
前段の差動誤差アンプ１２ａと全く同じ構成をしてい
る。この後段の差動誤差アンプ１２ｂにおいて電界効果
トランジスタＴＲ２６とＴＲ２７のドレイン側間に配設
する抵抗Ｒ５と抵抗Ｒ６の抵抗値は、例えば150 ｋΩと
100 ｋΩにして多少利得を上げて所望の利得にしてい
る。

【００３９】なお、電界効果トランジスタＴＲ３７〜Ｔ
Ｒ４８は、前段の差動誤差アンプ１２ａと後段の差動誤
差アンプ１２ｂに対してカレントミラー回路による定電
流源を構成している。

【００４０】この後段の差動誤差アンプ１２ｂの出力
は、電界効果トランジスタＴＲ２６と電界効果トランジ
スタＴＲ２７のドレインを介してそれぞれ独立した２系
統のカレントミラー回路１３ａ、１３ｂ内の電界効果ト
ランジスタＴＲ２８と電界効果トランジスタＴＲ２９の
ゲートに供給している。これらの接続によって上記電界
効果トランジスタＴＲ２８とＴＲ２９は、それぞれのド
レイン電流の制御を受けている。

【００４１】図４に示したトップ側のカレントミラー回
路１３ａは、上記電界効果トランジスタＴＲ２８、ＴＲ
３０及びＴＲ３１で構成するカレントミラー回路１３ａ
₁と電界効果トランジスタＴＲ３３〜ＴＲ３５で構成し
たカレントミラー回路１３ａ₂による２段構成にしてい
る。

【００４２】上記カレントミラー回路１３ａ₁における
電界効果トランジスタＴＲ２８は、上記電界効果トラン
ジスタＴＲ２８に流れるドレイン電流と同じドレイン電
流を電界効果トランジスタＴＲ３０、ＴＲ３１のカレン
トミラー回路に流すためのものである。しかしながら、
電界効果トランジスタＴＲ３０、ＴＲ３１は電流増幅の
比が１：１０のカレントミラー回路を構成していること
から、上記カレントミラー回路１３ａ₁は、電界効果ト
ランジスタＴＲ３１が電界効果トランジスタＴＲ３０の
１０倍のドレイン電流を流すことになる。

【００４３】上記電界効果トランジスタＴＲ３１のドレ
ーンはカレントミラー回路１３ａ₂を構成する電界効果
トランジスタＴＲ３３のドレーンと電界効果トランジス
タＴＲ３４のゲートに接続している。このため、電界効
果トランジスタＴＲ３３は、電界効果トランジスタＴＲ
３１と同じドレイン電流が流れる。さらに、電界効果ト
ランジスタＴＲ３３とＴＲ３５は電流増幅の比が１０：
１０００のカレントミラー回路になっている。このた
め、電界効果トランジスタＴＲ３５は、電界効果トラン
ジスタＴＲ３１の１００倍の電流を出力することにな
る。従って、トップ側のカレントミラー回路１３ａは、
カレントミラー回路１３ａ₁カレントミラー回路１３ａ
₂の２段構成によって電流増幅率が１０００倍になる。

【００４４】また、図４に示したボトム側のカレントミ
ラー回路１３ｂは、上記電界効果トランジスタＴＲ２
９、ＴＲ３２及びＴＲ３６で構成している。電界効果ト
ランジスタＴＲ３２に上記電界効果トランジスタＴＲ２
９に流れるドレイン電流と同じドレイン電流が流れる。
電界効果トランジスタＴＲ３２、ＴＲ３６は電流増幅の
比が１：２のカレントミラー回路を構成していることか
ら、電界効果トランジスタＴＲ３６は電界効果トランジ
スタＴＲ３２の２倍のドレイン電流を流すことになる。
従って、ボトム側のカレントミラー回路１３ｂは、電流
増幅率が２倍ということになる。

【００４５】可変抵抗部１４は、上記カレントミラー回
路１３ａ₂における電界効果トランジスタＴＲ３５が相
当し、大電流を出力可能にしている。この可変抵抗部１
４において図６に示す電界効果トランジスタＴＲ３５と
ＴＲ３６は、プッシュプル回路を構成している。上記電
界効果トランジスタＴＲ３６を配設してこのプッシュプ
ル回路構成にすることによって、出力負荷変動に応じた
過渡的な応答を良好にすることができる。

【００４６】大電力供給用のパワー電界効果トランジス
タを用いたプッシュプル回路の出力は、安定に出力電圧
Ｖ_OUT＝4.2 Ｖを出力端子１５を介して出力する。この
出力電圧Ｖ_OUTは、前述した前段の差動誤差アンプ１２
ａの非反転入力端子に帰還供給している。

【００４７】なお、上記電界効果トランジスタＴＲ３４
は電界効果トランジスタＴＲ３５のゲートのミラー容量
を小さくするためのフォロワー用電界効果トランジスタ
である。また、定電流源Ｉ_ref2は上記電界効果トランジ
スタＴＲ３４の負荷になっている。

【００４８】このように後段の差動誤差アンプ１２ｂと
可変抵抗部１４の間にカレントミラー回路１３を配設す
ることによって後段の差動誤差アンプ１２ｂからの出力
は、電界トランジスタＴＲ２８、ＴＲ２９を非常に小さ
なサイズのもので済ませることができる。このため、上
記後段の差動誤差アンプ１２ｂの出力から見た各電界効
果トランジスタＴＲ２８、ＴＲ２９のゲート容量も小さ
く見えることになる。これによって、安定化電源回路の
内部で発生する１次ポールの周波数を従来の発生する周
波数よりもさらに高い周波数に上げることができる。こ
のように図６に示す出力側のコンデンサＣ_Lの容量を小
さく抑えた実用的、かつ広い周波数帯域に亘って十分な
リップル抑圧特性を有する低ドロップアウト出力電圧帰
還制御型のシリーズ・レギュレータを実現することがで
きる。

【００４９】

【発明の効果】以上の説明からも明らかなように、本発
明の安定化電源回路によれば、基準電圧に対する誤差電
圧を増幅する増幅手段と、該増幅手段からの出力信号を
電流増幅する電流増幅手段と、該電流増幅手段からの出
力信号に応じて入力電源から供給される入力電圧を安定
化して出力する出力手段とを有し、上記出力手段からの
出力信号を上記増幅手段の入力側に帰還することによ
り、差動誤差アンプの出力から見た大電力用の電界効果
トランジスタ（またはトランジスタ）の出力インピーダ
ンスを小さくして出力側に配設するコンデンサの容量を
小さくすると共に、１次ポールが発生する周波数を高い
周波数の方向に遷移させて使用する全周波数帯域に亘っ
てリップル抑圧率の向上を図ることができるようにな
る。

【００５０】上記増幅手段において各段の増幅器の利得
を抑えて直列的に多段化することにより、安定化電源回
路の内部で発生する１次ポールの周波数を上述した周波
数よりもさらに高い周波数へ上げることができるように
なる。

【００５１】また、上記出力手段において複数の上記電
流増幅手段からの出力信号をそれぞれ上下対称的に組合
せた半導体素子の一端に供給して駆動して出力させるプ
ッシュプル回路の構成にすることにより、広帯域に亘る
リップル抑圧特性を有しながら、相乗多岐に過渡的な出
力負荷の変動に対しても出力電圧の良好な応答特性・安
定性を実現することができる。

【図面の簡単な説明】

【図１】本発明に係る安定化電源回路の第１の実施例に
おける概略的ブロック回路構成を示す図である。

【図２】本発明に係る安定化電源回路の第２の実施例に
おける概略的ブロック回路構成を示す図である。

【図３】図２に示した回路構成において周波数に対する
リップル抑圧特性を示す図である。

【図４】本発明に係る安定化電源回路の第３の実施例に
おける概略的ブロック回路構成を示す図である。

【図５】図４に示したブロック回路構成における出力負
荷と出力電圧の関係を示す図である。

【図６】安定化電源回路のより具体的な回路構成を示す
図である。

【図７】従来の安定化電源回路の概略的なブロック回路
図である。

【図８】従来の安定化電源回路におけるより具体的な回
路を示す図である。

【図９】図７及び図８に示した回路構成における周波数
に対するリップル抑圧特性を示す図である。

【符号の説明】

１０、１１・・・・・・・・・・入力端子１２・・・・・・・・・・・・・差動誤差アンプ１３・・・・・・・・・・・・・カレントミラー回路１４・・・・・・・・・・・・・可変抵抗部１５、１６・・・・・・・・・・出力端子

Claims

【特許請求の範囲】

【請求項１】基準電圧に対する誤差電圧を増幅する増
幅手段と、該増幅手段からの出力信号を電流増幅する電流増幅手段
と、該電流増幅手段からの出力信号に応じて入力電源から供
給される入力電圧を出力する出力手段とを有し、上記出力手段からの出力信号を上記増幅手段の入力側に
帰還することを特徴とする安定化電源回路。
【請求項２】上記増幅手段において、各段の増幅器の
利得を抑えて直列的に多段化することを特徴とする請求
項１記載の安定化電源回路。
【請求項３】上記出力手段は、複数の上記電流増幅手
段からの出力信号をそれぞれ上下対称的に組合せた半導
体素子の一端に供給して駆動して出力させるプッシュプ
ル回路の構成を用いることを特徴とする請求項１記載の
安定化電源回路。