JPH05166724A - シリコン基板化合物半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 シリコン基板化合物半導体装置とその製造方
法に関し、表面形状（モホロジ）を改善してフォトリソ
グラフィー等の微細加工を可能にし、半導体装置の特性
を向上し、歩留りを改善する。 【構成】 シリコン基板１の上に単数あるいは複数の第
１の化合物半導体層２を成長した後、この第１の化合物
半導体層２の表面を鏡面研磨し、その上にさらに単数あ
るいは複数の第２の化合物半導体層３，４，５・・を成
長することによって表面形状（モホロジ）を改善する。
また、成長する化合物半導体層にＩｎを導入することに
よって、転位を緩和して特性を改善し、あるいは、転位
によるエッチングストッパ層のエッチングの突き抜けを
防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、シリコン基板上に形成
したＧａＡｓ等の化合物半導体層を能動層あるいは電子
走行層とするシリコン基板化合物半導体装置およびその
製造方法に関する。

【０００２】

【従来の技術】シリコン（Ｓｉ）基板はガリウム砒素
（ＧａＡｓ）等の化合物半導体の基板と比較すると、電
子移動度において劣ることを除き、軽量（密度）、熱伝
導率、価格、機械的強度および大口径化が容易である点
で勝っている。そのため、基板をＳｉとし、動作層をＧ
ａＡｓに代表される化合物半導体とした、例えば、Ｇａ
Ａｓ ｏｎ Ｓｉ基板技術の開発が注目されている。

【０００３】ＧａＡｓ ｏｎ Ｓｉ基板の製造技術には
多くの解決すべき問題があるが、その中で次に挙げる３
点が特に主要な問題とされている。

【０００４】（１）結晶欠陥密度 動作層となるＧａＡｓは基板のＳｉよりも熱膨張係数が
３倍大きいため、成長温度（通常の成長方法では６００
℃から７００℃の間であることが多い）から室温に降温
する際に、熱応力によってＧａＡｓに結晶欠陥が発生
し、成長シーケンスの詳細によって異なるが、その欠陥
密度は１０⁶ 〜１０⁹ ｃｍ^-2にも達し、これを用いて製
造した半導体装置の特性に悪影響を与える。

【０００５】（２）表面形状（モホロジ） 図７は、従来のシリコン基板化合物半導体層の表面のＡ
ＦＭ顕微鏡写真である。

【０００６】この図は、従来の技術によってシリコン基
板上に成長した膜厚３μｍのＧａＡｓ層（ＧａＡｓ ｏ
ｎ Ｓｉ基板）の表面を原子間力顕微鏡（Ａｔｏｍｉｃ
Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ−Ｄｉｇｉｔａｌ
Ｉｎｓｔｒｕｍｅｎｔ社製Ｎａｎｏ Ｓｃｏｐｅ Ｉ
Ｉ ＡＦＭと略称する。）を用いて観測した状態を示し
ている。この図にみられるように、このＧａＡｓ ｏｎ
Ｓｉ基板の表面には、縦横約２０００ｎｍで高さ２０
ｎｍ程度の多数の凹凸があるため、この層の上に微細な
素子を形成する場合には問題があるものと考えられる。

【０００７】（３）ウェハの反り 上述のＧａＡｓ ｏｎ Ｓｉ基板は、動作層となるＧａ
Ａｓと基板のＳｉの熱膨張係数の差によって成長温度か
ら室温に降温したとき凹型に反ってしまう。このウェハ
の反りは基板の口径が大きくなるほど顕著になり、フォ
トリソグラフィー工程において露光精度に問題が生じる
等の支障を生じる。

【０００８】従来から、上述の諸問題を解決するために
種々の手法が検討されてきたが、その概要を、本発明に
関連する限度で下記のように要約することができる。

【０００９】〔基本技術〕図８（Ａ）〜（Ｆ）は、従来
のシリコン基板化合物半導体層の製造工程説明図であ
る。この図において、３１はシリコン傾斜基板、３２は
アモルファスＧａＡｓ島状体、３３はアモルファスＧａ
Ａｓ層、３４は第１ＧａＡｓ層、３５は第２ＧａＡｓ
層、３６は第３ＧａＡｓ層である。

【００１０】以下、図８（Ａ）〜（Ｆ）によってシリコ
ン基板化合物半導体層の基本的な製造方法を説明する。

【００１１】第１工程（図８（Ａ），（Ｂ）参照） シリコン傾斜基板３１を水素雰囲気中で１０００℃程度
に加熱して、シリコン傾斜基板表面に存在するＳｉＯ₂
層を還元して除去する。この工程によってシリコン傾斜
基板３１の表面に２原子層の段差を有する階段構造が形
成される。

【００１２】第２工程（図８（Ｃ），（Ｄ）参照） 次に５００℃程度の低温でＭＯＣＶＤによってシリコン
傾斜基板３１の上にＧａＡｓを成長する（低温バッファ
ー層）。この工程においては、まず、シリコン傾斜基板
３１の上の段差部にアモルファスＧａＡｓ島状体３２が
成長し、やがて隣接するＧａＡｓの島状体３２が合体し
てシリコン傾斜基板３１の表面を覆いつくすアモルファ
スＧａＡｓ層３３が成長する。

【００１３】第３工程（図８（Ｅ）参照） ６００℃程度の通常の成長温度まで昇温して低温バッフ
ァー層のアモルファスＧａＡｓ層３３を結晶化して第１
ＧａＡｓ層３４を形成する。

【００１４】第４工程（図８（Ｆ）参照） その上に、第２ＧａＡｓ層３５、第３ＧａＡｓ層３６を
従来から知られていた成長方法によって成長する。

【００１５】上記の一連の製造工程は、２段階成長法
（２−Ｓｔｅｐ ｇｒｏｗｔｈ ｍｅｔｈｏｄ）と呼ば
れることが多いが、現在最も標準的なシリコン基板化合
物半導体装置の製造方法である。しかし、ここで説明し
たのはあくまでも基本的な製造工程であって他に様々な
製造工程が検討されている。

【００１６】〔結晶欠陥（転位密度）の低減法〕シリコ
ン基板上に成長したＧａＡｓ結晶層の結晶欠陥を低減す
る方法として従来から下記の方法が知られている。 ＧａＡｓ層の成長途中で温度を上昇あるいは降下し
て、熱膨張係数の差に起因してＧａＡｓ層中に発生する
熱応力による結晶欠陥（転位）を強制的に成長層の横方
向に逃がす。 ＧａＡｓ層の成長途中に横方向に歪みを発生させる
ような格子定数に差がある材料層（例えばＩｎＧａＡｓ
層）を挿入して、格子定数の差に起因する歪みにより発
生する転位を強制的に成長層の横方向に逃がす。

【００１７】〔表面形状（モホロジ）の改善〕シリコン
基板上に、ＡｌＡｓ，ＡｌＰのようにシリコンとの間の
結合エネルギーがなるべく大きい材料を最初の低温バッ
ファー層に用いることによって、ＧａＡｓ等の化合物半
導体が島状に孤立して成長するのを抑制する。また、上
記のほかに、選択成長や半導体層の成長後に行うアニー
ルなど様々な手法が検討されている。

【００１８】

【発明が解決しようとする課題】ところが、現在までに
発表された論文、発明者等が有するデータ、市販品から
判断する限り、表面形状（モホロジ）の良好なＧａＡｓ
ｏｎ Ｓｉ基板の製造は極めて困難であるということ
ができる。それは図８（Ａ）〜（Ｆ）によって説明した
基本的なＧａＡｓ ｏｎ Ｓｉ基板の結晶成長のメカニ
ズムに起因するものであり、１０ｎｍから２０ｎｍ程度
の凹凸が発生するのを阻止することはきわめて困難であ
る。

【００１９】このように表面に凹凸があると、フォトリ
ソグラフィー技術によって微細なパターンを形成する際
に、その表面に一様に焦点を結ばせることができず、加
工精度を著しく劣化させる。特に、電子素子の動作特性
を向上させるためにはサブミクロンオーダの微細パター
ンを形成することが必須であり、現状の表面形状が改善
されない限りＧａＡｓ ｏｎ Ｓｉ基板のこれら電子素
子への応用は不可能である。

【００２０】本発明は、上に掲げた問題のうち特に表面
形状（モホロジ）を改善して、特性の優れたシリコン基
板化合物半導体装置（ＧａＡｓ ｏｎ Ｓｉ基板）を提
供すことを目的とする。

【００２１】

【課題を解決するための手段】本発明にかかるシリコン
基板化合物半導体装置においては、シリコン基板と、そ
の上に形成された最上層表面が鏡面研磨された単数ある
いは複数の第１の化合物半導体層と、該第１の化合物半
導体層の上に形成された単数あるいは複数の第２の化合
物半導体層とを含む構成を採用することによって、第２
の化合物半導体層の表面形状を改善することができる。

【００２２】この場合、第２の化合物半導体層の第１層
をＡｌＧａＡｓ層にし、その上にＧａＡｓ／ＡｌＧａＡ
ｓあるいはＧａＡｓ／ＩｎＧａＰからなる選択ドープ構
造を積層することによって、選択ドープ構造の下層を高
抵抗化することができる。

【００２３】この場合、第２の化合物半導体層の第１層
のＡｌＧａＡｓ層、あるいは、その上に積層されたＧａ
Ａｓ／ＡｌＧａＡｓからなる選択ドープ構造のＧａＡｓ
層とＡｌＧａＡｓ層のいずれか１層以上に１０¹⁹ｃｍ^-3
以上のＩｎが含まれ、その膜厚が臨界膜厚を越えないよ
うにすることによって、その層の転位を緩和し、表面形
状を改善することができる。

【００２４】この場合、ＧａＡｓ／ＡｌＧａＡｓからな
る選択ドープ構造の、ゲート電極が形成されるＡｌＧａ
Ａｓ層の表面の少なくとも２ｎｍ以上にＩｎが含まれな
いようにすることによってゲート電極からのリーク電流
を低減することができる。

【００２５】この場合、選択ドープ構造の上に単数ある
いは複数のＡｌＧａＡｓ層からなるエッチングストッパ
層を含むＧａＡｓキャップ層を積層し、該エッチングス
トッパ層に１０¹⁹ｃｍ^-3以上のＩｎを含ませ、その膜厚
を臨界膜厚を越えないようにすることによって、エッチ
ングの突き抜けを防止することができる。

【００２６】この場合、選択ドープ構造を構成するＧａ
Ａｓ／ＡｌＧａＡｓあるいはＧａＡｓ／ＩｎＧａＰの間
に臨界膜厚以下でＩｎＡｓ組成比が０．１以上であるＩ
ｎＧａＡｓ層を挿入することによって大電流高速素子を
形成することができる。

【００２７】本発明にかかるシリコン基板化合物半導体
装置の製造方法においては、シリコン基板上に単数ある
いは複数の第１の化合物半導体層を成長する工程と、該
第１の化合物半導体層の表面を鏡面研磨する工程と、該
鏡面研磨された第１の化合物半導体層の上にさらに単数
あるいは複数の第２の化合物半導体層を成長する工程を
採用することによって、比較的容易に第２の化合物半導
体層の表面形状を改善することができる。

【００２８】この場合、第１の化合物半導体層を、鏡面
研磨された後に０．５μｍ以上の厚さになるようにする
ことによって平坦な表面を得ることができる。

【００２９】この場合、第２の化合物半導体層を、有機
金属気相成長法によって形成し、成長時の雰囲気圧力を
５００Ｔｏｒｒ以下にすることによって、表面の平坦性
を向上することができる。

【００３０】この場合、第２の化合物半導体層の膜厚を
１μｍ以下にすることによって、表面形状の劣化を抑制
することができる。

【００３１】

【作用】本発明の基本的なコンセプトは極めて単純であ
り、要するにＧａＡｓ ｏｎＳｉ基板の半導体層の一部
を一旦成長した後、表面を鏡面研磨し、その上に素子形
成用半導体層を再成長すると、再成長層の表面形状が良
好になるというものである。

【００３２】しかし、実際に上記のような実験を行って
みると、成長条件によって再成長半導体結晶層の表面形
状は大きく異なるという結果が得られた。

【００３３】図９は、ＭＯＣＶＤによりシリコン基板上
に０．６μｍ成長したＧａＡｓ層の表面粗さの測定結果
である。この図において、横軸は成長温度（℃）、縦軸
は粗さ（Å）を示している。

【００３４】この図の曲線ａは成長時の雰囲気の圧力が
７６Ｔｏｒｒの場合の表面粗さをＡＦＭによって測定し
た結果を示し、曲線ｂは成長時の雰囲気の圧力が７６０
Ｔｏｒｒ（大気圧）の場合の表面粗さを示している。成
長時の雰囲気の圧力によって半導体結晶層の表面粗さは
大きく異なり、雰囲気の圧力が小さい程凹凸は小さくな
り表面粗さは改善される。

【００３５】この曲線ａと曲線ｂ、および、曲線ａと曲
線ｂの中間値における実験結果からみて、通常の半導体
素子を形成するための半導体層としては、有機金属気相
成長法（ＭＯＣＶＤ）によって成長する場合、大気圧
（７６０Ｔｏｒｒ）より低い雰囲気、特に、５００Ｔｏ
ｒｒ以下であることが好ましいことがわかった。ところ
が、分子線ビームエピタキシャル法（ＭＢＥ）で半導体
層の再成長を行うと、超高真空においては表面粗さ、あ
るいは、表面形状が劣化することがわかった。

【００３６】図１０は、超高真空ＭＢＥにより成長した
ＧａＡｓ層の表面のＡＦＭ顕微鏡写真である。この図か
ら明らかなように、超高真空ＭＢＥによって成長したＧ
ａＡｓ層の表面形状は蜂の巣構造状であり、必ずしも成
長時の雰囲気の圧力のみで表面形状が決定されているわ
けではないという結果が得られた。

【００３７】図１１は、超高真空ＭＢＥにより成長した
シリコン基板ＧａＡｓ層の表面のＡＦＭ顕微鏡写真であ
る。この図によると、この方法によって成長した結晶層
の平面内において１００ｎｍ程度の大きさの凹凸が形成
されていることがわかる。

【００３８】図１２は、図１１のＸ−Ｘ’線における断
面形状を示している。この図によると、Ｘ−Ｘ’線にお
ける断面形状において高さ５０ｎｍ程度の凹凸が形成さ
れていることがわかる。

【００３９】このような凹凸が生じる原因については現
在のところ完全に究明されるに至っていないが、ＭＯＣ
ＶＤとＭＢＥの違い、ＭＯＣＶＤの成長時の雰囲気の圧
力依存性等から考えて、水素と結合したＡｓ原子の濃度
が再成長結晶層（第２の化合物半導体層）の原子の配列
に強い影響を与えるためではないかと推測される。ま
た、第２の化合物半導体層の表面形状は、シリコン基板
上に形成する第１の化合物半導体層であるＧａＡｓ層の
表面を鏡面研磨した後の残り膜厚によっても異なること
がわかった。

【００４０】図１３は、ＭＯＣＶＤにより成長したシリ
コン基板ＧａＡｓ層の表面のＡＦＭ顕微鏡写真である。
この図にかかる一連の実験によると、シリコン基板上に
形成された第１の化合物半導体層であるＧａＡｓ層の残
り膜厚が０．５μｍ程度より薄くなると再成長結晶（第
２の化合物半導体層）の表面に大きな凹みが生じた。し
たがって、第１の化合物半導体層を鏡面研磨した後に、
０．５μｍ以上の膜厚を有するようにする必要があると
いうことができる。

【００４１】これは第１の化合物半導体層であるＧａＡ
ｓを成長する場合、その成長初期では極めて転移密度が
大きく、その上に第２の化合物半導体層を成長すると
き、この転移の上とそうでない領域では成長速度が異な
るためと考えられ、この転移密度もまた表面形状に影響
を与えるものと考えられる。

【００４２】そこで、シリコン基板上に成長した第１の
化合物半導体層であるＧａＡｓの膜厚を０．５μｍに
し、その上にＩｎＡｓの組成比が０．０１（１０²⁰ｃｍ
^-3）のＩｎＧａＡｓを成長して、結晶表面形状を図１３
の場合と比較する一連の実験を行った。

【００４３】図１４は、０．５μｍのＧａＡｓ層の上に
成長したシリコン基板ＩｎＧａＡｓ層の表面のＡＦＭ顕
微鏡写真である。この図から、ＩｎＧａＡｓ層の表面の
凹みの深さが著しく減少していることがわかる。これは
原子半径が大きいＩｎが転位や転位付近の空格子点に入
り込み易く、転位を緩和させるものと考えられる。この
ようにＩｎをドーピングすることによって平坦性の良好
なＧａＡｓ／ＡｌＧａＡｓ選択ドープ構造を形成するこ
とができる。

【００４４】第２の化合物半導体層の膜厚が厚くなるほ
ど表面の凹凸が成長するから、この厚さを全体で１μｍ
程度に抑えることが望ましい。

【００４５】以上の実験結果を一般化すると、再成長結
晶層（第２の化合物半導体層）の表面形状は、基板に到
達するＡｓ種（Ａｓ−ｓｐｅｃｉｅｓ）と、成長層中の
転位に影響されるものと考えられ、再成長結晶の表面形
状を改善する具体的な手法は下記のとおりと考えられ
る。

【００４６】（１）５００Ｔｏｒｒ以下の減圧ＭＯＣＶ
Ｄにより結晶層を成長するときのＡｓ種（Ａｓ−ｓｐｅ
ｃｉｅｓ）をコントロールする。 （２）鏡面研磨したＧａＡｓ ｏｎ Ｓｉ基板のＧａＡ
ｓ層（第１の化合物半導体層）の残り膜厚を０．５μｍ
以上となるべく大きくする。 （３）化合物半導体層中にＩｎを導入して発生した転位
を補償する。 （４）第２の化合物半導体層の膜厚を１μｍ以下となる
べく薄くする。

【００４７】

【実施例】以下、本発明の実施例を説明する。

【００４８】（第１実施例）図１は、第１実施例のシリ
コン基板半導体装置の概略構成説明図である。この図の
１はＳｉ基板、２はＧａＡｓバッファ層、３はＡｌ_0.35
Ｇａ_0.65Ａｓバッファ層、４はｉ−ＧａＡｓ：Ｉｎ電子
走行層、５はｉ−Ａｌ_0.28Ｇａ_0.72Ａｓスペーサ層、６
はｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層、７はｎ−Ｇａ
Ａｓキャップ層、８はゲート電極、９はソース電極、１
０はドレイン電極である。

【００４９】この図に示されたＧａＡｓ ｏｎ Ｓｉ型
の選択ドープ構造を有する半導体装置の製造方法の概要
を説明する。

【００５０】第１工程（ＧａＡｓ ｏｎ Ｓｉ基板） Ｓｉ基板１を水素雰囲気中で１０００℃に加熱して表面
の酸化膜を除去した後、基板温度を５００℃に下げてＭ
ＯＣＶＤによってアモルファス状のＧａＡｓ層を５００
Å成長し、基板温度を６５０℃に上げてこのアモルファ
ス状のＧａＡｓ層を単結晶化して厚さ３μｍのＧａＡｓ
層バッファ２を形成する。

【００５１】このＭＯＣＶＤ法はこの技術分野でよく知
られており、例えば文献（Ｍ．Ａｋｉｙａｍａ，Ｙ．Ｋ
ａｗａｒａｄａ ａｎｄ Ｋ．Ｋａｍｉｎｉｓｈｉ：Ｊ
ａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ ２３Ｌ８４３ １９８４）に記載
されている。

【００５２】第２工程（ＧａＡｓ ｏｎ Ｓｉの鏡面研
磨） 単結晶化したＧａＡｓバッファ層２の表面を、通常、成
長用ＧａＡｓ基板を製造する際に最終段階で行う表面研
磨と同程度の鏡面研磨、すなわち、表面に次亜塩素酸ソ
ーダの水溶液を塗布しながらバフ研磨を行う。この鏡面
研磨によって、ＧａＡｓバッファ層２の表面を０．５μ
ｍ除去し、エッチングによって平滑にし、残りの厚さを
２．５μｍとする。

【００５３】第３工程（選択ドープ構造の成長） 鏡面研磨したＧａＡｓバッファ層２の上に、減圧ＭＯＣ
ＶＤによって下記の条件で複数層の第２の化合物半導体
層を成長して選択ドープ構造を形成した。その後、ｎ−
ＧａＡｓキャップ層７のゲート領域をエッチングして露
出したｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層６の上にゲ
ート電極８を形成し、このゲート電極８を挟んでｎ−Ｇ
ａＡｓキャップ層７の上にソース電極９とドレイン電極
１０を形成してＨＥＭＴを完成する。

【００５４】成長条件は下記のとおりである。 成長温度６３０℃ 成長圧力７６Ｔｏｒｒ 原料ガス ＧａＡｓ ＴＥＧａ（Ｔｒｉｅｔｈｙｌｇａｌｌｉｕｍ） ＡｓＨ₃ ＡｌＧａＡｓ ＴＭＡｌ（Ｔｒｉｍｅｔｈｙｌａｌｌｕｍｉｎｕｍ） ＴＥＧａ（Ｔｒｉｅｔｈｙｌｇａｌｌｉｕｍ） ＡｓＨ₃ ドーパント Ｓｉ₂ Ｈ₆ ＴＭＩ（Ｔｒｉｍｅｔｈｙｌｉｎｄｉｕｍ）

【００５５】なお、各原料ガスの流量を、成長速度が３
〜４Å／ｓｅｃになるように設定した。成長速度が遅い
ほど表面が平坦化する傾向がみられた。また、ＴＭＧａ
よりもＴＥＧａの方が表面が平坦になる傾向があった。

【００５６】図１の構成の主要な材料および設計値は下
記のとおりである。 ７．ｎ−ＧａＡｓキャップ層 厚さ１００ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 ６．ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層 厚さ５０ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 ５．ｉ−Ａｌ_0.28Ｇａ_0.72Ａｓスペーサ層 厚さ２ｎｍ ４．ｉ−ＧａＡｓ：Ｉｎ電子走行層 厚さ１００ｎｍ Ｉｎ濃度１０²⁰ｃｍ^-3 ３．Ａｌ_0.35Ｇａ_0.65Ａｓバッファ層 厚さ３００ｎｍ ２．ＧａＡｓバッファ層 厚さ２．５μｍ １．Ｓｉ基板

【００５７】この構造において、Ｓｉ基板１の上に形成
されるＧａＡｓバッファ層２の厚さは鏡面研磨後は２．
５μｍであって、大きい凹凸が生じる厚さである０．５
μｍより充分に厚くしてあるため、その上に成長したＡ
ｌ_0.35Ｇａ_0.65Ａｓバッファ層３の表面の平坦性は良好
であった。

【００５８】また、ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給
層６とｉ−Ａｌ_0.28Ｇａ_0.72スペーサ層５とｉ−ＧａＡ
ｓ：Ｉｎ電子走行層５によって選択ドープ構造が形成さ
れている。またこのｉ−ＧａＡｓ：Ｉｎ電子走行層は、
この層に導入された濃度１０²⁰ｃｍ^-3以上のＩｎによっ
て転位が緩和されているが、実験の結果によると、１０
¹⁹ｃｍ^-3程度の濃度のＩｎの導入によって転位の緩和効
果が生じることが確かめられている。

【００５９】また、ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給
層６、ｉ−Ａｌ_0.28Ｇａ_0.72スペーサ層５等について
も、上記のＩｎの導入による転位の緩和効果が生じるこ
とも確かめられているが、ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電
子供給層６にＩｎを導入する場合は、その上表面の少な
くとも２ｎｍにＩｎが含まれないようにしてゲート電極
の漏れ電流を抑制することが望ましい。

【００６０】また、第１の化合物半導体層の最上層のＧ
ａＡｓバッファ層２の表面は、鏡面研磨において汚染さ
れており、そのまま第２化合物半導体層を成長すると、
再成長界面に導電層が形成される可能性があるため、第
２化合物半導体層の第１層を高抵抗化しやすいＡｌＧａ
Ａｓ層を介挿してこの導電層を打ち消すようにすること
が望ましい。

【００６１】Ｉｎを導入したＧａＡｓ層あるいはＡｌＧ
ａＡｓ層を複数層積層する過程で、適宜格子定数が等し
くＩｎを含まないＧａＡｓ層あるいはＡｌＧａＡｓ層を
介挿することによって転位の発生を防ぐことができ
る。

【００６２】なお、上記のｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電
子供給層６とｉ−Ａｌ_0.28Ｇａ_0.72スペーサ層５とで構
成される選択ドープ構造は、ｎ−ＩｎＧａＰ電子供給層
とｉ−ＧａＡｓスペーサ層とで構成することもできる。

【００６３】図２は、第１実施例のシリコン基板化合物
半導体層の表面のＡＦＭ顕微鏡写真である。この図によ
ると、半導体層の表面の凹凸の大きさは２〜３ｎｍ程度
であり、ＧａＡｓ層の表面を研磨しない場合には表面の
凹凸が２０ｎｍ程度であったことと比較すると大幅に改
善される。

【００６４】この実施例では、再成長層の全膜厚を５５
０ｎｍとしたが、他の実験結果によると、半導体層表面
の凹凸の大きさは成長膜厚が厚くなるにしたがって大き
くなるから、２次元電子ガスの特性が劣化しない限度内
でなるべく薄く、例えば、通常のＨＥＭＴを製造する場
合は１μｍ以下にする必要がある。

【００６５】この実施例の半導体装置のホール測定を行
い、移動度およびシート電子濃度を測定したところ以下
の表に示す結果が得られた。この測定結果と比較するた
めに、Ｓｉ基板を用いることなくＧａＡｓ基板上に同一
構造のＧａＡｓ層を成長した場合の測定結果も示してい
る。

【００６６】 室温 ７７Ｋ 移動度 ｏｎ Ｓｉ ５２８０ ２１４００ （ｃｍ² ／Ｖｓ）ｏｎ ＧａＡｓ ５６９０ ３０３００ シート電子濃度 ｏｎ Ｓｉ ９．６×１０¹¹ ８．０×１０¹¹ （ｃｍ^-2） ｏｎ ＧａＡｓ ９．４×１０¹¹ ８．２×１０¹¹

【００６７】この実施例によるＧａＡｓ ｏｎ Ｓｉの
キャリア移動度は、室温におけるＧａＡｓ ｏｎ Ｇａ
Ａｓのキャリア移動度の９３％で、シート電子濃度は両
者はほとんど変わらず、室温動作を考える限り全く問題
はない結果であった。

【００６８】この実施例のＧａＡｓ ｏｎ Ｓｉ基板を
ＭＥＳＦＥＴに適用する場合は、上記のＧａＡｓ：Ｉｎ
電子走行層４はＳｉをドープしたＧａＡｓ：Ｉｎであっ
てもよく、ｉ−ＡｌＧａＡｓスペーサ層５より上の半導
体層は形成されない。

【００６９】また、本発明を、他の材料系例えば、Ｇａ
ＡｓとＩｎＧａＰ、あるいは、ＩｎＡｌＡｓとＩｎＧａ
Ａｓを組合せた構造に適用することも可能である。そし
て、この実施例は、ｎ−ＡｌＧａＡｓ電子供給層が下に
配置され、キャリア走行層がその上に配置される逆構造
のＨＥＭＴにも同様に適用できることはいうまでもな
い。

【００７０】また、選択ドープ構造を構成するＧａＡｓ
／ＡｌＧａＡｓあるいはＧａＡｓ／ＩｎＧａＰの間に臨
界膜厚以下でＩｎＡｓ組成比が０．１以上であるＩｎＧ
ａＡｓ層を挿入することよって、大電流、高速動作が可
能なＨＥＭＴを形成することができる。その理由は、電
子走行層近傍のＩｎＧａＡｓ層にＩｎを添加すると、そ
の部分に多量の電子が滞留しやすくなって電子濃度が大
きくなり、かつ、このＩｎＧａＡｓ層中における電子の
走行速度が速いからである。

【００７１】（第２実施例）図３，図４，図５，図６
は、第２実施例のシリコン基板化合物半導体装置の製造
方法の工程説明図である。この図において、１１はＳｉ
基板、１２はＧａＡｓ第１バッファ層、１３はＡｌ_0.35
Ｇａ_0.65Ａｓ：Ｉｎ第２バッファ層、１４はＡｌ_0.28Ｇ
ａ_0.72Ａｓ第３バッファ層、１５はｉ−ＧａＡｓ：Ｉｎ
電子走行層、１６はｉ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎス
ペーサ層、１７はｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給
層、１８はｎ−ＧａＡｓ第１キャップ層、１９はｎ−Ａ
ｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎエッチングストッパ層、２０
はｎ−ＧａＡｓ第２キャップ層、２１、２２はレジスト
層、２３はＥモードゲート電極、２４はＤモードゲート
電極である。

【００７２】この実施例は本発明を半導体集積回路装置
に適用した例である。この実施例における成長条件は、
第１実施例と同様であるが、以下にその製造工程を説明
する。

【００７３】第１工程（図３参照） Ｓｉ基板１１の上に、ＧａＡｓ第１バッファ層１２、Ａ
ｌ_0.35Ｇａ_0.65Ａｓ：Ｉｎ第２バッファ層１３、Ａｌ
_0.28Ｇａ_0.72Ａｓ第３バッファ層１４、ｉ−ＧａＡｓ：
Ｉｎ電子走行層１５、ｉ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎ
スペーサ層１６、ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層
１７、ｎ−ＧａＡｓ第１キャップ層１８、ｎ−Ａｌ_0.28
Ｇａ_0.72Ａｓ：Ｉｎエッチングストッパ層１９、ｎ−Ｇ
ａＡｓ第２キャップ層２０を形成する。

【００７４】第２工程（図４参照） ｎ−ＧａＡｓ第２キャップ層２０の上にレジスト層２１
を形成し、Ｅモードゲート領域に開口を形成し、この開
口を通して、ＣＣｌ₂ Ｆ₂ ＋Ｈｅガス中でドライエッチ
ングしてＥモードゲート領域のｎ−ＧａＡｓ第２キャッ
プ層２０を除去する。このエッチングはその下のｎ−Ａ
ｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎエッチングストッパ層１９の
表面で停止する。その後、ＮＨ₃ ＯＨ：ＨＯ₂ ＝１：５
０のアンモニア希釈液を用いて１分間程度ウェットエッ
チングしてＥモードゲート領域のｎ−Ａｌ_0.28Ｇａ_0.72
Ａｓ：Ｉｎエッチングストッパ層１９を除去する。

【００７５】第３工程（図５参照） レジスト層２１を除去し、新たなレジスト層２２を形成
し、Ｅモードゲート領域とＤモードゲート領域に開口を
形成する。これらの開口を通して第２工程と同様に、Ｃ
Ｃｌ₂ Ｆ₂ ＋Ｈｅガス中でドライエッチングしてのＥモ
ードゲート領域のｎ−ＧａＡｓ第１キャップ層１８とＤ
モードゲート領域のｎ−ＧａＡｓ第２キャップ層２０を
除去する。このエッチングはその下のＥモードゲート領
域のｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層１７と、Ｄモ
ードゲート領域のｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎエッ
チングストッパ層１９の表面で停止する。

【００７６】第４工程（図６参照） その後、ＮＨ₃ ＯＨ：ＨＯ₂ ＝１：５０を用いてウェッ
トエッチングして、Ｅモードゲート領域のｎ−Ａｌ_0.28
Ｇａ_0.72Ａｓ電子供給層１７の一部と、Ｄモードゲート
領域のｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎエッチングスト
ッパ層１９を除去する。レジスト層２２の開口を通し
て、Ａｌを蒸着し、Ｅモードゲート電極２３とＤモード
ゲート電極２４を形成する。レジスト層２２を除去した
後、ｎ−ＧａＡｓ第２キャップ層２０の上に、先に形成
したＥモードゲート電極２３およびＤモードゲート電極
２４を挟んでそれぞれソース電極とドレイン電極を形成
して完成する。

【００７７】図６の構成の主要な材料および設計値は下
記のとおりである。 ２０．ｎ−ＧａＡｓ第２キャップ層 厚さ６０ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 １９．ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎエッチングスト
ッパ層 厚さ３ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 １８．ｎ−ＧａＡｓ第１キャップ層 厚さ７ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 １７．ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層 厚さ３５ｎｍ ドナ濃度１．５×１０¹⁸ｃｍ^-3 １６．ｉ−Ａｌ_0.28Ｇａ_0.72Ａｓ：Ｉｎスペーサ層 厚さ２ｎｍ １５．ｉ−ＧａＡｓ：Ｉｎ電子走行層 厚さ１００ｎｍ Ｉｎ濃度１０²⁰ｃｍ^-3 １４．Ａｌ_0.28Ｇａ_0.72Ａｓ第３バッファ層 厚さ１００ｎｍ １３．Ａｌ_0.35Ｇａ_0.65Ａｓ：Ｉｎ第２バッファ層 厚さ２００ｎｍ １２．ＧａＡｓ第１バッファ層 厚さ２．５μｍ １１．Ｓｉ基板

【００７８】この実施例が第１実施例と異なる点は、Ｅ
モードＨＥＭＴとＤモードＨＥＭＴを集積化した点であ
り、そのため、Ｉｎを導入する半導体層の数が増加し、
選択ドープ構造体の上部にエッチングストッパ層として
Ｉｎを導入したＡｌＧａＡｓ層を導入したことである。
Ｉｎをドーピングした層の位置を増加したことにより、
表面モホロジがさらに改善される効果がある。

【００７９】この実施例のように多層成長したＡｌＧａ
Ａｓ層、ＧａＡｓ層等のエッチングストッパ層は、転位
密度がかなり残っていることが多く、エッチングはこの
転位点で進行し易いため突き抜けを生じる可能性があ
る。このような場合にエッチングストッパ層にＩｎを導
入すると、Ｉｎが転位点に入りやすく、Ｉｎはエッチン
グされないためエッチングの突き抜けを防ぐことができ
る。

【００８０】

【発明の効果】以上説明したように、本発明によると、
シリコン基板上に成長した素子形成用化合物半導体結晶
の表面形状（モホロジ）が画期的に改善され、微細電極
構造の形成が可能となるとともに、フォトリソ工程にお
ける不良がなくなり、改善された電気特性と高信頼性を
有するシリコン基板化合物半導体装置が得られ、高速動
作可能な素子の低コスト化に寄与するところが大きい。

【図面の簡単な説明】

【図１】第１実施例のシリコン基板化合物半導体装置の
概略構成説明図である。

【図２】第１実施例のシリコン基板化合物半導体層の表
面のＡＦＭ顕微鏡写真である。

【図３】第２実施例のシリコン基板化合物半導体装置の
製造方法の工程説明図（１）である。

【図４】第２実施例のシリコン基板化合物半導体装置の
製造方法の工程説明図（２）である。

【図５】第２実施例のシリコン基板化合物半導体装置の
製造方法の工程説明図（３）である。

【図６】第２実施例のシリコン基板化合物半導体装置の
製造方法の工程説明図（４）である。

【図７】従来のシリコン基板化合物半導体層の表面のＡ
ＦＭ顕微鏡写真である。

【図８】（Ａ）〜（Ｆ）は、従来のシリコン基板化合物
半導体層の製造工程説明図である。

【図９】ＭＯＣＶＤによりシリコン基板上に０．６μｍ
成長したＧａＡｓ層の表面粗さの測定結果である。

【図１０】超高真空ＭＢＥにより成長したシリコン基板
ＧａＡｓ層の表面のＡＦＭ顕微鏡写真である。

【図１１】超高真空ＭＢＥによる成長したシリコン基板
ＧａＡｓ層の表面のＡＦＭ顕微鏡写真である。

【図１２】図１１のＸ−Ｘ’線における断面形状を示し
ている。

【図１３】ＭＯＣＶＤにより成長したシリコン基板Ｇａ
Ａｓ層の表面形状のＡＦＭ顕微鏡写真である。

【図１４】０．５μｍのＧａＡｓ層の上に成長したシリ
コン基板ＩｎＧａＡｓ層の表面のＡＦＭ顕微鏡写真であ
る。

【符号の説明】

１ Ｓｉ基板 ２ ＧａＡｓバッファ層 ３ Ａｌ_0.35Ｇａ_0.65Ａｓバッファ層 ４ ｉ−ＧａＡｓ：Ｉｎ電子走行層 ５ ｉ−Ａｌ_0.28Ｇａ_0.72Ａｓスペーサ層 ６ ｎ−Ａｌ_0.28Ｇａ_0.72Ａｓ電子供給層 ７ ｎ−ＧａＡｓキャップ層 ８ ゲート電極 ９ ソース電極 １０ ドレイン電極

Claims (10)

【特許請求の範囲】
1. 【請求項１】 シリコン基板と、その上に形成された最
   上層表面が鏡面研磨された単数あるいは複数の第１の化
   合物半導体層と、該第１の化合物半導体層の上に形成さ
   れた単数あるいは複数の第２の化合物半導体層とを含む
   ことを特徴とするシリコン基板化合物半導体装置。
2. 【請求項２】 第２の化合物半導体層の第１層がＡｌＧ
   ａＡｓ層であり、その上にＧａＡｓ／ＡｌＧａＡｓある
   いはＧａＡｓ／ＩｎＧａＰからなる選択ドープ構造が積
   層されていることを特徴とする請求項１に記載のシリコ
   ン基板化合物半導体装置。
3. 【請求項３】 第２の化合物半導体層の第１層のＡｌＧ
   ａＡｓ層、あるいは、その上に積層されたＧａＡｓ／Ａ
   ｌＧａＡｓからなる選択ドープ構造のＧａＡｓ層とＡｌ
   ＧａＡｓ層のいずれか１層以上に１０¹⁹ｃｍ^-3以上のＩ
   ｎが含まれ、その膜厚が臨界膜厚を越えないことを特徴
   とする請求項２に記載のシリコン基板化合物半導体装
   置。
4. 【請求項４】 ＧａＡｓ／ＡｌＧａＡｓからなる選択ド
   ープ構造の、ゲート電極が形成されるＡｌＧａＡｓ層の
   表面の少なくとも２ｎｍ以上にＩｎが含まれないことを
   特徴とする請求項３に記載のシリコン基板化合物半導体
   装置。
5. 【請求項５】 選択ドープ構造の上に単数あるいは複数
   のＡｌＧａＡｓ層からなるエッチングストッパ層を含む
   ＧａＡｓキャップ層が積層され、該エッチングストッパ
   層に１０¹⁹ｃｍ^-3以上のＩｎが含まれ、その膜厚が臨界
   膜厚を越えないことを特徴とする請求項２ないし請求項
   ４のいずれか１項に記載のシリコン基板化合物半導体装
   置。
6. 【請求項６】 選択ドープ構造を構成するＧａＡｓ／Ａ
   ｌＧａＡｓあるいはＧａＡｓ／ＩｎＧａＰの間に臨界膜
   厚以下でＩｎＡｓ組成比が０．１以上であるＩｎＧａＡ
   ｓ層が挿入されていることを特徴とする請求項２に記載
   のシリコン基板化合物半導体装置。
7. 【請求項７】 シリコン基板上に単数あるいは複数の第
   １の化合物半導体層を成長する工程と、該第１の化合物
   半導体層の表面を鏡面研磨する工程と、該鏡面研磨され
   た第１の化合物半導体層の上にさらに単数あるいは複数
   の第２の化合物半導体層を成長する工程を含むことを特
   徴とするシリコン基板化合物半導体装置の製造方法。
8. 【請求項８】 第１の化合物半導体層が、鏡面研磨され
   た後に０．５μｍ以上の厚さを有することを特徴とする
   請求項７に記載のシリコン基板化合物半導体装置の製造
   方法。
9. 【請求項９】 第２の化合物半導体層が、有機金属気相
   成長法によって形成され、成長時の雰囲気圧力が５００
   Ｔｏｒｒ以下であることを特徴とする請求項７または請
   求項８に記載のシリコン基板化合物半導体装置の製造方
   法。
10. 【請求項１０】 第２の化合物半導体層の膜厚が１μｍ
    以下であることを特徴とする請求項７ないし請求項９の
    いずれか１項に記載のシリコン基板化合物半導体装置の
    製造方法。