JP3093904B2 - 化合物半導体結晶の成長方法 - Google Patents
化合物半導体結晶の成長方法Info
- Publication number
- JP3093904B2 JP3093904B2 JP05050026A JP5002693A JP3093904B2 JP 3093904 B2 JP3093904 B2 JP 3093904B2 JP 05050026 A JP05050026 A JP 05050026A JP 5002693 A JP5002693 A JP 5002693A JP 3093904 B2 JP3093904 B2 JP 3093904B2
- Authority
- JP
- Japan
- Prior art keywords
- growing
- compound semiconductor
- raw material
- group
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、結晶成長に関し、特に
Ｓｉ基板上のＩＩＩ−Ｖ族化合物半導体結晶の成長方法
に関する。
Ｓｉ基板上のＩＩＩ−Ｖ族化合物半導体結晶の成長方法
に関する。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体装置は、光デ
バイス、高速デバイス等として開発が進められている。
ＩＩＩ−Ｖ族化合物半導体装置の基板として、半絶縁性
のＧａＡｓ基板やＩｎＰ基板がよく用いられている。こ
のような基板は、物理的支持を与えているが、電気的絶
縁部材としての機能の他は、電気的機能は有していな
い。
バイス、高速デバイス等として開発が進められている。
ＩＩＩ−Ｖ族化合物半導体装置の基板として、半絶縁性
のＧａＡｓ基板やＩｎＰ基板がよく用いられている。こ
のような基板は、物理的支持を与えているが、電気的絶
縁部材としての機能の他は、電気的機能は有していな
い。
【０００３】ところで、ＧａＡｓ基板等のＩＩＩ−Ｖ族
化合物半導体基板は、Ｓｉ基板と較べると高価であり、
割れ易く、取り扱いに注意が必要である。Ｓｉ基板は、
化合物半導体の基板と比較して一般的に電子移動度が低
いことを除き、軽量である（密度が低い）こと、熱伝導
率が高いこと、価格が低いこと、機械的強度が高いこ
と、大口径ウエハが得易いこと等の面で優れている。
化合物半導体基板は、Ｓｉ基板と較べると高価であり、
割れ易く、取り扱いに注意が必要である。Ｓｉ基板は、
化合物半導体の基板と比較して一般的に電子移動度が低
いことを除き、軽量である（密度が低い）こと、熱伝導
率が高いこと、価格が低いこと、機械的強度が高いこ
と、大口径ウエハが得易いこと等の面で優れている。
【０００４】このようなＳｉ基板の利点を化合物半導体
装置に取り込むため、たとえばＳｉ基板上のＧａＡｓ
（ＧａＡｓ ｏｎ Ｓｉ）の技術が注目されている。し
かしながら、たとえばＧａＡｓはＳｉに較べ、約３倍の
熱膨張係数を有し、Ｓｉのダイヤモンド構造に対し、結
晶系の異なる閃亜鉛構造を有する。これらの相異点に基
づき、Ｓｉ基板上のＧａＡｓ結晶には解決すべき問題も
多い。
装置に取り込むため、たとえばＳｉ基板上のＧａＡｓ
（ＧａＡｓ ｏｎ Ｓｉ）の技術が注目されている。し
かしながら、たとえばＧａＡｓはＳｉに較べ、約３倍の
熱膨張係数を有し、Ｓｉのダイヤモンド構造に対し、結
晶系の異なる閃亜鉛構造を有する。これらの相異点に基
づき、Ｓｉ基板上のＧａＡｓ結晶には解決すべき問題も
多い。
【０００５】Ｓｉ基板上に６００〜７００℃程度の成長
温度でＧａＡｓ層を成長し、室温まで降温すると、熱膨
張係数の差により、大きな熱応力が発生する。この熱応
力によってＧａＡｓ結晶中に結晶欠陥が発生する。成長
工程によって程度は異なるが、結晶欠陥密度は１０6 〜
１０9 ｃｍ-2にも達する。これらの結晶欠陥は、製造す
る半導体装置の特性を劣化させる。
温度でＧａＡｓ層を成長し、室温まで降温すると、熱膨
張係数の差により、大きな熱応力が発生する。この熱応
力によってＧａＡｓ結晶中に結晶欠陥が発生する。成長
工程によって程度は異なるが、結晶欠陥密度は１０6 〜
１０9 ｃｍ-2にも達する。これらの結晶欠陥は、製造す
る半導体装置の特性を劣化させる。
【０００６】また、成長温度から室温に降温した時に、
ＧａＡｓはＳｉよりも大きく収縮するため、ＧａＡｓ／
Ｓｉ（ＧａＡｓ ｏｎ Ｓｉ）基板は凹型に反ってしま
う。このウエハの反りは、基板の口径が大きくなるほど
顕著になる。ウエハに反りがあると、ホトリソグラフィ
における露光精度に問題が生じる。
ＧａＡｓはＳｉよりも大きく収縮するため、ＧａＡｓ／
Ｓｉ（ＧａＡｓ ｏｎ Ｓｉ）基板は凹型に反ってしま
う。このウエハの反りは、基板の口径が大きくなるほど
顕著になる。ウエハに反りがあると、ホトリソグラフィ
における露光精度に問題が生じる。
【０００７】また、Ｓｉ基板上にＧａＡｓ層を成長する
と、結晶成長が均一に進まないため、成長面には多数の
凹凸が発生する。たとえば、膜厚３μｍのＧａＡｓ層の
表面には、面内で約２０００ｎｍ、高さで約２０ｎｍ程
度の凹凸が多数発生する。
と、結晶成長が均一に進まないため、成長面には多数の
凹凸が発生する。たとえば、膜厚３μｍのＧａＡｓ層の
表面には、面内で約２０００ｎｍ、高さで約２０ｎｍ程
度の凹凸が多数発生する。
【０００８】このような表面形状（モホロジ）は、微細
な半導体素子を形成する場合に問題を生じるものと考え
られる。このような問題を解決するために、従来から種
々の手法が検討されてきた。以下、関連する技術を簡単
に説明する。
な半導体素子を形成する場合に問題を生じるものと考え
られる。このような問題を解決するために、従来から種
々の手法が検討されてきた。以下、関連する技術を簡単
に説明する。
【０００９】［２段階成長法（２ ＳＴＥＰ ｇｒｏｗ
ｔｈ ｍｅｔｈｏｄ）］Ｓｉ基板上に単結晶ＧａＡｓ層
を２段階で成長する技術である。シリコン基板として
は、（１００）面から＜０１１＞方向に約３度傾斜した
表面を有する基板を用いる。このような表面を有するＳ
ｉ基板を、以下Ｓｉ傾斜基板と呼ぶ。
ｔｈ ｍｅｔｈｏｄ）］Ｓｉ基板上に単結晶ＧａＡｓ層
を２段階で成長する技術である。シリコン基板として
は、（１００）面から＜０１１＞方向に約３度傾斜した
表面を有する基板を用いる。このような表面を有するＳ
ｉ基板を、以下Ｓｉ傾斜基板と呼ぶ。
【００１０】まず、清浄なＳｉ表面を露出し、５００℃
程度の低温でＭＯＣＶＤによってアモルファスＧａＡｓ
層を成長する。その後、約６００℃程度に加熱し、低温
で成長したアモルファスＧａＡｓ層を結晶化し、単結晶
層にする。その後、得られた単結晶ＧａＡｓ層上に所望
の単結晶ＩＩＩ−Ｖ族化合物半導体層を成長する。
程度の低温でＭＯＣＶＤによってアモルファスＧａＡｓ
層を成長する。その後、約６００℃程度に加熱し、低温
で成長したアモルファスＧａＡｓ層を結晶化し、単結晶
層にする。その後、得られた単結晶ＧａＡｓ層上に所望
の単結晶ＩＩＩ−Ｖ族化合物半導体層を成長する。
【００１１】［結晶欠陥（転位密度）の低減］Ｓｉ基板
上に成長したＧａＡｓ結晶層の結晶欠陥を低減する方法
として、下記のような方法が知られている。
上に成長したＧａＡｓ結晶層の結晶欠陥を低減する方法
として、下記のような方法が知られている。
【００１２】（１）．ＧａＡｓ層の成長途中で、温度を
上昇あるいは降下して、熱膨張係数の差に起因してＧａ
Ａｓ層中に発生する熱応力による結晶欠陥（転位）を強
制的に曲げ、成長層の横方向に逃がす。
上昇あるいは降下して、熱膨張係数の差に起因してＧａ
Ａｓ層中に発生する熱応力による結晶欠陥（転位）を強
制的に曲げ、成長層の横方向に逃がす。
【００１３】（２）．ＧａＡｓ層の成長途中に、横方向
に歪を発生させるような格子定数の異なる材料層を挿入
する。たとえば、ＩｎＧａＡｓ層が用いられる。格子定
数の差に起因する歪により、発生する転位は強制的に成
長層の横方向に曲げられる。
に歪を発生させるような格子定数の異なる材料層を挿入
する。たとえば、ＩｎＧａＡｓ層が用いられる。格子定
数の差に起因する歪により、発生する転位は強制的に成
長層の横方向に曲げられる。
【００１４】［表面形状（モホロジ）の改善］シリコン
基板上に、シリコンとの間の結合エネルギが大きい材
料、たとえばＡｌＡｓ、ＡｌＰ、等の材料を最初の低温
バッファ層として成長する。このような材料がシリコン
表面上に存在すると、その後のＧａＡｓ等の化合物半導
体の成長において、表面に付着した原子の表面拡散が制
限され、島状結晶の成長が抑制される。
基板上に、シリコンとの間の結合エネルギが大きい材
料、たとえばＡｌＡｓ、ＡｌＰ、等の材料を最初の低温
バッファ層として成長する。このような材料がシリコン
表面上に存在すると、その後のＧａＡｓ等の化合物半導
体の成長において、表面に付着した原子の表面拡散が制
限され、島状結晶の成長が抑制される。
【００１５】また、選択成長や半導体結晶成長後に行な
うアニール等、様々な手法が検討されている。
うアニール等、様々な手法が検討されている。
【００１６】
【発明が解決しようとする課題】ところが、本発明者の
知る限りにおいて、表面形状（モホロジ）の良好なＧａ
Ａｓ／Ｓｉ基板の製造は極めて困難である。上述の２段
階成長法を用いた場合、１０ｎｍ〜２０ｎｍ程度の凹凸
が発生するのを阻止するのは極めて困難である。
知る限りにおいて、表面形状（モホロジ）の良好なＧａ
Ａｓ／Ｓｉ基板の製造は極めて困難である。上述の２段
階成長法を用いた場合、１０ｎｍ〜２０ｎｍ程度の凹凸
が発生するのを阻止するのは極めて困難である。
【００１７】本発明の目的は、表面形状（モホロジ）を
改善することのできるＳｉ基板上のＩＩＩ−Ｖ族化合物
半導体結晶の成長方法を提供することである。
改善することのできるＳｉ基板上のＩＩＩ−Ｖ族化合物
半導体結晶の成長方法を提供することである。
【００１８】
【課題を解決するための手段】本発明の化合物半導体結
晶の成長方法は、Ｓｉ基板上に第１の単結晶ＩＩＩ−Ｖ
族化合物半導体層を成長する第１成長工程と、前記第１
の単結晶ＩＩＩ−Ｖ族化合物半導体層を研磨して、研磨
表面を得る工程と、ＩＩＩ族原料として初期にはＩＩＩ
族原子にエチル基が結合した原料を少なくとも一部用
い、その後にはＩＩＩ族原子にメチル基が結合した原料
を一部用いて、前記研磨表面上に第２の単結晶ＩＩＩ−
Ｖ族化合物半導体層を有機金属気相成長法で成長する第
２成長工程とを含む。
晶の成長方法は、Ｓｉ基板上に第１の単結晶ＩＩＩ−Ｖ
族化合物半導体層を成長する第１成長工程と、前記第１
の単結晶ＩＩＩ−Ｖ族化合物半導体層を研磨して、研磨
表面を得る工程と、ＩＩＩ族原料として初期にはＩＩＩ
族原子にエチル基が結合した原料を少なくとも一部用
い、その後にはＩＩＩ族原子にメチル基が結合した原料
を一部用いて、前記研磨表面上に第２の単結晶ＩＩＩ−
Ｖ族化合物半導体層を有機金属気相成長法で成長する第
２成長工程とを含む。
【００１９】
【作用】Ｓｉ基板上に一旦ＩＩＩ−Ｖ族化合物半導体層
を成長し、この単結晶ＩＩＩ−Ｖ族化合物半導体層を研
磨して研磨表面を得れば、ある程度平坦な表面が得られ
る。
を成長し、この単結晶ＩＩＩ−Ｖ族化合物半導体層を研
磨して研磨表面を得れば、ある程度平坦な表面が得られ
る。
【００２０】しかしながら、研磨表面は研磨により結晶
学的には乱れた表面であり、多数の転位を含む。この転
位を含む研磨表面上に、まずＩＩＩ族原子にエチル基が
結合した原料を少なくとも一部用いて、単結晶ＩＩＩ−
Ｖ族化合物半導体層を成長すると、表面形状（モホロ
ジ）の優れた単結晶層が得られる。
学的には乱れた表面であり、多数の転位を含む。この転
位を含む研磨表面上に、まずＩＩＩ族原子にエチル基が
結合した原料を少なくとも一部用いて、単結晶ＩＩＩ−
Ｖ族化合物半導体層を成長すると、表面形状（モホロ
ジ）の優れた単結晶層が得られる。
【００２１】ＩＩＩ族原子にエチル基が結合した原料を
用いた有機金属気相成長法は、成長速度が遅く、反応炉
に堆積が生じやすい。したがって、厚い単結晶層をＩＩ
Ｉ族原子にエチル基が結合した原料のみを用いて成長す
ることは困難である。
用いた有機金属気相成長法は、成長速度が遅く、反応炉
に堆積が生じやすい。したがって、厚い単結晶層をＩＩ
Ｉ族原子にエチル基が結合した原料のみを用いて成長す
ることは困難である。
【００２２】しかしながら、ＩＩＩ族原子にメチル基が
結合した原料に切り換えるか、混合することにより、所
望の厚さの単結晶ＩＩＩ−Ｖ族化合物半導体層を良好な
モホロジで成長することが可能となる。
結合した原料に切り換えるか、混合することにより、所
望の厚さの単結晶ＩＩＩ−Ｖ族化合物半導体層を良好な
モホロジで成長することが可能となる。
【００２３】
【実施例】以下、本発明の実施例をその基礎となった実
験と共に説明する。図１は、研磨表面を有するＧａＡｓ
／Ｓｉ基板の作成を説明するための断面図である。ま
ず、＜０１１＞方向に約３度傾斜した（１００）面を有
するＳｉ傾斜基板を準備する。
験と共に説明する。図１は、研磨表面を有するＧａＡｓ
／Ｓｉ基板の作成を説明するための断面図である。ま
ず、＜０１１＞方向に約３度傾斜した（１００）面を有
するＳｉ傾斜基板を準備する。
【００２４】図１（Ａ）に示すように、Ｓｉ傾斜基板３
１を水素雰囲気中で約１０００℃に加熱する。Ｓｉ基板
３１表面のＳｉＯ2 層は、水素によって還元され、除去
される。
１を水素雰囲気中で約１０００℃に加熱する。Ｓｉ基板
３１表面のＳｉＯ2 層は、水素によって還元され、除去
される。
【００２５】図１（Ｂ）に概略的に示すように、ＳｉＯ
2 層を除去されたＳｉ基板表面は、２原子層の段差を有
する階段構造の表面となる。各段差が２原子層の高さを
有するため、この表面上にＧａＡｓを結晶成長した時、
段差部においても同一原子層が連続するようになる。
2 層を除去されたＳｉ基板表面は、２原子層の段差を有
する階段構造の表面となる。各段差が２原子層の高さを
有するため、この表面上にＧａＡｓを結晶成長した時、
段差部においても同一原子層が連続するようになる。
【００２６】次に、Ｓｉ基板３１を約５００℃程度に加
熱し、有機金属気相成長法（ＭＯＣＶＤ）によってＳｉ
傾斜基板３１の上に低温バッファＧａＡｓ層を成長す
る。この工程においては、まずＳｉ傾斜基板３１の上
に、図１（Ｃ）に示すように、アモルファスＧａＡｓの
島状領域３２が成長し、やがて図１（Ｄ）に示すよう
に、隣接するＧａＡｓ島状領域３２が合体してＳｉ傾斜
基板３１の表面を覆い尽くすアモルファスＧａＡｓ層３
３が成長する。
熱し、有機金属気相成長法（ＭＯＣＶＤ）によってＳｉ
傾斜基板３１の上に低温バッファＧａＡｓ層を成長す
る。この工程においては、まずＳｉ傾斜基板３１の上
に、図１（Ｃ）に示すように、アモルファスＧａＡｓの
島状領域３２が成長し、やがて図１（Ｄ）に示すよう
に、隣接するＧａＡｓ島状領域３２が合体してＳｉ傾斜
基板３１の表面を覆い尽くすアモルファスＧａＡｓ層３
３が成長する。
【００２７】一旦、ＧａＡｓ層の成長を中断し、６００
℃程度の通常の成長温度までＳｉ傾斜基板３１を昇温す
る。この昇温工程によって、低温ＧａＡｓバッファ層３
３は結晶化し、図１（Ｅ）に示すような第１ＧａＡｓ単
結晶バッファ層３４を形成する。
℃程度の通常の成長温度までＳｉ傾斜基板３１を昇温す
る。この昇温工程によって、低温ＧａＡｓバッファ層３
３は結晶化し、図１（Ｅ）に示すような第１ＧａＡｓ単
結晶バッファ層３４を形成する。
【００２８】その後、図１（Ｆ）に示すように、第１Ｇ
ａＡｓバッファ層３４の上に、第２ＧａＡｓバッファ層
３５をＭＯＣＶＤによりエピタキシに成長する。この工
程までが、従来より知られた２段階成長法である。
ａＡｓバッファ層３４の上に、第２ＧａＡｓバッファ層
３５をＭＯＣＶＤによりエピタキシに成長する。この工
程までが、従来より知られた２段階成長法である。
【００２９】次に、図１（Ｇ）に示すように、ＧａＡｓ
第２バッファ層３５の表面を次亜塩素酸ソーダの水溶液
を塗布しながら、バフ研磨を行なうことにより、平坦な
研磨表面３６を形成する。このような工程により、外見
上は平坦な表面を有する単結晶ＧａＡｓ層が得られる。
第２バッファ層３５の表面を次亜塩素酸ソーダの水溶液
を塗布しながら、バフ研磨を行なうことにより、平坦な
研磨表面３６を形成する。このような工程により、外見
上は平坦な表面を有する単結晶ＧａＡｓ層が得られる。
【００３０】本発明者は、このようにして作成した研磨
表面を有するＧａＡｓ／Ｓｉ基板上に、どのようにすれ
ばモホロジに優れたエピタキシ層が成長できるかを原料
ガスを変えて調べた。実験の結果、成長に用いる原料ガ
スによって再成長結晶の表面モホロジが大きく変化する
ことを見い出した。
表面を有するＧａＡｓ／Ｓｉ基板上に、どのようにすれ
ばモホロジに優れたエピタキシ層が成長できるかを原料
ガスを変えて調べた。実験の結果、成長に用いる原料ガ
スによって再成長結晶の表面モホロジが大きく変化する
ことを見い出した。
【００３１】ここで、行なった実験内容と結果を説明す
る。まず、研磨表面を有するＧａＡｓ／Ｓｉ基板とし
て、膜厚約１μｍのＧａＡｓ層を有するものを準備し
た。研磨表面上に、成長圧力約７６Ｔｏｒｒで膜厚０．
６〜０．７μｍのＧａＡｓ層を以下の原料を用いて成長
した。再成長層の膜厚を０．６〜０．７μｍに設定した
のは、高電子移動度トランジスタ（ＨＥＭＴ）用結晶の
標準的膜厚に揃えるためである。
る。まず、研磨表面を有するＧａＡｓ／Ｓｉ基板とし
て、膜厚約１μｍのＧａＡｓ層を有するものを準備し
た。研磨表面上に、成長圧力約７６Ｔｏｒｒで膜厚０．
６〜０．７μｍのＧａＡｓ層を以下の原料を用いて成長
した。再成長層の膜厚を０．６〜０．７μｍに設定した
のは、高電子移動度トランジスタ（ＨＥＭＴ）用結晶の
標準的膜厚に揃えるためである。
【００３２】（１）．トリメチルガリウム（ＴＭＧａ） （２）．トリエチルガリウム（ＴＥＧａ） （３）．初めの５０ｎｍをＴＥＧａ、後の０．６５μｍ
をＴＭＧａ （４）．ＴＭＧａとＴＥＧａの混合ガス（流量比は、Ｔ
ＭＧａ／ＴＥＧａ＝０．７／０．３） まず、条件（１）と（２）については、成長温度を６０
０〜７２０℃に変化させ、成長速度は８〜１０Å／ｓと
なるように流量を設定した。ＩＩＩ族とＶ族の流量比
（Ｖ／ＩＩＩ比）は約２０とした。なお、条件（１）に
ついては、Ｖ／ＩＩＩ比を１０から５０まで変化させる
実験も行なった。さらに、条件（１）については、成長
圧力を７６０Ｔｏｒｒにする成長も行なった。
をＴＭＧａ （４）．ＴＭＧａとＴＥＧａの混合ガス（流量比は、Ｔ
ＭＧａ／ＴＥＧａ＝０．７／０．３） まず、条件（１）と（２）については、成長温度を６０
０〜７２０℃に変化させ、成長速度は８〜１０Å／ｓと
なるように流量を設定した。ＩＩＩ族とＶ族の流量比
（Ｖ／ＩＩＩ比）は約２０とした。なお、条件（１）に
ついては、Ｖ／ＩＩＩ比を１０から５０まで変化させる
実験も行なった。さらに、条件（１）については、成長
圧力を７６０Ｔｏｒｒにする成長も行なった。
【００３３】図３は、条件（１）と（２）の実験におい
て得られた表面粗さの成長温度依存性を示すグラフであ
る。ＧａソースとしてＴＭＧａを用いた成長において
は、成長温度約６３０℃では表面粗さが３０ｎｍ近くも
あり、成長温度を高くするにつれて表面粗さは減少する
が、成長温度約７２０℃においても表面粗さは約６．５
ｎｍあった。
て得られた表面粗さの成長温度依存性を示すグラフであ
る。ＧａソースとしてＴＭＧａを用いた成長において
は、成長温度約６３０℃では表面粗さが３０ｎｍ近くも
あり、成長温度を高くするにつれて表面粗さは減少する
が、成長温度約７２０℃においても表面粗さは約６．５
ｎｍあった。
【００３４】これに対して、ＧａソースとしてＴＥＧａ
を用いた成長においては、成長温度約６３０℃におい
て、表面粗さは約３．８ｎｍであり、成長温度約７２０
℃においては表面粗さは約２．６ｎｍとなった。これら
の実験結果からＧａソースとしてＴＥＧａを用いると、
表面粗さが減少すると共に、成長温度依存性が小さくな
ることが判った。
を用いた成長においては、成長温度約６３０℃におい
て、表面粗さは約３．８ｎｍであり、成長温度約７２０
℃においては表面粗さは約２．６ｎｍとなった。これら
の実験結果からＧａソースとしてＴＥＧａを用いると、
表面粗さが減少すると共に、成長温度依存性が小さくな
ることが判った。
【００３５】分解温度が約６８０℃であるＴＭＧａのよ
うに、ＩＩＩ族原子にメチル基がついたものは原料の分
解温度が高く、基板表面にＧａ（ＣＨ3 ）3 の形で到達
し、ＧａＡｓ層表面を拡散中にＧａとメチル基に分解
し、結晶成長するものと考えられている。
うに、ＩＩＩ族原子にメチル基がついたものは原料の分
解温度が高く、基板表面にＧａ（ＣＨ3 ）3 の形で到達
し、ＧａＡｓ層表面を拡散中にＧａとメチル基に分解
し、結晶成長するものと考えられている。
【００３６】一方、分解温度が約５００℃であるＴＥＧ
ａのように、ＩＩＩ族原子にエチル基がついたものは、
ＩＩＩ族原子とエチル基の結合が弱いために、約５００
℃で完全に分解し、ＧａＡｓ表面にはＧａ原子の形で到
達する。
ａのように、ＩＩＩ族原子にエチル基がついたものは、
ＩＩＩ族原子とエチル基の結合が弱いために、約５００
℃で完全に分解し、ＧａＡｓ表面にはＧａ原子の形で到
達する。
【００３７】図３の実験結果から、ＧａＡｓ表面にはＧ
ａ原子の形で到達する方が表面モホロジの改善に有効で
あるとも考えられる。そこで、Ｇａ原子をＧａソースと
する分子線エピタキシ（ＭＢＥ）法の成長も行なった。
ａ原子の形で到達する方が表面モホロジの改善に有効で
あるとも考えられる。そこで、Ｇａ原子をＧａソースと
する分子線エピタキシ（ＭＢＥ）法の成長も行なった。
【００３８】もし、ＧａＡｓ表面にＧａが原子の状態で
到達することにより、表面モホロジが改善されるのであ
れば、ＭＢＥ法の成長によって、表面モホロジの優れた
エピタキシャル層が得られることになる。
到達することにより、表面モホロジが改善されるのであ
れば、ＭＢＥ法の成長によって、表面モホロジの優れた
エピタキシャル層が得られることになる。
【００３９】研磨表面を有するＧａＡｓ／Ｓｉ基板上
に、成長温度６５０℃でＧａＡｓ層を０．６μｍ成長し
たところ、図４（Ａ）の結晶構造を示す写真に示すよう
な極めて凹凸の大きい表面が得られた。なお、図４
（Ａ）下部に測定した結晶面高さの分布例を示す。表面
粗さは高さで約５０ｎｍ近くもあり、表面モホロジはか
えって悪くなっている。
に、成長温度６５０℃でＧａＡｓ層を０．６μｍ成長し
たところ、図４（Ａ）の結晶構造を示す写真に示すよう
な極めて凹凸の大きい表面が得られた。なお、図４
（Ａ）下部に測定した結晶面高さの分布例を示す。表面
粗さは高さで約５０ｎｍ近くもあり、表面モホロジはか
えって悪くなっている。
【００４０】したがって、単にＧａ原子を拡散種にする
だけでは表面荒れは小さくならず、ＭＯＣＶＤで用いた
Ｖ族原料であるＡｓＨ3 と、ＭＢＥ法で用いたＶ族原料
であるＡｓのようなＶ族元素の原料の差も何らかの形で
表面粗さ（あるいは平坦性）に寄与していることが読み
取れる。
だけでは表面荒れは小さくならず、ＭＯＣＶＤで用いた
Ｖ族原料であるＡｓＨ3 と、ＭＢＥ法で用いたＶ族原料
であるＡｓのようなＶ族元素の原料の差も何らかの形で
表面粗さ（あるいは平坦性）に寄与していることが読み
取れる。
【００４１】条件（１）にしたがい、ＧａＡｓソースと
してＴＭＧａを用いたＭＯＣＶＤによって成長したＧａ
Ａｓ層は、図４（Ｂ）の結晶構造を示す写真に示すよう
な表面を有する。このように、ＧａソースとしてＴＭＧ
ａを用いると、成長層表面に深いピットが生じる。
してＴＭＧａを用いたＭＯＣＶＤによって成長したＧａ
Ａｓ層は、図４（Ｂ）の結晶構造を示す写真に示すよう
な表面を有する。このように、ＧａソースとしてＴＭＧ
ａを用いると、成長層表面に深いピットが生じる。
【００４２】また、条件（１）について行なった常圧と
低圧（７６Ｔｏｒｒ）の実験結果から、低圧の場合は、
図４（Ｂ）に示すようなピット状の表面荒れが発生し、
常圧の場合は逆に隆起状の表面荒れが発生することも判
明した。この結果から、成長圧力は基板表面での分解種
に影響を与えることが示唆されている。
低圧（７６Ｔｏｒｒ）の実験結果から、低圧の場合は、
図４（Ｂ）に示すようなピット状の表面荒れが発生し、
常圧の場合は逆に隆起状の表面荒れが発生することも判
明した。この結果から、成長圧力は基板表面での分解種
に影響を与えることが示唆されている。
【００４３】これらの現象の詳細については、今のとこ
ろ不明であるが、上述の実験から減圧ＭＯＣＶＤによ
り、ＧａソースとしてＴＥＧａを用いると、表面荒れが
抑制されることが判明した。なお、その他の成長条件、
Ｖ−ＩＩＩ比、成長速度については明確な依存性は見い
出せなかった。
ろ不明であるが、上述の実験から減圧ＭＯＣＶＤによ
り、ＧａソースとしてＴＥＧａを用いると、表面荒れが
抑制されることが判明した。なお、その他の成長条件、
Ｖ−ＩＩＩ比、成長速度については明確な依存性は見い
出せなかった。
【００４４】ところが、この実験結果に基づき、研磨表
面上のＩＩＩ−Ｖ族化合物半導体結晶を、ＩＩＩ族元素
にエチル基が結合した原料を用いて成長しようとする
と、以下のような問題が生じる。
面上のＩＩＩ−Ｖ族化合物半導体結晶を、ＩＩＩ族元素
にエチル基が結合した原料を用いて成長しようとする
と、以下のような問題が生じる。
【００４５】（ａ）．一般に、エチル系原料は蒸気圧が
低い。このため、モル流量が大きく取れず、成長速度は
１〜２Å／ｓ程度となってしまう。したがって、膜厚の
大きい層を成長するためには、成長時間がかかり、スル
ープットが低下する。
低い。このため、モル流量が大きく取れず、成長速度は
１〜２Å／ｓ程度となってしまう。したがって、膜厚の
大きい層を成長するためには、成長時間がかかり、スル
ープットが低下する。
【００４６】（ｂ）．また、エチル系原料は上述のよう
に分解し易く、反応炉の壁面にも分解物が付着し易い。
大量生産においては、図５に示すようなバレル型反応炉
を用いることが多い。このような装置において、分解の
ため原料ガス導入口付近に多量の分解物が付着すると、
その剥がれが生じた時には成長層内に多数の表面欠陥が
生じる。
に分解し易く、反応炉の壁面にも分解物が付着し易い。
大量生産においては、図５に示すようなバレル型反応炉
を用いることが多い。このような装置において、分解の
ため原料ガス導入口付近に多量の分解物が付着すると、
その剥がれが生じた時には成長層内に多数の表面欠陥が
生じる。
【００４７】図５においては、サセプタ４１は、中心軸
の回りに複数の傾斜面を有するサセプタ４１の傾斜面上
に、複数の基板４２が設置される。このサセプタ４１上
方に、原料ガス導入口４４が設けられており、サセプタ
４１を回転させながら原料ガス導入口４４より原料ガス
を導入し、結晶成長を行なう。
の回りに複数の傾斜面を有するサセプタ４１の傾斜面上
に、複数の基板４２が設置される。このサセプタ４１上
方に、原料ガス導入口４４が設けられており、サセプタ
４１を回転させながら原料ガス導入口４４より原料ガス
を導入し、結晶成長を行なう。
【００４８】ＴＥＧａのような分解し易い原料ガスを用
いると、原料ガス導入口４４近傍の反応炉壁表面にも付
着物４６が堆積する。この堆積物が厚くなり、壁面から
剥がれると、多量のゴミが落下し、成長層内に結晶欠陥
を発生させる。
いると、原料ガス導入口４４近傍の反応炉壁表面にも付
着物４６が堆積する。この堆積物が厚くなり、壁面から
剥がれると、多量のゴミが落下し、成長層内に結晶欠陥
を発生させる。
【００４９】このため、再成長層のＧａ原料として全て
ＴＥＧａを用いることは実用上、不可能である。そこ
で、本発明者は、成長の初期においては、少なくとも部
分的にＴＥＧａを用い、どのような表面モホロジが得ら
れるかを調べた。これが条件（３）および（４）であ
る。
ＴＥＧａを用いることは実用上、不可能である。そこ
で、本発明者は、成長の初期においては、少なくとも部
分的にＴＥＧａを用い、どのような表面モホロジが得ら
れるかを調べた。これが条件（３）および（４）であ
る。
【００５０】図２を参照して、条件（３）および（４）
を概略的に説明する。図２（Ａ）、（Ｂ）は、条件
（３）を示す。図２（Ａ）に示すように、まずＧａソー
スとしてＴＥＧａを用い、Ｖ族原料してＡｓＨ3 を用い
て減圧ＭＯＣＶＤ法によりＧａＡｓ層３７を成長する。
を概略的に説明する。図２（Ａ）、（Ｂ）は、条件
（３）を示す。図２（Ａ）に示すように、まずＧａソー
スとしてＴＥＧａを用い、Ｖ族原料してＡｓＨ3 を用い
て減圧ＭＯＣＶＤ法によりＧａＡｓ層３７を成長する。
【００５１】ある程度の厚さのＧａＡｓ層が成長した
後、図２（Ｂ）に示すように、ＧａソースをＴＭＧａに
切り換え、Ｖ族元素としてはＡｓＨ3 を用いて、さらに
減圧ＭＯＣＶＤ法により、ＧａＡｓ層３８を成長する。
後、図２（Ｂ）に示すように、ＧａソースをＴＭＧａに
切り換え、Ｖ族元素としてはＡｓＨ3 を用いて、さらに
減圧ＭＯＣＶＤ法により、ＧａＡｓ層３８を成長する。
【００５２】すなわち、条件（３）においては、ＴＥＧ
ａを用いてまず５０ｎｍのＧａＡｓ層を成長し、次にＴ
ＭＧａに原料ガスを切り換え、さらに０．６５μｍのＧ
ａＡｓ層３８を成長する。
ａを用いてまず５０ｎｍのＧａＡｓ層を成長し、次にＴ
ＭＧａに原料ガスを切り換え、さらに０．６５μｍのＧ
ａＡｓ層３８を成長する。
【００５３】図２（Ｃ）は、条件（４）を説明する。Ｇ
ａソースとしてＴＭＧａとＴＥＧａの両方を用い、Ｖ族
原料としてはＡｓＨ3 を用いて減圧ＭＯＣＶＤ法によ
り、ＧａＡｓ層３９を約０．６μｍ成長する。
ａソースとしてＴＭＧａとＴＥＧａの両方を用い、Ｖ族
原料としてはＡｓＨ3 を用いて減圧ＭＯＣＶＤ法によ
り、ＧａＡｓ層３９を約０．６μｍ成長する。
【００５４】図６（Ａ）は、条件（３）で得られた成長
層表面の結晶構造を表す顕微鏡写真を示す。図から明ら
かなように、図４（Ｂ）で見られたような深いピットは
完全に消滅し、滑らかな表面が得られている。
層表面の結晶構造を表す顕微鏡写真を示す。図から明ら
かなように、図４（Ｂ）で見られたような深いピットは
完全に消滅し、滑らかな表面が得られている。
【００５５】ピット消滅原因を検討するため、成長結晶
の透過電子線顕微鏡測定を行ない、転位の形態を比較し
たが、原料ガスとしてＴＭＧａとＴＥＧａを用いた場合
について有意義な差は見られなかった。
の透過電子線顕微鏡測定を行ない、転位の形態を比較し
たが、原料ガスとしてＴＭＧａとＴＥＧａを用いた場合
について有意義な差は見られなかった。
【００５６】したがって、ＴＥＧａを用いた結晶成長に
よって、転位を減らす作用はないものと考えられる。し
かしながら、成長表面における顕著な差から転位に付随
する結晶の乱れをＴＥＧａによる成長によって埋め込む
ことができるのではないかと考えられる。
よって、転位を減らす作用はないものと考えられる。し
かしながら、成長表面における顕著な差から転位に付随
する結晶の乱れをＴＥＧａによる成長によって埋め込む
ことができるのではないかと考えられる。
【００５７】現在のところ、具体的メカニズムは不明で
あるが、薄い層であっても一旦エチル系原料で結晶層を
成長すれば、その後、その上にメチル系原料を用いて成
長を行なっても表面の粗さが抑制できることが判明し
た。
あるが、薄い層であっても一旦エチル系原料で結晶層を
成長すれば、その後、その上にメチル系原料を用いて成
長を行なっても表面の粗さが抑制できることが判明し
た。
【００５８】また、純エチル系原料を用いる代わりに、
エチル系原料メチル系原料を混合した場合に、どのよう
な表面が得られるかを確認するために行なった条件
（４）の実験の結果は、図６（Ａ）とほとんど変わらな
い表面を発生した。
エチル系原料メチル系原料を混合した場合に、どのよう
な表面が得られるかを確認するために行なった条件
（４）の実験の結果は、図６（Ａ）とほとんど変わらな
い表面を発生した。
【００５９】エチル系原料からメチル系原料に切り換え
る場合、初期にエチル系原料で成長すべき層の最小膜厚
については未だ実験的裏付けを得ていないが、その他の
状況の考察から約１０ｎｍ以上あればよいものと思われ
る。
る場合、初期にエチル系原料で成長すべき層の最小膜厚
については未だ実験的裏付けを得ていないが、その他の
状況の考察から約１０ｎｍ以上あればよいものと思われ
る。
【００６０】このＴＥＧａで成長する膜厚は、あまり厚
くすると、上述した大量生産における弊害を発生するた
め、約１００ｎｍ以下とすることが好ましいと考えられ
る。また、エチル系原料とメチル系原料を混合する場合
は、エチル系原料を約０．３とした場合、純エチル系原
料を用いた場合とほとんど変わらない結果が得られたこ
とより、エチル系原料が約０．１以上あればよいものと
考察される。
くすると、上述した大量生産における弊害を発生するた
め、約１００ｎｍ以下とすることが好ましいと考えられ
る。また、エチル系原料とメチル系原料を混合する場合
は、エチル系原料を約０．３とした場合、純エチル系原
料を用いた場合とほとんど変わらない結果が得られたこ
とより、エチル系原料が約０．１以上あればよいものと
考察される。
【００６１】さらに、転位密度を低減するのに効果があ
るＩｎドープの結晶層を成長した。結晶成長初期には、
約５０ｎｍのＧａＡｓ層をＧａソースとしてＴＥＧａを
用いて成長した。
るＩｎドープの結晶層を成長した。結晶成長初期には、
約５０ｎｍのＧａＡｓ層をＧａソースとしてＴＥＧａを
用いて成長した。
【００６２】続いて、約４００ｎｍのＡｌＩｎＧａＡｓ
層をＩＩＩ族原料としてＴＭＡｌ、ＴＥＧａ、ＴＥＩｎ
を用い、Ｉｎの濃度を約１Ｅ２０ｃｍ-3となるようにし
て、成長温度約６５０℃、成長圧力約７６Ｔｏｒｒで成
長した。
層をＩＩＩ族原料としてＴＭＡｌ、ＴＥＧａ、ＴＥＩｎ
を用い、Ｉｎの濃度を約１Ｅ２０ｃｍ-3となるようにし
て、成長温度約６５０℃、成長圧力約７６Ｔｏｒｒで成
長した。
【００６３】その結果、得られた表面の結晶構造の写真
を、図６（Ｂ）に示す。インジウムドープにより表面モ
ホロジが減少し、表面粗さは約２ｎｍ程度まで減少し
た。インジウムを添加すると、表面モホロジが改善でき
る他、移動度も高めることができる。ただし、禁止帯幅
は若干減少する。
を、図６（Ｂ）に示す。インジウムドープにより表面モ
ホロジが減少し、表面粗さは約２ｎｍ程度まで減少し
た。インジウムを添加すると、表面モホロジが改善でき
る他、移動度も高めることができる。ただし、禁止帯幅
は若干減少する。
【００６４】以上に説明したような結晶成長法を用い、
ＩＩＩ−Ｖ族化合物半導体装置を成長する場合を以下に
簡単に説明する。図７は、シリコン基板上に形成したＩ
ＩＩ−Ｖ族化合物半導体のＨＥＭＴの構成を概略的に示
す。研磨表面を有するＧａＡｓ／Ｓｉ基板の上に、ＭＯ
ＣＶＤ法により成長温度約６５０℃、成長圧力約７６Ｔ
ｏｒｒで積層構造を成長し、ＨＥＭＴ装置を作成した。
ＩＩＩ−Ｖ族化合物半導体装置を成長する場合を以下に
簡単に説明する。図７は、シリコン基板上に形成したＩ
ＩＩ−Ｖ族化合物半導体のＨＥＭＴの構成を概略的に示
す。研磨表面を有するＧａＡｓ／Ｓｉ基板の上に、ＭＯ
ＣＶＤ法により成長温度約６５０℃、成長圧力約７６Ｔ
ｏｒｒで積層構造を成長し、ＨＥＭＴ装置を作成した。
【００６５】図７に示すように、Ｓｉ基板１の表面に、
ＧａＡｓ層を２段階成長法により成長し、その後研磨を
行なって研磨表面を有する厚さ約２μｍのＧａＡｓバッ
ファ層２を有するＧａＡｓ／Ｓｉ基板を準備する。この
ＧａＡｓ／Ｓｉ基板の研磨表面上に、まずＧａソースと
してＴＥＧａを用いて厚さ約５０ｎｍのＧａＡｓバッフ
ァ層３ａを成長する。
ＧａＡｓ層を２段階成長法により成長し、その後研磨を
行なって研磨表面を有する厚さ約２μｍのＧａＡｓバッ
ファ層２を有するＧａＡｓ／Ｓｉ基板を準備する。この
ＧａＡｓ／Ｓｉ基板の研磨表面上に、まずＧａソースと
してＴＥＧａを用いて厚さ約５０ｎｍのＧａＡｓバッフ
ァ層３ａを成長する。
【００６６】続いて、ＧａソースをＴＭＧａに切り換
え、ＩＩＩ族原料としてさらにトリメチルアルミニウム
（ＴＭＡｌ）を用い、厚さ約４００ｎｍのＡｌＧａＡｓ
バッファ層３ｂを成長する。
え、ＩＩＩ族原料としてさらにトリメチルアルミニウム
（ＴＭＡｌ）を用い、厚さ約４００ｎｍのＡｌＧａＡｓ
バッファ層３ｂを成長する。
【００６７】この上に、ＧａソースとしてＴＭＧａを用
い、厚さ約２００ｎｍのｉ型ＧａＡｓ電子走行層４を成
長する。ＧａソースとしてＴＭＧａを用いることによ
り、成長速度を高めることができる。成長速度を一定と
すれば、原料ガスの流量を低減することができる。
い、厚さ約２００ｎｍのｉ型ＧａＡｓ電子走行層４を成
長する。ＧａソースとしてＴＭＧａを用いることによ
り、成長速度を高めることができる。成長速度を一定と
すれば、原料ガスの流量を低減することができる。
【００６８】電子走行層４の上に、ＧａＡｓソースとし
てＴＥＧａを用い、ＡｌソースとしてＴＥＡｌまたはＴ
ＭＡｌを用いて厚さ約１ｎｍのｉ型ＡｌＧａＡｓスペー
サ層５を成長し、続いてＧａソースとしてＴＥＧａ、Ａ
ｌとしてＴＭＡｌを用い、ｎ型不純物源としてＳｉ2 Ｈ
6 を用いてＳｉドープのｎ型ＡｌＧａＡｓ層６を厚さ約
３８ｎｍ成長する。
てＴＥＧａを用い、ＡｌソースとしてＴＥＡｌまたはＴ
ＭＡｌを用いて厚さ約１ｎｍのｉ型ＡｌＧａＡｓスペー
サ層５を成長し、続いてＧａソースとしてＴＥＧａ、Ａ
ｌとしてＴＭＡｌを用い、ｎ型不純物源としてＳｉ2 Ｈ
6 を用いてＳｉドープのｎ型ＡｌＧａＡｓ層６を厚さ約
３８ｎｍ成長する。
【００６９】なお、ここで、ＧａソースとしてＴＥＧａ
を用いたのは、ＴＭＧａと較べ、ＴＥＧａを用いた場合
には成長速度が遅くなり、薄い膜厚を精度良くコントロ
ールすることが容易になるためである。
を用いたのは、ＴＭＧａと較べ、ＴＥＧａを用いた場合
には成長速度が遅くなり、薄い膜厚を精度良くコントロ
ールすることが容易になるためである。
【００７０】その後、さらに、ＧａＡｓソースとしてＴ
ＭＧａを用い、不純物源としてＳｉ2 Ｈ6 を用いてＳｉ
ドープのｎ型ＧａＡｓキャップ層７を厚さ約５０ｎｍ成
長する。
ＭＧａを用い、不純物源としてＳｉ2 Ｈ6 を用いてＳｉ
ドープのｎ型ＧａＡｓキャップ層７を厚さ約５０ｎｍ成
長する。
【００７１】このような成長方法によって得られた表面
の粗さを、原子間力顕微鏡で測定したところ、表面粗さ
は高さ方向で約４ｎｍであった。この値は、研磨と再成
長を行なわない従来の連続成長の場合に較べ、約１／５
の値であった。なお、成長時間は全ての層をエチル系原
料を用いて成長した場合と較べ、約半分になった。
の粗さを、原子間力顕微鏡で測定したところ、表面粗さ
は高さ方向で約４ｎｍであった。この値は、研磨と再成
長を行なわない従来の連続成長の場合に較べ、約１／５
の値であった。なお、成長時間は全ての層をエチル系原
料を用いて成長した場合と較べ、約半分になった。
【００７２】その後、キャップ層７を選択的に除去して
ゲート電極８を形成し、ゲート電極８の両側のキャップ
層７表面上にソース電極９、ドレイン電極１０を形成す
る。なお、ｎ型層６、７の不純物濃度は、たとえば約
１．５×１０18ｃｍ-3程度とする。
ゲート電極８を形成し、ゲート電極８の両側のキャップ
層７表面上にソース電極９、ドレイン電極１０を形成す
る。なお、ｎ型層６、７の不純物濃度は、たとえば約
１．５×１０18ｃｍ-3程度とする。
【００７３】図８は、エンハンスメント（Ｅ）モードＨ
ＥＭＴと、デプレッション（Ｄ）モードＨＥＭＴとを集
積化したＩＩＩ−Ｖ族化合物半導体装置の構成を示す。
図７に示す構成のキャップ層７の上に、さらにＩｎをド
ープしたｎ型Ａｌ0.28Ｇａ0.72Ａｓ：Ｉｎエッチングス
トッパ層１９およびｎ型ＧａＡｓ第２キャップ層２０が
形成されている。
ＥＭＴと、デプレッション（Ｄ）モードＨＥＭＴとを集
積化したＩＩＩ−Ｖ族化合物半導体装置の構成を示す。
図７に示す構成のキャップ層７の上に、さらにＩｎをド
ープしたｎ型Ａｌ0.28Ｇａ0.72Ａｓ：Ｉｎエッチングス
トッパ層１９およびｎ型ＧａＡｓ第２キャップ層２０が
形成されている。
【００７４】異なるレベルの選択エッチングを行ない、
電子供給層６の上に、Ｅモードゲート電極２３、キャッ
プ層７の上にＤモードゲート電極２４を形成している。
これらのゲート電極を挟んでソース電極、ドレイン電極
を形成すれば、ＥモードＨＥＭＴおよびＤモードＨＥＭ
Ｔが得られる。
電子供給層６の上に、Ｅモードゲート電極２３、キャッ
プ層７の上にＤモードゲート電極２４を形成している。
これらのゲート電極を挟んでソース電極、ドレイン電極
を形成すれば、ＥモードＨＥＭＴおよびＤモードＨＥＭ
Ｔが得られる。
【００７５】なお、このようにして形成されたＨＥＭＴ
構造におけるシート電子濃度と移動度の測定例を以下に
説明する。なお、比較のため、ＧａＡｓ基板上にＨＥＭ
Ｔ構造を形成した場合と、Ｓｉ基板上にＧａＡｓ層を形
成し、研磨なしにＨＥＭＴ構造を形成した場合の測定も
合わせて行なった。なお、成長温度は全て６５０℃、成
長圧力は７６Ｔｏｒｒであった。
構造におけるシート電子濃度と移動度の測定例を以下に
説明する。なお、比較のため、ＧａＡｓ基板上にＨＥＭ
Ｔ構造を形成した場合と、Ｓｉ基板上にＧａＡｓ層を形
成し、研磨なしにＨＥＭＴ構造を形成した場合の測定も
合わせて行なった。なお、成長温度は全て６５０℃、成
長圧力は７６Ｔｏｒｒであった。
【００７６】
【表１】 この結果から判るように、エチル・メチル混合原料を用
いると、エチル系原料のみを用いた場合と較べ、やや移
動度が減るが、インジウムをドープすることによってＧ
ａＡｓ基板上に成長したものとかなり近い移動度が得ら
れた。また、ＧａＡｓ／Ｓｉ基板上の電子走行層の移動
度としては、研磨なしの場合と較べ、著しく改善された
値が得られている。
いると、エチル系原料のみを用いた場合と較べ、やや移
動度が減るが、インジウムをドープすることによってＧ
ａＡｓ基板上に成長したものとかなり近い移動度が得ら
れた。また、ＧａＡｓ／Ｓｉ基板上の電子走行層の移動
度としては、研磨なしの場合と較べ、著しく改善された
値が得られている。
【００７７】なお、限られた実施例に沿って本発明を説
明したが、本発明はこれらに制限されるものではない。
たとえば、Ｓｉ基板上に成長する第１のバッファ層とし
て、ＧａＡｓの代わりにＡｌＡｓを用いることもでき
る。この場合、エチル系原料してはトリエチルアルミニ
ウム（ＴＥＡｌ）を用いることができる。
明したが、本発明はこれらに制限されるものではない。
たとえば、Ｓｉ基板上に成長する第１のバッファ層とし
て、ＧａＡｓの代わりにＡｌＡｓを用いることもでき
る。この場合、エチル系原料してはトリエチルアルミニ
ウム（ＴＥＡｌ）を用いることができる。
【００７８】成長温度は、約４５０〜７５０℃の範囲で
任意に選択することができる。また、成長圧力は数Ｔｏ
ｒｒから約５００Ｔｏｒｒの間で任意に選択することが
できるが、その内でも１００〜５０Ｔｏｒｒの間が最も
好適である。
任意に選択することができる。また、成長圧力は数Ｔｏ
ｒｒから約５００Ｔｏｒｒの間で任意に選択することが
できるが、その内でも１００〜５０Ｔｏｒｒの間が最も
好適である。
【００７９】つまり、基板表面に到達する原料の速度を
得るためには、１００Ｔｏｒｒ以下の圧力が好ましいの
であるが、５０Ｔｏｒｒ以下の圧力では成長膜中にカー
ボンが取り込まれ易い傾向にあるのである。
得るためには、１００Ｔｏｒｒ以下の圧力が好ましいの
であるが、５０Ｔｏｒｒ以下の圧力では成長膜中にカー
ボンが取り込まれ易い傾向にあるのである。
【００８０】ＨＥＭＴの他、ヘテロ構造を有する種々の
化合物半導体装置を製造することができる。たとえば、
横方向に電流を流す種々の電界効果型トランジスタや縦
方向に電流を流すヘテロバイポーラトランジスタ（ＨＢ
Ｔ）等を製造することができる。
化合物半導体装置を製造することができる。たとえば、
横方向に電流を流す種々の電界効果型トランジスタや縦
方向に電流を流すヘテロバイポーラトランジスタ（ＨＢ
Ｔ）等を製造することができる。
【００８１】その他、種々の変更、改良、組み合わせ等
が可能なことは当業者に自明であろう。
が可能なことは当業者に自明であろう。
【００８２】
【発明の効果】以上説明したように、本発明によれば、
表面モホロジが優れたＳｉ基板上のＩＩＩ−Ｖ族化合物
半導体結晶を得ることのできる成長方法が提供される。
表面モホロジが優れたＳｉ基板上のＩＩＩ−Ｖ族化合物
半導体結晶を得ることのできる成長方法が提供される。
【図１】研磨表面を有するＧａＡｓ／Ｓｉ基板の作成を
説明するための概略断面図である。
説明するための概略断面図である。
【図２】研磨表面を有するＧａＡｓ／Ｓｉ基板上にＩＩ
Ｉ−Ｖ族化合物半導体層を成長する結晶成長方法を説明
するための断面図である。
Ｉ−Ｖ族化合物半導体層を成長する結晶成長方法を説明
するための断面図である。
【図３】ＩＩＩ族原料ガスとしてＴＭＧａとＴＥＧａを
用いた時の成長温度に対する表面粗さの関係を示すグラ
フである。
用いた時の成長温度に対する表面粗さの関係を示すグラ
フである。
【図４】ＭＢＥとＴＭＧａのＭＯＣＶＤによって結晶を
成長した時の結晶構造を示す顕微鏡写真である。
成長した時の結晶構造を示す顕微鏡写真である。
【図５】バレル型成長炉を示す概略斜視図である。
【図６】本発明の実施例によって成長した結晶層の結晶
構造を示す顕微鏡写真である。
構造を示す顕微鏡写真である。
【図７】ＨＥＭＴの構造を示す概略断面図である。
【図８】Ｅモード／ＤモードＨＥＭＴの構造を概略的に
示す断面図である。
示す断面図である。
１ Ｓｉ基板 ２ ＧａＡｓバッファ層 ３ａ ＧａＡｓバッファ層 ３ｂ ＡｌＧａＡｓバッファ層 ４ ｉ−ＧａＡｓ電子走行層 ５ ｉ−Ａｌ0.28Ｇａ0.72Ａｓスペーサ層 ６ ｎ−Ａｌ0.28Ｇａ0.72Ａｓ電子供給層 ７ ｎ−ＧａＡｓキャップ層 ８ ゲート電極 ９ ソース電極 １０ ドレイン電極 １９ エッチングストッパ層 ２０ 第２キャップ層 ２３ Ｅモードゲート電極 ２４ Ｄモードゲート電極 ３１ Ｓｉ基板 ３２、３３ アモルファスＧａＡｓ領域 ３４ 結晶化ＧａＡｓ層 ３５ エピタキシャルＧａＡｓ層 ３６ 研磨表面 ３７、３８、３９ 再成長層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−115849（ＪＰ，Ａ) 特開 昭63−29928（ＪＰ，Ａ) 特開 平１−222434（ＪＰ，Ａ) 特開 平２−129913（ＪＰ，Ａ) 特開 平３−171617（ＪＰ，Ａ) 特開 平４−12098（ＪＰ，Ａ) 特開 平４−186821（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205
Claims (11)
- 【請求項１】 Ｓｉ基板上に第１の単結晶ＩＩＩ−Ｖ族
化合物半導体層を成長する第１成長工程と、 前記第１の単結晶ＩＩＩ−Ｖ族化合物半導体層を研磨し
て、研磨表面を得る工程と、 ＩＩＩ族原料として初期にはＩＩＩ族原子にエチル基が
結合した原料を少なくとも一部用い、その後にはＩＩＩ
族原子にメチル基が結合した原料を一部用いて、前記研
磨表面上に第２の単結晶ＩＩＩ−Ｖ族化合物半導体層を
有機金属気相成長法で成長する第２成長工程とを含む化
合物半導体結晶の成長方法。 - 【請求項２】 前記有機金属気相成長法のガス圧が約５
００Ｔｏｒｒ以下である請求項１記載の化合物半導体結
晶の成長方法。 - 【請求項３】 前記有機金属気相成長法のガス圧が５０
〜１００Ｔｏｒｒの領域内で選択される請求項２記載の
化合物半導体結晶の成長方法。 - 【請求項４】 前記ＩＩＩ族原子にエチル基が結合した
原料がトリエチルガリウムであり、前記ＩＩＩ族原子に
メチル基が結合した原料がトリメチルガリウムである請
求項１記載の化合物半導体結晶の成長方法。 - 【請求項５】 前記トリエチルガリウムを用いて成長す
る単結晶ＩＩＩ−Ｖ族化合物半導体層の厚さが約１０〜
１００ｎｍである請求項４記載の化合物半導体層結晶の
成長方法。 - 【請求項６】 前記第２成長工程が、ＩＩＩ族原料とし
てＩＩＩ族原子にエチル基が結合した原料とＩＩＩ族原
子にメチル基が結合した原料との混合ガスを用いる請求
項１または２記載の化合物半導体結晶の成長方法。 - 【請求項７】 前記ＩＩＩ族原子にエチル基が結合した
原料がトリエチルガリウムであり、前記ＩＩＩ族原子が
メチル基と結合した原料がトリメチルガリウムである請
求項６記載の化合物半導体結晶の成長方法。 - 【請求項８】 前記混合ガス中ＩＩＩ族原子にエチル基
が結合した原料のＩＩＩ族元素の全原料に関するモル流
量比が約０．１以上である請求項７記載の化合物半導体
結晶の成長方法。 - 【請求項９】 前記ＩＩＩ族原子にエチル基が結合した
原料がトリエチルガリウム、トリエチルアルミニウム、
これらの混合物の一種である請求項１または２記載の化
合物半導体結晶の成長方法。 - 【請求項１０】 前記ＩＩＩ族原子がメチル基と結合し
た原料が、トリメチルガリウム、トリメチルアルミニウ
ム、またはこれらの混合物のいずれかである請求項１、
２、９のいずれかに記載の化合物半導体結晶の成長方
法。 - 【請求項１１】 前記第２成長工程が、ＩＩＩ族原料と
してトリエチルガリウムを用い、ｉ型ＧａＡｓで形成さ
れる第１のバッファ層を成長する工程と、ＩＩＩ族原料
としてトリメチルガリウムを用い、ｉ型ＡｌＧａＡｓで
形成される第２のバッファ層とｉ型ＧａＡｓで形成され
る活性層を成長する工程とを含む請求項１、２、９、１
０のいずれかに記載の化合物半導体結晶の成長方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05050026A JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
| US08/117,944 US5399522A (en) | 1993-02-16 | 1993-09-08 | Method of growing compound semiconductor |
| FR9310909A FR2701599B1 (fr) | 1993-02-16 | 1993-09-14 | Procédé de croissance d'un semiconducteur composite. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05050026A JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244112A JPH06244112A (ja) | 1994-09-02 |
| JP3093904B2 true JP3093904B2 (ja) | 2000-10-03 |
Family
ID=12847496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05050026A Expired - Lifetime JP3093904B2 (ja) | 1993-02-16 | 1993-02-16 | 化合物半導体結晶の成長方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5399522A (ja) |
| JP (1) | JP3093904B2 (ja) |
| FR (1) | FR2701599B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3270945B2 (ja) | 1992-06-04 | 2002-04-02 | 富士通株式会社 | ヘテロエピタキシャル成長方法 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0720243A3 (en) * | 1994-12-27 | 1998-07-01 | Fujitsu Limited | Method of fabricating compound semiconductor device and optical semiconductor device |
| US6188090B1 (en) * | 1995-08-31 | 2001-02-13 | Fujitsu Limited | Semiconductor device having a heteroepitaxial substrate |
| CA2295069A1 (en) | 1997-06-24 | 1998-12-30 | Eugene A. Fitzgerald | Controlling threading dislocation densities in ge on si using graded gesi layers and planarization |
| US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
| US6602613B1 (en) | 2000-01-20 | 2003-08-05 | Amberwave Systems Corporation | Heterointegration of materials using deposition and bonding |
| US6518644B2 (en) | 2000-01-20 | 2003-02-11 | Amberwave Systems Corporation | Low threading dislocation density relaxed mismatched epilayers without high temperature growth |
| WO2002015244A2 (en) * | 2000-08-16 | 2002-02-21 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded expitaxial growth |
| US20020100942A1 (en) * | 2000-12-04 | 2002-08-01 | Fitzgerald Eugene A. | CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6649480B2 (en) | 2000-12-04 | 2003-11-18 | Amberwave Systems Corporation | Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs |
| US6703688B1 (en) | 2001-03-02 | 2004-03-09 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6724008B2 (en) | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6723661B2 (en) * | 2001-03-02 | 2004-04-20 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6830976B2 (en) * | 2001-03-02 | 2004-12-14 | Amberwave Systems Corproation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| WO2002082514A1 (en) | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
| EP1428262A2 (en) * | 2001-09-21 | 2004-06-16 | Amberwave Systems Corporation | Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same |
| AU2002341803A1 (en) | 2001-09-24 | 2003-04-07 | Amberwave Systems Corporation | Rf circuits including transistors having strained material layers |
| US7060632B2 (en) | 2002-03-14 | 2006-06-13 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US7615829B2 (en) | 2002-06-07 | 2009-11-10 | Amberwave Systems Corporation | Elevated source and drain elements for strained-channel heterojuntion field-effect transistors |
| US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
| US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
| US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| US6946371B2 (en) | 2002-06-10 | 2005-09-20 | Amberwave Systems Corporation | Methods of fabricating semiconductor structures having epitaxially grown source and drain elements |
| US6982474B2 (en) * | 2002-06-25 | 2006-01-03 | Amberwave Systems Corporation | Reacted conductive gate electrodes |
| WO2004019391A2 (en) | 2002-08-23 | 2004-03-04 | Amberwave Systems Corporation | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| US7594967B2 (en) | 2002-08-30 | 2009-09-29 | Amberwave Systems Corporation | Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy |
| US7332417B2 (en) * | 2003-01-27 | 2008-02-19 | Amberwave Systems Corporation | Semiconductor structures with structural homogeneity |
| JP4585510B2 (ja) | 2003-03-07 | 2010-11-24 | 台湾積體電路製造股▲ふん▼有限公司 | シャロートレンチアイソレーションプロセス |
| US7393733B2 (en) | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
| US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
| US7795605B2 (en) * | 2007-06-29 | 2010-09-14 | International Business Machines Corporation | Phase change material based temperature sensor |
| US8399580B2 (en) | 2010-08-11 | 2013-03-19 | Chevron Philips Chemical Company Lp | Additives to chromium catalyst mix tank |
| GB201213673D0 (en) | 2012-08-01 | 2012-09-12 | Ucl Business Plc | Semiconductor device and fabrication method |
| KR102099841B1 (ko) | 2013-06-28 | 2020-04-13 | 인텔 코포레이션 | 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스 |
| CN114914296B (zh) * | 2022-07-19 | 2022-09-16 | 江西兆驰半导体有限公司 | 一种外延片、外延片制备方法及高电子迁移率晶体管 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4008106A (en) * | 1975-11-13 | 1977-02-15 | The United States Of America As Represented By The Secretary Of The Army | Method of fabricating III-V photocathodes |
| US4174422A (en) * | 1977-12-30 | 1979-11-13 | International Business Machines Corporation | Growing epitaxial films when the misfit between film and substrate is large |
| JPS5987814A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | ３−ｖ族化合物半導体の製造方法 |
| US4910167A (en) * | 1987-11-13 | 1990-03-20 | Kopin Corporation | III-V Semiconductor growth initiation on silicon using TMG and TEG |
| JPH01207920A (ja) * | 1988-02-16 | 1989-08-21 | Oki Electric Ind Co Ltd | ＩｎＰ半導体薄膜の製造方法 |
| JP2848404B2 (ja) * | 1989-08-17 | 1999-01-20 | 富士通株式会社 | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体層の形成方法 |
-
1993
- 1993-02-16 JP JP05050026A patent/JP3093904B2/ja not_active Expired - Lifetime
- 1993-09-08 US US08/117,944 patent/US5399522A/en not_active Expired - Lifetime
- 1993-09-14 FR FR9310909A patent/FR2701599B1/fr not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3270945B2 (ja) | 1992-06-04 | 2002-04-02 | 富士通株式会社 | ヘテロエピタキシャル成長方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5399522A (en) | 1995-03-21 |
| FR2701599B1 (fr) | 1995-05-12 |
| JPH06244112A (ja) | 1994-09-02 |
| FR2701599A1 (fr) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5760426A (en) | Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13 | |
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| US5834362A (en) | Method of making a device having a heteroepitaxial substrate | |
| JP5705399B2 (ja) | 転位密度の低いｉｉｉ族窒化物材料及び当該材料に関連する方法 | |
| US7579263B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| US20040119063A1 (en) | Gallium nitride-based devices and manufacturing process | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| EP0276257A1 (en) | Method of epitaxially growing compound semiconductor materials | |
| WO1996041906A1 (en) | Bulk single crystal gallium nitride and method of making same | |
| JP7137557B2 (ja) | Ｉｉｉ族窒化物構造の成長のための核生成層 | |
| JP3189061B2 (ja) | 化合物半導体装置の製造方法 | |
| US5402748A (en) | Method of growing a compound semiconductor film | |
| US20190341250A1 (en) | Post growth heteroepitaxial layer separation for defect reduction in heteroepitaxial films | |
| US5492860A (en) | Method for growing compound semiconductor layers | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| US6188090B1 (en) | Semiconductor device having a heteroepitaxial substrate | |
| JP3438116B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3487393B2 (ja) | ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法 | |
| JPH06104193A (ja) | 化合物半導体結晶の気相成長方法及びその装置 | |
| JP3771679B2 (ja) | 化合物半導体膜の気相堆積方法 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JPH0794409A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |