[go: up one dir, main page]

JPH05121354A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH05121354A
JPH05121354A JP30693891A JP30693891A JPH05121354A JP H05121354 A JPH05121354 A JP H05121354A JP 30693891 A JP30693891 A JP 30693891A JP 30693891 A JP30693891 A JP 30693891A JP H05121354 A JPH05121354 A JP H05121354A
Authority
JP
Japan
Prior art keywords
film
contact window
contact
metal
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30693891A
Other languages
Japanese (ja)
Inventor
Yasushi Tomijima
靖 富島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30693891A priority Critical patent/JPH05121354A/en
Publication of JPH05121354A publication Critical patent/JPH05121354A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE:To obtain a semiconductor device which has a thick high-melting-point- metal film (tungsten film) selectively formed within a contact hole and has a small and highly reliable contact electrode excellent in flatness. CONSTITUTION:A barrier metal (titanium nitride) is deposited inside a contact window, and then high melting point metal (tungsten) is deposited until the contact window is filled up completely. To be concrete, as shown by step B, a titanium nitride film 8 is formed inside the contact window 4 reaching an n-type silicon diffusion region 2, and then a tungsten film 6 is formed. Next, as shown by step C, the tungsten film 6 and the titanium nitride film 8 excluding the part in the contact window 4 are removed. Accordingly, the junction breakage by the reaction with the silicon substrate at the time of growth of a conventional tungsten film can be prevented, and also a thick tungsten film (high melting point film) can be formed easily, and besides the contact part can be planarized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、半導体基板上に形成された拡散相領域と
配線層との間に高い信頼性をもつ微細面積のコンタクト
電極を形成する方法に係わる半導体装置の製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to forming a highly reliable contact electrode having a fine area between a diffusion phase region formed on a semiconductor substrate and a wiring layer. The present invention relates to a method for manufacturing a semiconductor device.

【0002】[0002]

【従来の技術】半導体装置は、より一層の高集積化要求
並びに高速化要求に答えるため、素子の微細化と共に浅
接合及び多層配線に対応するための平坦化が必要不可欠
となっている。従って、コンタクト形成部では、高融点
金属を気相成長法により選択的に成長させ、コンタクト
窓の段差を緩和し、配線層のステップカバレ−ジを確保
する技術が実用化され始めている。
2. Description of the Related Art In order to meet the demands for higher integration and higher speeds of semiconductor devices, it is indispensable to miniaturize the elements and planarize the devices so as to cope with shallow junctions and multilayer interconnections. Therefore, in the contact formation portion, a technique for selectively growing a refractory metal by vapor phase epitaxy to alleviate the step difference of the contact window and to secure the step coverage of the wiring layer has been put into practical use.

【0003】この従来技術を図3に基づいて説明する。
図3は、従来技術の工程フロ−を示す断面図であって、
まず、工程Aに示すように、P型シリコン半導体基板1
へヒ素をイオン注入法により導入してN型シリコン拡散
領域2を形成した後、シリコン酸化膜3を形成して前記
N型シリコン拡散領域2へ到達するコンタクト窓4を形
成する。次に、工程Bに示すように、主原料ガスとして
WF6を用いた気相成長法により、高融点金属膜である
タングステン膜6を前記コンタクト窓4内に露出するN
型シリコン拡散領域2上のみに選択的に成長する。最後
に、工程C〜Dに示すように、アルミニウム膜7をスパ
ッタ法により全面被覆し、PR5を施し、配線層を形成
する。
This conventional technique will be described with reference to FIG.
FIG. 3 is a sectional view showing a process flow of the prior art,
First, as shown in step A, the P-type silicon semiconductor substrate 1
After arsenic is introduced by an ion implantation method to form the N-type silicon diffusion region 2, a silicon oxide film 3 is formed and a contact window 4 reaching the N-type silicon diffusion region 2 is formed. Next, as shown in step B, the tungsten film 6 which is a refractory metal film is exposed in the contact window 4 by a vapor phase growth method using WF 6 as a main source gas.
It selectively grows only on the type silicon diffusion region 2. Finally, as shown in Steps C to D, the aluminum film 7 is entirely covered by the sputtering method and PR5 is performed to form a wiring layer.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記従来技
術による半導体装置の製造方法では、タングステン膜6
を選択成長させるのに主として次の反応を使用してい
る。 2WF6+3Si→2W+3SiF4 従って、コンタクト窓4内に露出しているシリコンと反
応しながら進むことになり、その結果、コンタクト窓4
の段差の低減が生ずる。この段差の低減を防止するた
め、タングステン膜6厚を厚くすると、タングステンと
シリコンとの反応がPN接合に達してリ−ク電流が発生
するという欠点があった。
By the way, in the method of manufacturing a semiconductor device according to the above-mentioned prior art, the tungsten film 6 is used.
The following reactions are mainly used for selective growth of. 2WF 6 + 3Si → 2W + 3SiF 4 Therefore, it proceeds while reacting with the silicon exposed in the contact window 4, and as a result, the contact window 4
The difference in level difference occurs. If the thickness of the tungsten film 6 is increased in order to prevent the reduction of the step, there is a drawback that the reaction between tungsten and silicon reaches the PN junction and a leak current is generated.

【0005】そこで、本発明は、上記欠点を解消する半
導体装置の製造方法を提供することを目的とし、詳細に
は、シリコン基板に形成されたPN接合を破壊すること
なく、タングステン膜等の高融点金属の厚膜化が可能と
なり、更に、平坦性に優れた微細で信頼性の高いコンタ
クト電極を容易に実現できる半導体装置の製造方法を提
供することを目的とする。
Therefore, an object of the present invention is to provide a method of manufacturing a semiconductor device which eliminates the above-mentioned drawbacks, and more specifically, to improve the height of a tungsten film or the like without destroying a PN junction formed on a silicon substrate. It is an object of the present invention to provide a method for manufacturing a semiconductor device, which enables a thicker film of a melting point metal and can easily realize a fine and highly reliable contact electrode having excellent flatness.

【0006】[0006]

【課題を解決するための手段】そして、本発明は、コン
タクト窓内にバリアメタルを形成した後、高融点金属を
コンタクト窓が完全に充填されるまで形成する点を特徴
とし、これによって上記目的とする半導体装置を製造す
るものである。即ち、本発明は、(1) 半導体素子を形成
した基板を覆う絶縁膜に半導体素子へのコンタクト窓を
選択的に設ける工程、(2) スパッタ法によりバリアメタ
ルを全面被覆する工程、(3) 前記バリアメタル上に気相
成長法により高融点金属を全面被覆する工程、(4) 前記
コンタクト窓内以外のバリアメタルと高融点金属をエッ
チバック法により除去する工程、(5) 配線金属をパタ−
ニングして配線を形成する工程、を含むことを特徴とす
る半導体装置の製造方法である。
The present invention is characterized by forming a barrier metal in the contact window and then forming a refractory metal until the contact window is completely filled. To manufacture the semiconductor device. That is, the present invention is: (1) a step of selectively providing a contact window to the semiconductor element in an insulating film that covers the substrate on which the semiconductor element is formed, (2) a step of completely covering the barrier metal by a sputtering method, (3) A step of completely covering the barrier metal with a refractory metal by vapor deposition, (4) a step of removing the barrier metal and refractory metal other than in the contact window by an etch back method, (5) a wiring metal pattern −
And a step of forming wiring, the manufacturing method of the semiconductor device.

【0007】以下、本発明を詳細に説明すると、本発明
は、コンタクト窓内にバリアメタルを形成し、その後、
高融点金属をコンタクト窓が完全に充填されるまで形成
する点を特徴とするものであり、このバリアメタルの形
成により、従来のタングステン膜(高融点金属膜)成長
の際のシリコン基板との反応による接合破壊を防止する
と共に容易にタングステン膜(高融点金属膜)の厚膜化
ができ、しかも、コンタクト部が平坦化できる作用が生
ずる。本発明において、バリアメタルとしては、特に限
定するものでないが、窒化チタンが好ましく、また、高
融点金属としては、タングステンが好ましい。
The present invention will be described in detail below. According to the present invention, a barrier metal is formed in a contact window, and then,
The feature is that a refractory metal is formed until the contact window is completely filled. By forming this barrier metal, reaction with a silicon substrate during conventional tungsten film (refractory metal film) growth is performed. In addition to preventing the junction breakdown due to, the tungsten film (high melting point metal film) can be easily thickened and the contact portion can be flattened. In the present invention, the barrier metal is not particularly limited, but titanium nitride is preferable, and the refractory metal is preferably tungsten.

【0008】[0008]

【実施例】以下、本発明の実施例を図1及び図2に基づ
いて詳細に説明する。 (実施例1)図1は、本発明の第1の実施例である半導
体装置の工程フロ−を示す断面図であって、まず、工程
Aに示すように、P型シリコン半導体基板1にヒ素をイ
オン注入することによって形成されたN型シリコン拡散
領域2の表面全体に絶縁膜としてシリコン酸化膜3を堆
積し、ホトエッチング法によりコンタクト窓4を開孔す
る。
Embodiments of the present invention will be described in detail below with reference to FIGS. 1 and 2. (Embodiment 1) FIG. 1 is a sectional view showing a process flow of a semiconductor device according to a first embodiment of the present invention. First, as shown in process A, arsenic is formed on a P-type silicon semiconductor substrate 1. A silicon oxide film 3 is deposited as an insulating film on the entire surface of the N-type silicon diffusion region 2 formed by ion implantation, and a contact window 4 is opened by a photoetching method.

【0009】次に、工程Bに示すように、スパッタ法に
より、シリコン酸化膜3とコンタクト窓4上にバリアメ
タルとして窒化チタン膜8を膜厚500〜1800オングスト
ロ−ムとなるよう形成し、更に、気相成長法により高融
点金属としてタングステン膜6を前記コンタクト窓4を
完全に覆うまで形成する。その後、工程Cに示すよう
に、コンタクト窓4以外のシリコン酸化膜3上のタング
ステン膜6をCF4ガスによるエッチングにより除去
し、また、同じくシリコン酸化膜3上の窒化チタン膜8
をCl系ガスのエッチングにより除去する。
Next, as shown in step B, a titanium nitride film 8 is formed as a barrier metal on the silicon oxide film 3 and the contact window 4 by sputtering to have a film thickness of 500 to 1800 angstroms. A tungsten film 6 as a refractory metal is formed by vapor phase epitaxy until the contact window 4 is completely covered. Thereafter, as shown in step C, the tungsten film 6 on the silicon oxide film 3 other than the contact window 4 is removed by etching with CF 4 gas, and the titanium nitride film 8 on the silicon oxide film 3 is also removed.
Are removed by etching with Cl-based gas.

【0010】最後に、工程D〜Eに示すように、アルミ
ニウム膜7をスパッタ法により形成し、PR5を施し、
コンタクト電極及び配線層を形成する。このようにして
形成されたコンタクト電極は、コンタクト窓4内がバリ
アメタルと高融点金属により完全に充填されるため、コ
ンタクト窓4による段差がなく、配線の微細化が可能で
ある利点を有する。
Finally, as shown in steps D to E, an aluminum film 7 is formed by a sputtering method, PR5 is performed, and
A contact electrode and a wiring layer are formed. The contact electrode thus formed has the advantage that the contact window 4 is completely filled with the barrier metal and the refractory metal, so that there is no step due to the contact window 4 and the wiring can be miniaturized.

【0011】(実施例2)図2は、本発明の第2の実施
例である半導体装置の工程フロ−を示す断面図であっ
て、まず、前記実施例1と同様、工程A〜Cに示すよう
に、コンタクト部を形成する。なお、この工程A〜C
は、実施例1と同じであるので、省略する。この実施例
2では、工程D〜Fに示すように、アルミニウム膜7を
スパッタ法により形成し、PR5を施し、コンタクト電
極及び配線部を等方性エッチングにより除去する。
(Embodiment 2) FIG. 2 is a sectional view showing a process flow of a semiconductor device according to a second embodiment of the present invention. First, like the first embodiment, steps A to C are performed. As shown, contact portions are formed. In addition, these steps A to C
Are the same as those in the first embodiment, and will be omitted. In the second embodiment, as shown in steps D to F, the aluminum film 7 is formed by the sputtering method, PR5 is performed, and the contact electrode and the wiring portion are removed by isotropic etching.

【0012】その後、チタン膜9と白金膜10を連続ス
パッタ法により形成し、リフトオフ法によりPR5及び
PR5上のチタン膜9と白金膜10を除去し、最後に、
PR11を施し、メッキ法により金12の配線を形成す
る。この実施例2では、配線をメッキ法により形成する
ため、金を容易にパタ−ニングでき、配線として利用で
きる。
After that, a titanium film 9 and a platinum film 10 are formed by a continuous sputtering method, PR5 and the titanium film 9 and the platinum film 10 on PR5 are removed by a lift-off method, and finally,
PR11 is applied and gold 12 wiring is formed by a plating method. In the second embodiment, since the wiring is formed by the plating method, gold can be easily patterned and can be used as the wiring.

【0013】[0013]

【発明の効果】本発明は、以上詳記したとおり、コンタ
クト窓内にバリアメタルを形成した後、高融点金属をコ
ンタクト窓が完全に充填されるまで形成するものであ
り、これによって、シリコン基板に形成されたPN接合
を破壊することなく高融点金属膜の厚膜化が可能とな
り、更に、平坦性に優れた微細で信頼性の高いコンタク
ト電極を容易に実現できる効果が生ずる。また、配線層
に関しても、本発明では、メッキ法利用による形成も可
能であるという利点を有する。
As described in detail above, according to the present invention, after forming the barrier metal in the contact window, the refractory metal is formed until the contact window is completely filled. The refractory metal film can be made thicker without destroying the PN junction formed in the second step, and further, there is an effect that a fine and highly reliable contact electrode excellent in flatness can be easily realized. Further, the present invention also has an advantage that the wiring layer can be formed by using the plating method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例である半導体装置の工程
フロ−を示す断面図である。
FIG. 1 is a sectional view showing a process flow of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施例である半導体装置の工程
フロ−を示す断面図である。
FIG. 2 is a sectional view showing a process flow of a semiconductor device according to a second embodiment of the present invention.

【図3】従来技術の半導体装置の工程フロ−を示す断面
図である。
FIG. 3 is a sectional view showing a process flow of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 P型半導体シリコン基板 2 N型シリコン拡散領域 3 シリコン酸化膜 4 コンタクト窓 5 PR 6 タングステン膜 7 アルミニウム膜 8 窒化チタン膜 9 チタン膜 10 白金膜 11 PR 12 金 1 P-type semiconductor silicon substrate 2 N-type silicon diffusion region 3 Silicon oxide film 4 Contact window 5 PR 6 Tungsten film 7 Aluminum film 8 Titanium nitride film 9 Titanium film 10 Platinum film 11 PR 12 Gold

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 (1) 半導体素子を形成した基板を覆う絶
縁膜に半導体素子へのコンタクト窓を選択的に設ける工
程、 (2) スパッタ法によりバリアメタルを全面被覆する工
程、 (3) 前記バリアメタル上に気相成長法により高融点金属
を全面被覆する工程、 (4) 前記コンタクト窓内以外のバリアメタルと高融点金
属をエッチバック法により除去する工程、 (5) 配線金属をパタ−ニングして配線を形成する工程、 を含むことを特徴とする半導体装置の製造方法。
1. A step of selectively providing a contact window to a semiconductor element on an insulating film covering a substrate on which a semiconductor element is formed, (2) a step of covering the entire surface of a barrier metal by a sputtering method, (3) the above A step of entirely covering the refractory metal on the barrier metal by vapor deposition, (4) a step of removing the barrier metal and refractory metal other than in the contact window by an etch back method, (5) a pattern of the wiring metal And a step of forming wiring, the manufacturing method of the semiconductor device.
JP30693891A 1991-10-26 1991-10-26 Manufacture of semiconductor device Pending JPH05121354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30693891A JPH05121354A (en) 1991-10-26 1991-10-26 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30693891A JPH05121354A (en) 1991-10-26 1991-10-26 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH05121354A true JPH05121354A (en) 1993-05-18

Family

ID=17963089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30693891A Pending JPH05121354A (en) 1991-10-26 1991-10-26 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH05121354A (en)

Similar Documents

Publication Publication Date Title
US5541434A (en) Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device
JP2742590B2 (en) Method for manufacturing semiconductor device
US4583281A (en) Method of making an integrated circuit
US5897359A (en) Method of manufacturing a silicon/silicon germanium heterojunction bipolar transistor
JPH04277623A (en) Manufacture of semiconductor device
US5683938A (en) Method for filling contact holes with metal by two-step deposition
KR950009818B1 (en) Semiconductor device comprising Schottky barrier diode and manufacturing method thereof
JPH08288390A (en) Semiconductor device and manufacture thereof
JPH02143527A (en) Wiring formation
JPH05121354A (en) Manufacture of semiconductor device
JPH1145890A (en) Manufacture of semiconductor device
JPH043455A (en) Soi transistor laminated semiconductor device and manufacture thereof
JPS60111421A (en) Manufacturing method of semiconductor device
JPH03102819A (en) Manufacture of semiconductor device
JP3019453B2 (en) Method for manufacturing semiconductor device
JPH01150338A (en) Formation of wiring
JPS61140133A (en) Manufacture of semiconductor device
JPH02134848A (en) Semiconductor device
JP2855981B2 (en) Method for manufacturing semiconductor device
JPS60211958A (en) semiconductor equipment
JP2985218B2 (en) Semiconductor device and manufacturing method thereof
JPH08316475A (en) Semiconductor device and manufacturing method thereof
JPH0590199A (en) Manufacture of semiconductor device
JPH01276624A (en) Manufacture of semiconductor device
JPH01217910A (en) Manufacturing method of semiconductor device