[go: up one dir, main page]

JPH05114622A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05114622A
JPH05114622A JP30405091A JP30405091A JPH05114622A JP H05114622 A JPH05114622 A JP H05114622A JP 30405091 A JP30405091 A JP 30405091A JP 30405091 A JP30405091 A JP 30405091A JP H05114622 A JPH05114622 A JP H05114622A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor device
bus bar
pad
ground potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30405091A
Other languages
English (en)
Inventor
Satoru Udagawa
哲 宇田川
Kazuyoshi Oshima
一義 大嶋
Yasunori Yamaguchi
泰紀 山口
Shinichi Suga
進一 菅
Atsushi Nozoe
敦史 野副
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP30405091A priority Critical patent/JPH05114622A/ja
Publication of JPH05114622A publication Critical patent/JPH05114622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ＬＯＣパッケージ方式を採る半導体装置にお
けるパルス性の電源ノイズを抑制し、その動作を安定化
する。 【構成】 電源電圧又は接地電位を供給するためのバン
プパッドＢＰ１及びＢＰ２等と電源バスバーＢＢＣ又は
接地バスバーＢＢＳとの間を、ＣＣＢ技術を用いてバン
プ結合し、その他のボンディングパッドＰＡＤとリード
フレームＬＦの対応するインナーリードとの間を、従来
通りボンディングワイヤＢＷを介して結合する。これに
より、電源電圧又は接地電位供給用のパッドと電源バス
バー又は接地バスバーとの結合部における寄生インダク
タンスを低減し、半導体装置におけるパルス性の電源ノ
イズを抑制することができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体装置に関する
もので、例えば、ＬＯＣ（Ｌｅａｄ ＯｎＣｈｉｐ）パ
ッケージ方式を採る半導体装置に利用して特に有効な技
術に関するものである。
【０００２】
【従来の技術】ボンディングパッドを半導体基板（チッ
プ）の中央部に直線状に配置し、これらのボンディング
パッドとリードフレームのインナーリードとのワイヤボ
ンディングを半導体基板面上で行うＬＯＣパッケージ方
式がある。
【０００３】ＬＯＣパッケージ方式について、例えば、
日経マグロウヒル社発行『日経マイクロデバイス』１９
９１年２月号の第８９頁〜第９７頁に記載されている。
【０００４】
【発明が解決しようとする課題】ＬＯＣパッケージ方式
を採る従来の半導体装置において、リードフレームＬＦ
には、図４に例示されるように、ボンディングパッド列
をはさんで、回路の電源電圧又は接地電位を伝達するた
めのいわゆる電源バスバーＢＢＣ及び接地バスバーＢＢ
Ｓが設けられる。これらのバスバー（バスバーリード）
は、ボンディングワイヤＢＷを介して、半導体基板ＳＵ
Ｂに設けられた電源電圧又は接地電位供給用の複数のボ
ンディングパッドと結合される。これにより、半導体装
置の電源電圧又は接地電位供給点が分散され、電源イン
ピーダンスが低減される。
【０００５】ところが、半導体装置の大規模化が進み電
源電圧又は接地電位供給点の数が増大するにしたがっ
て、上記ＬＯＣパッケージ方式には次のような問題点が
生じることが本願発明者等によって明らかとなった。す
なわち、電源電圧又は接地電位供給点は、前述のよう
に、ボンディングワイヤＢＷを介して電源バスバーＢＢ
Ｃ又は接地バスバーＢＢＳに結合され、各ボンディング
ワイヤＢＷには、わずかながらも寄生インダクタンスが
結合される。これらの寄生インダクタンスは、回路の電
源電圧又は接地電位にパルス性の電源ノイズを発生させ
る原因となり、これによって半導体装置の動作が不安定
なものとなる。
【０００６】この発明の目的は、半導体装置のパッド結
合部における寄生インダクタンスを低減することにあ
る。この発明の他の目的は、ＬＯＣパッケージ方式を採
る半導体装置の電源ノイズを抑制し、その動作を安定化
することにある。
【０００７】
【課題を解決するための手段】ＬＯＣパッケージ方式を
採る半導体装置において、電源電圧又は接地電位供給用
のパッドと電源バスバー又は接地バスバーとの間を、例
えばＣＣＢ（Ｃｏｎｔｒｏｌｅｄ Ｃｏｌｌａｐｓｅ
Ｂｏｎｄｉｎｇ）技術を用いてバンプ結合し、その他の
パッドと対応するインナーリードとの間を、従来通りボ
ンディングワイヤを介して結合する。
【０００８】
【作用】上記手段によれば、電源電圧又は接地電位供給
用のパッドと電源バスバー又は接地電位バスバーとの結
合部における寄生インダクタンスを低減できるため、Ｌ
ＯＣパッケージ方式を採る半導体装置におけるパルス性
の電源ノイズを抑制し、その動作を安定化することがで
きる。
【０００９】
【実施例】図１には、この発明が適用された半導体装置
の第１の実施例の基板接続図が示されている。また、図
２には、図１の半導体装置の一実施例のＡ−Ｂ断面構造
図が示されている。これらの図をもとに、この実施例の
半導体装置における半導体基板及びリードフレーム間の
結合方法とその特徴について説明する。なお、以下の基
板接続図において、リードフレームＬＦは、半導体基板
の外縁周辺で切断された状態で示され、インナーリード
の部分だけが図示されている。また、以下の説明におい
て、半導体基板及びリードフレーム等の上下左右関係
は、これらの基板接続図の位置関係をもって示されてい
る。半導体装置の回路構成及び動作ならびにモールド等
を含むパッケージ構造については、この発明と直接関係
がないためにその説明を割愛する。
【００１０】図１において、この実施例の半導体装置
は、単結晶シリコンからなる半導体基板ＳＵＢをその基
本構成とする。この実施例において、半導体装置はＬＯ
Ｃパッケージ方式を採り、半導体基板ＳＵＢの中央部に
は、垂直方向に整列して複数のボンディングパッドＰＡ
Ｄ（第２のパッド）が配置される。また、ボンディング
パッド列の近接する外側には、図１に点線で示されるよ
うに、複数のバンプパッド（第１のパッド）ＢＰ１及び
ＢＰ２等が配置され、さらにその外側には、図示されな
い集積回路群が配置される。なお、ＢＰ１及びＢＰ２に
代表されるバンプパッドは、回路の電源電圧又は接地電
位を伝達するための電源電圧又は接地電位供給点となる
ものであり、半導体基板ＳＵＢの中央部に配置されるボ
ンディングパッドＰＡＤは、通常の入力又は出力信号を
伝達するための信号入出力点となるものである。バンプ
パッド及びボンディングパッドは、半導体基板ＳＵＢに
用意される最上層の金属配線層によって形成される。
【００１１】半導体装置のパッケージ工程において、半
導体基板ＳＵＢは、所定の接着フィルムＡＦを介してリ
ードフレームＬＦと接合され、その表面上には、リード
フレームＬＦのインナーリードがボンディングパッド列
に近接する位置まで延長される。これらのインナーリー
ドの大半は、対応するボンディングパッドＰＡＤに近接
する位置で切断状態とされ、ボンディングワイヤＢＷを
介して対応するボンディングパッドＰＡＤに結合され
る。これらのボンディングパッド及びインナーリード間
の結合は、従来のワイヤボンディング法によって行われ
る。
【００１２】一方、リードフレームＬＦの左右の最上段
及び最下段に設けられる一対のインナーリードは、それ
ぞれバンプパッドＢＰ１及びＢＰ２等を覆うべく上下に
延長され、電源バスバーＢＢＣあるいは接地バスバーＢ
ＢＳとなる。これらのバスバーは、図２に例示されるよ
うに、ＣＣＢ技術を用いて、ハンダバンプＢ１又はＢ２
等を介して対応するバンプパッドＢＰ１及びＢＰ２等に
結合される。各バスバーのバンプパッドとの結合部を除
く他の部分は、ポリ・イミド系の接着フィルムＡＦを介
して半導体基板ＳＵＢに接合される。半導体基板ＳＵＢ
の表面には、ＰＩＱすなわちポリ・イミド・イソインド
ロキナゾリンジオンからなるα線保護膜ＡＧが設けら
れ、その下層には、さらにナイトライドＳｉＮならびに
酸化シリコンＳｉＯ2 からなるパッシベーション膜ＰＧ
が設けられる。
【００１３】前述のように、ＢＰ１及びＢＰ２等に代表
される複数のバンプパッドは、回路の電源電圧又は接地
電位供給点となるものであって、半導体基板ＳＵＢに形
成された集積回路群に対して回路の電源電圧又は接地電
位を供給する。この実施例の半導体装置において、これ
らのバンプパッドは、上記のように比較的小さなハンダ
バンプを介して電源バスバーＢＢＣ又は接地バスバーＢ
ＢＳに結合され、その結合部には、従来のワイヤボンデ
ィングで問題となるような寄生インダクタンスは存在し
ない。その結果、この実施例の半導体装置では、寄生イ
ンダクタンスを原因とするパルス性の電源ノイズが抑制
され、これによって半導体装置の動作が安定化されるも
のとなる。
【００１４】図３には、この発明が適用された半導体装
置の第２の実施例の基板接続図が示されている。以下、
前記第１の実施例と異なる部分について説明を追加す
る。
【００１５】図３において、点線で示されるＢＰ３等の
バンプパッドは、図４に示される従来例と同様に、ボン
ディングパッドＰＡＤとともに半導体基板ＳＵＢの中央
部に整列して配置される。このため、電源バスバーＢＢ
Ｃ及び接地バスバーＢＢＳには、バンプパッドＢＰ３等
と結合すべく複数の引き出し部が設けられる。これによ
り、前記第１の実施例と同様な効果を得つつ、パッドの
所要レイアウト面積を縮小し、半導体装置のチップ面積
を縮小することができる。
【００１６】以上の本実施例に示されるように、この発
明をＬＯＣパッケージ方式を採る半導体装置に適用する
ことで、次のような作用効果が得られる。すなわち、 （１）ＬＯＣパッケージ方式を採る半導体装置におい
て、電源電圧又は接地電位供給用のパッドと電源バスバ
ー又は接地バスバーとの間を、例えばＣＣＢ技術を用い
てバンプ結合し、その他のパッドと対応するインナーリ
ードとの間を、従来通りボンディングワイヤを介して結
合することで、電源電圧又は接地電位供給用のパッドと
電源バスバー又は接地電位バスバーとの結合部における
寄生インダクタンスを低減できるという効果が得られ
る。 （２）上記（１）項により、ＬＯＣパッケージ方式を採
る半導体装置のバルス性の電源ノイズを抑制し、その動
作を安定化できるという効果が得られる。 （３）上記（１）項及び（２）項において、電源バスバ
ー及び接地バスバーに、電源電圧又は接地電位供給用の
パッドとの結合部となる複数の引き出し部を設けること
で、パッドの所要レイアウト面積を縮小し、半導体装置
のチップ面積を縮小することができるという効果が得ら
れる。
【００１７】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１及び図３において、ハンダバンプを介して結合
されるインナーリードは、電源バスバー及び接地バスバ
ーに限定されない。また、これらの実施例において、ボ
ンディングパッドＰＡＤならびにバンプパッドＢＰ１及
びＢＢ２等はすべて同一の大きさで形成されているが、
バンプパッドＢＰ１及びＢＰ２等は、必要とされるハン
ダバンプの大きさにあわせて小さくすることができる。
半導体基板ＳＵＢ及びリードフレームＬＦならびに各パ
ッドの具体的な形状及び構造は、種々の実施形態を採り
うる。図２において、接着フィルムＡＦの材質や半導体
基板ＳＵＢの保護膜等の種別及び材質は、この実施例に
よる制約を受けない。
【００１８】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるＬＯ
Ｃパッケージ方式を採る半導体装置に適用した場合につ
いて説明したが、それに限定されるものではなく、リー
ドフレーム及びパッド間の結合が半導体基板面上で行わ
れる各種の半導体装置に広く適用できる。
【００１９】
【発明の効果】ＬＯＣパッケージ方式を採る半導体装置
において、電源電圧又は接地電位供給用のパッドと電源
バスバー又は接地バスバーとの間を、例えばＣＣＢ技術
を用いてバンプ結合し、その他のパッドと対応するイン
ナーリードとの間を、従来通りボンディングワイヤを介
して結合することで、電源電圧又は接地電位供給用のパ
ッドと電源バスバー又は接地電位バスバーとの結合部に
おける寄生インダクタンスを低減できるため、ＬＯＣパ
ッケージ方式を採る半導体装置におけるバルス性の電源
ノイズを抑制し、その動作を安定化することができる。
【図面の簡単な説明】
【図１】この発明が適用された半導体装置の第１の実施
例を示す基板接続図である。
【図２】図１の半導体装置の一実施例を示すＡ−Ｂ断面
構造図である。
【図３】この発明が適用された半導体装置の第２の実施
例を示す基板接続図である。
【図４】従来の半導体装置の一例を示す基板接続図であ
る。
【符号の説明】
ＳＵＢ・・・半導体基板、ＬＦ・・・リードフレーム、
ＢＢＣ・・・電源バスバー、ＢＢＳ・・・接地バスバ
ー、ＢＰ１〜ＢＰ３・・バンプパッド、ＰＡＤ・・・ボ
ンディングパッド、ＢＷ・・・ボンディングワイヤ。Ｂ
１〜Ｂ２・・・ハンダバンプ、ＡＦ・・・接着フィル
ム、ＡＧ・・・α線保護膜、ＰＧ・・・パッシベーショ
ン膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 泰紀 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 菅 進一 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 野副 敦史 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 ハンダバンプを介して対応するインナー
    リードに結合される第１のパッドと、ボンディングワイ
    ヤを介して対応するインナーリードに結合される第２の
    パッドとを具備することを特徴とする半導体装置。
  2. 【請求項２】 上記半導体装置は、ＬＯＣパッケージ方
    式を採るものであって、上記第１のパッドが結合される
    インナーリードは、電源バスバー及び／又は接地バスバ
    ーであることを特徴とする請求項１の半導体装置。
  3. 【請求項３】 上記電源バスバー及び接地バスバーは、
    上記第１のパッドとの結合部を除く他の部分において、
    所定の接着フィルムを介して上記半導体基板と接合され
    るものであることを特徴とする請求項２の半導体装置。
  4. 【請求項４】 上記電源バスバー及び接地バスバーに
    は、上記第１のパッドとの結合部となる引き出し部が設
    けられるものであることを特徴とする請求項２又は請求
    項３の半導体装置。
JP30405091A 1991-10-23 1991-10-23 半導体装置 Pending JPH05114622A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30405091A JPH05114622A (ja) 1991-10-23 1991-10-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30405091A JPH05114622A (ja) 1991-10-23 1991-10-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH05114622A true JPH05114622A (ja) 1993-05-07

Family

ID=17928443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30405091A Pending JPH05114622A (ja) 1991-10-23 1991-10-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH05114622A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990000382A (ko) * 1997-06-05 1999-01-15 윤종용 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법
EP0867938A3 (en) * 1997-03-28 1999-03-10 Oki Electric Industry Co., Ltd. Semiconductor device comprising electrode pads and leads
KR100366383B1 (ko) * 1999-04-19 2002-12-31 캐논 가부시끼가이샤 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0867938A3 (en) * 1997-03-28 1999-03-10 Oki Electric Industry Co., Ltd. Semiconductor device comprising electrode pads and leads
US6137166A (en) * 1997-03-28 2000-10-24 Oki Electric Industry Co., Ltd. Semiconductor device
KR19990000382A (ko) * 1997-06-05 1999-01-15 윤종용 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법
KR100366383B1 (ko) * 1999-04-19 2002-12-31 캐논 가부시끼가이샤 반도체 집적 회로 및 그것이 구비된 프린트 배선 기판

Similar Documents

Publication Publication Date Title
JP2820645B2 (ja) 半導体リードフレーム
EP0642156A3 (en) Improved encapsulated semiconductor chip module and method of forming the same
US6908843B2 (en) Method and system of wire bonding using interposer pads
JPH0216013B2 (ja)
JPH05114622A (ja) 半導体装置
JPH0629456A (ja) 半導体装置
JPH04155857A (ja) 半導体集積回路装置
JP3457593B2 (ja) 半導体装置
JP3064674B2 (ja) 半導体装置
KR0122905Y1 (ko) 반도체 패키지
JPH03167872A (ja) 半導体装置用リードフレーム
US6495925B1 (en) Semiconductor chip and a lead frame
JPS5921168B2 (ja) 半導体集積回路の製法
JP2646988B2 (ja) 樹脂封止型半導体装置
JPH053284A (ja) 樹脂封止型半導体装置
JP3018225B2 (ja) 半導体装置
JPH05198613A (ja) 半導体装置
KR0152950B1 (ko) 반도체 패키지용 리드 프레임
JPS62166553A (ja) 樹脂封止型半導体装置
JPH0574832A (ja) 半導体装置
JPH02246257A (ja) 半導体装置
JPS62283634A (ja) 半導体装置
JPH0621319A (ja) 半導体装置用リードフレーム
JPH05235249A (ja) 半導体装置
JPH07297345A (ja) 半導体装置用リードフレーム