[go: up one dir, main page]

JPH05102348A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05102348A
JPH05102348A JP3257895A JP25789591A JPH05102348A JP H05102348 A JPH05102348 A JP H05102348A JP 3257895 A JP3257895 A JP 3257895A JP 25789591 A JP25789591 A JP 25789591A JP H05102348 A JPH05102348 A JP H05102348A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
protrusion
wiring pattern
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3257895A
Other languages
English (en)
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3257895A priority Critical patent/JPH05102348A/ja
Publication of JPH05102348A publication Critical patent/JPH05102348A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体装置に突起部を設け、前記半
導体装置の突起部と配線パターンを持つ基板とを接着す
ることにより、半導体装置の実装時、あるいは実装後の
安定性をこうじょうする。 【構成】本発明は、半導体装置１において、半導体装置
１を基板４１に実装する際、前記基板４１のあい対する
面に、少なくとも１つの突起部２２を持つことを特徴と
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置および半導
体装置の形状に関し、特にガルウイング状のアウターリ
ードをもつ表面実装型の半導体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、ワイヤボンディン
グを用い、樹脂封止した半導体装置を例にとると、図５
に示すように、半導体装置４は、ダイパッド１１上に搭
載された半導体集積回路１２は、各インナーリード１４
と、導電性細線１３により電気的接続をとり、樹脂２１
によって封止される。その後、半田メッキを行い、アウ
ターリードをフォーミングした後、半導体装置４のアウ
ターリード３１を配線等を施した基板４１上の配線パタ
ーン４２と、半田リフロー等によって接続し基板実装し
ていた。
【０００３】
【発明が解決しようとする課題】従来の半導体装置を示
す図５において、アウターリード３１は、曲げ部３２、
および曲げ部３３の２箇所を曲げた後、すなわち、フォ
ーミングした後、基板４１上の配線パターン４２に半田
付けするため、アウターリード３１は、かなり長くな
る。そのため、リードコープラナリティー、ベントリー
ド等の、ばらつきを小さくすることは、非常に困難を極
めるものであった。また、近年の半導体装置の大型化、
アウターリードピッチの縮小化は、アウターリード３１
の加工を更に困難にしている。
【０００４】特に、リードコープラナリティーの悪化
は、基板４１への実装時に、配線パターン４２へ、接続
出来ないアウターリードを発生させることになった。
【０００５】また、基板４１上に実装した後も、わずか
な外部力により、容易にアウターリード３１が変形し、
アウターリード３１と配線パターン４２の半田付け性が
低下した。
【０００６】本発明は、前述した、リードコープラナリ
ティーの悪化により基板上配線パターンに接続できない
問題、さらに、実装後にアウターリードの変形により半
田付け性が低下する問題を解決するところにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体集積回路と前記半導体集積回路の周囲に配された
リードと、半導体チップとリードを接続する導電性細
線、あるいは非導電性物質上に形成された導電性配線を
有し、これらを樹脂封止、あるいはガラス等により気密
封止された半導体装置において、前記半導体装置を基板
実装する際、前記基板にあい対する面に、少なくとも１
つの凸部を持つことを特徴とする。
【０００８】
【作用】本発明を実施することにより、リードコープラ
ナリティーの品質の多少悪い半導体装置でも、確実に基
板上の配線パターンに、全アウターリードとも半田付が
可能になり、また、半導体素子を基板に実装した後も、
外部力によりアウターリードが変形して、半田付け性を
低下させることがなくなる。
【０００９】
【実施例】図１は、ワイヤボンディングを用い、樹脂封
止した半導体装置において、本発明を実施した場合の半
導体装置の断面図であり、以下その詳細を説明してい
く。図１において、半導体集積回路１２は、ダイパッド
１１上に搭載されており、インナーリード１４と導電性
細線１３により、接続されている。樹脂２１は、ダイパ
ッド１１、半導体集積回路１２、導電性細線１３、イン
ナーリード１４を封止しており、この半導体装置１は突
起部２２を持っている。アウターリード３１は、半田５
１により基板４１上の配線パターン４２と接続されてい
る。また、突起部２２は接着剤５２により基板４１に接
続されている。
【００１０】この様な構成において、突起部２２と基板
４１が接着し固定されたことにより、半導体装置２を基
板へ実装した後に外部力がかかった際、外部力は従来の
ようにアウターリード３１と半田５１へ集中することが
なくなり、アウターリード３１の変形や半田付け性が低
下することはなくなる。
【００１１】図２は、リードコープラナリティーの悪い
半導体装置２を平面板４３へ置いた模式図である。この
時、全てのアウターリード３１が平面板５に接すること
なく、平面板から浮く、浮きアウターリードリード３５
が存在してしまう。またこの時、半導体装置２の突起部
２２は、平面板４３に接していないように設計してあ
る。
【００１２】図３は、半導体装置２を基板４１へ、実装
したときの図である。
【００１３】半導体装置２の突起部２２は、平面板４３
へ置いたときは、平面板４３に接していないが、半導体
装置２を基板４１へ実装時に、突起部２２が基板４１へ
接するように上部より外部力を加え、突起部２２を基板
４１へ接着するとともに、アウターリード３１を配線パ
ターン４２と半田５１により、接続することにより、ア
ウターリード３５は、アウターリード３１とともに配線
パターン４２へ押しつけられる。よって、リードコープ
ラナリティが悪く、浮きアウターリード３５がを発生し
ている半導体装置２においても、浮きアウターリード３
５が、配線パターン４２へ接続可能である。
【００１４】図４は、図１と異なる突起部を持つ半導体
装置の一例である。図４の突起部２３は、基板への位置
合わせも考慮し、基板挿入形式をとっている。複数ある
突起部２２を全て、基板４１へ貫通する方法である。突
起部２２は、半導体装置３の実装時の高さ方向の安定性
を確保するために、段突きになっている。また、複数あ
る突起部の内の特定の突起部のみを基板４１へ貫通する
長さにし、半導体装置３が異なる方向には、挿入できな
い用にする方法もある。
【００１５】本実施例では、突起部２２、２３を、樹脂
成形により一体成形したものを用いているが、本発明
は、これに限定されるものではない。すなわち、別に成
形された突起部を用い、半導体装置に接着する方法、あ
るいは、挿入する方法等がある。
【００１６】また、本実施例は樹脂封止型半導体装置を
用いているが、本発明は、これに限定されるものではな
い。すなわち、ガラス等を用いた気密封止型半導体装置
等でも良い。
【００１７】
【発明の効果】以上のように、本発明によれば、半導体
装置に突起部を設け、基板に固定されたことにより、リ
ードコープラナリティーの品質の多少悪く、浮いている
アウターリードがある半導体装置でも、確実に基板上の
配線パターンに、全アウターリードとも半田付が可能に
なり、また、半導体素子を基板に実装した後も、外部力
によりアウターリードが変形して、半田付け性を低下さ
せることがなくなる。
【図面の簡単な説明】
【図１】本発明実施例の断面図。
【図２】本発明実施例の模式図。
【図３】本発明実施例を基板実装した模式図。
【図４】本発明実施例の断面図。
【図５】従来の半導体装置の断面図。
【符号の説明】
１、２、３ 半導体装置 １１ ダイパッド １２ 半導体集積回路 １３ 導電性細線 １４ インナーリード ２１ 樹脂 ２２、２３ 突起部 ３１ アウターリード ３２、３３ 曲げ部 ３５ 浮きアウターリード ４１ 基板 ４２ 配線パターン ４３ 平面板 ５１ 半田 ５２ 接着剤

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体集積回路と半導体集積回路の周囲
    に配されたインナーリードと、半導体集積回路とインナ
    ーリードを接続する導電性細線、あるいは非導電性物質
    上に形成された導電性配線を有し、これらを樹脂封止、
    あるいはガラス等により封止された半導体装置におい
    て、前記半導体装置の実装する基板にあい対する面に、
    少なくとも１つの突起部を持つことを特徴とする半導体
    装置。
JP3257895A 1991-10-04 1991-10-04 半導体装置 Pending JPH05102348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3257895A JPH05102348A (ja) 1991-10-04 1991-10-04 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3257895A JPH05102348A (ja) 1991-10-04 1991-10-04 半導体装置

Publications (1)

Publication Number Publication Date
JPH05102348A true JPH05102348A (ja) 1993-04-23

Family

ID=17312684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3257895A Pending JPH05102348A (ja) 1991-10-04 1991-10-04 半導体装置

Country Status (1)

Country Link
JP (1) JPH05102348A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986337A (en) * 1997-11-17 1999-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor element module and semiconductor device which prevents short circuiting

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986337A (en) * 1997-11-17 1999-11-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor element module and semiconductor device which prevents short circuiting

Similar Documents

Publication Publication Date Title
US5367124A (en) Compliant lead for surface mounting a chip package to a substrate
CN100414696C (zh) 引线框及制造方法以及树脂密封型半导体器件及制造方法
US5548087A (en) Molded plastic packaging of electronic devices
US20040084757A1 (en) Micro leadframe package having oblique etching
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2001035961A (ja) 半導体装置及びその製造方法
JPH01196153A (ja) 樹脂封止半導体装置
JPH09129779A (ja) 超微細電導極を有する半導体パッケージ
JPH05102348A (ja) 半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
KR20020075280A (ko) 반도체 장치
JPH0547954A (ja) 樹脂封止型半導体装置
JP2003197828A (ja) 樹脂封止型半導体装置
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
JP2001267452A (ja) 半導体装置
EP0727819A2 (en) Stucked arranged semiconductor device and manufacturing method for the same
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
JPH03104141A (ja) 半導体装置
JPH08107127A (ja) 半導体装置
JPH10135401A (ja) 半導体装置
KR200172710Y1 (ko) 칩 크기의 패키지
KR200159861Y1 (ko) 반도체 패키지
KR20030033706A (ko) 플립칩 패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법